CN113176974A - 用于验证ip核的方法、装置及系统 - Google Patents
用于验证ip核的方法、装置及系统 Download PDFInfo
- Publication number
- CN113176974A CN113176974A CN202110735623.3A CN202110735623A CN113176974A CN 113176974 A CN113176974 A CN 113176974A CN 202110735623 A CN202110735623 A CN 202110735623A CN 113176974 A CN113176974 A CN 113176974A
- Authority
- CN
- China
- Prior art keywords
- data
- core
- test data
- verification
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000012795 verification Methods 0.000 claims abstract description 163
- 238000012360 testing method Methods 0.000 claims abstract description 156
- 230000015654 memory Effects 0.000 claims abstract description 147
- 238000013524 data verification Methods 0.000 claims description 6
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 238000011161 development Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 1
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种用于验证IP核的方法、装置及系统，本发明通过控制板卡生成测试数据；将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；获取验证板卡从目标存储器读取的第一数据；根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据，并根据控制板卡中的程序控制验证板卡实现IP核的读写验证，避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷，提高了IP核的验证效率。
Description
技术领域
本发明涉及集成电路技术领域，具体地涉及一种用于验证IP核的方法、装置及系统。
背景技术
双倍速率同步动态随机存储器（Double Data Rate SDRAM，DDR SDRAM）是一种在SDRAM芯片的基础上发展而来的新型存储芯片，被简称为DDR。DDR最大的特点是具有双倍数据传输速率，即在时钟的上升沿和下降沿都可以进行数据传输。DDR经历了几代的发展，从最初的DDR1到DDR2、DDR3，传输速率和存储容量不断得到提高。
IP核通常用于控制DDR存储器进行读写操作，目前，对于IP核的验证一般是通过仿真和用验证系统进行测试来实现的。具体过程是指通过调用函数进行软件层面的仿真，再写入现场可编程门阵列（Field Programmable Gate Array，FPGA）器件中进行硬件电路的验证，测试正确则IP核验证完毕。
在FPGA进行硬件电路的验证时，需要硬件验证人员编写硬件验证语言，以产生大量用于测试IP核的激励信号，该方案开发时间长且灵活性差。因此，现有技术对于IP核的验证过程效率较低。
发明内容
本发明的主要目的在于提供一种用于验证IP核的方法、装置及系统，旨在解决现有技术中对于IP核的验证过程效率较低的问题。
为了实现上述目的，本发明第一方面提供一种用于验证IP核的方法，应用于控制板卡，用于验证IP核的方法包括以下步骤：
生成测试数据；
将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；
获取验证板卡从目标存储器读取的第一数据；
根据测试数据及第一数据得到验证结果。
在本发明实施例中，验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作，包括以下中的至少一者：
基于IP核和测试数据对目标存储器进行顺序的单字读写访问操作；
基于IP核和测试数据对目标存储器进行随机的单字读写访问操作；
基于IP核和测试数据对目标存储器进行突发顺序读写访问操作；
基于IP核和测试数据对目标存储器进行突发随机读写访问操作。
在本发明实施例中，根据测试数据及第一数据得到验证结果，包括：
对测试数据及第一数据进行数据校验，以确定测试数据与第一数据是否一致；以及
在测试数据与第一数据一致的情况下，确定验证通过。
在本发明实施例中，对测试数据及第一数据进行数据校验，包括：
对测试数据及第一数据进行奇偶校验或循环冗余校验。
在本发明实施例中，测试数据的类型为顺序数据、线性数据和随机数据中的一种或多种。
在本发明实施例中，用于验证IP核的方法还包括：
在测试数据的类型为顺序数据、线性数据和随机数据中的多种的情况下，获取针对不同类型的数据的验证结果；
根据针对不同类型的数据的验证结果进行覆盖率统计。
在本发明实施例中，生成测试数据，包括：
从本地存储器获取待验证数据集；
根据待验证数据集生成测试数据。
在本发明实施例中，目标存储器为DDR存储器。
本发明第二方面提供一种用于验证IP核的方法，应用于验证板卡，验证板卡包括待验证的IP核，验证板卡与控制板卡通信，用于验证IP核的方法包括以下步骤：
接收控制板卡生成的测试数据；
基于IP核和测试数据对目标存储器进行读写访问操作，以得到从目标存储器读取的第一数据；
接收控制板卡发送的获取指令；
响应于接收到获取指令，将第一数据发送至控制板卡，以使控制板卡根据测试数据及第一数据得到验证结果。
在本发明实施例中，基于IP核和测试数据对目标存储器进行读写访问操作，包括以下中的至少一者：
基于IP核和测试数据对目标存储器进行顺序的单字读写访问操作；
基于IP核和测试数据对目标存储器进行随机的单字读写访问操作；
基于IP核和测试数据对目标存储器进行突发顺序读写访问操作；
基于IP核和测试数据对目标存储器进行突发随机读写访问操作。
在本发明实施例中，目标存储器为DDR存储器。
在本发明实施例中，用于验证IP核的方法还包括：
加载IP核的网表；
在上电初始化成功的情况下，验证IP核执行时序控制命令的正确性；
在IP核执行时序命令正确的情况下，基于IP核和测试数据对目标存储器进行读写访问操作。
本发明第三方面提供一种用于验证IP核的装置，包括：
控制板卡，包括：
存储器，被配置成存储用于验证IP核的程序；
处理器，被配置成从存储器调用程序以使得处理器在运行程序时能够执行上述的用于验证IP核的方法。
本发明第四方面提供一种用于验证IP核的装置，包括：
验证板卡，包括：
存储器，被配置成存储用于验证IP核的程序；
处理器，被配置成从存储器调用程序以使得处理器在运行程序时能够执行上述的用于验证IP核的方法。
本发明第五方面提供一种用于验证IP核的系统，用于验证IP核的系统包括上述用于验证IP核的装置。
本发明第六方面提供一种计算机可读存储介质，计算机可读存储介质上存储有指令，指令用于使得计算机执行上述用于验证IP核的方法。
通过上述技术方案，通过控制板卡生成测试数据；将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；获取验证板卡从目标存储器读取的第一数据；根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据，并根据控制板卡中的程序控制验证板卡实现IP核的读写验证，避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷，提高了IP核的验证效率。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明用于验证IP核的方法一实施例的流程示意图；
图2为本发明实施例涉及的用于验证IP核的系统的结构示意图；
图3为本发明用于验证IP核的方法另一实施例的流程示意图；
图4为本发明用于验证IP核的方法又一实施例的流程示意图；
图5是本发明实施例涉及的目标存储器的读时序图；
图6是本发明实施例涉及的目标存储器的写时序图。
附图标号说明：
10用于验证IP核的系统；20目标存储器；100控制板卡；200验证板卡；110数据生成模块；120主控模块；210IP核。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
需要说明，若本申请实施方式中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施方式中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
在附图中，示出的形状根据制造工艺和/或容差可以有变化。因此，本申请的示例性实施方式不限于附图中示出的特定形状，且可以包括在制造过程中造成的形状改变。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的相对尺寸或距离。
参照图1，图1为本发明用于验证IP核的方法一实施例的流程示意图。
在本实施例中，用于验证IP核的方法应用于控制板卡，用于验证IP核的方法可以包括以下步骤：
S10：生成测试数据。
请一并参照图2，图2为本实施例涉及的用于验证IP核的系统的结构示意图。在图2中，用于验证IP核的系统10可以包括控制板卡100和验证板卡200，验证板卡200可以包括待验证的IP核210，控制板卡100可以包括数据生成模块110和主控模块120。控制板卡100的功能是对IP核进行多方面的验证方法学的测试，验证板卡200的功能是测试IP核的基本电气性能。以下对各硬件进行详细说明。
主控模块120是整个板级验证的控制部分，用于完成对数据生成模块110以及验证板卡200的控制、监测和数据调度，同时还可以对验证结果进行统计和总结，报告验证结果等。
在具体实现中，主控模块120可以包括数据校验单元、压力测试单元、覆盖率测试单元、核心控制单元、测试监控单元、链路接口单元等。核心控制单元可以采用可编程片上系统（System-on-a-Programmable-Chip，SoPC），如此可以有效提高板级测试的灵活性及监控能力，使得测试的速度更快、效率更高以及具有更好的完备性。同时，通过在主控模块120中编写软件程序实现IP核的验证，避免了编写硬件验证语言导致开发时间长且灵活性差的缺陷，提高了IP核的验证效率。
数据生成模块110包括数据生成单元、数据加速生成单元、快速数据校验单元、测试监控单元、数据缓存调度单元、链路接口单元等。数据生成模块110从本地存储器（图未示）获取待验证数据集，并根据待验证数据集随机、有序或交错地生成验证所需的各种测试数据，其中部分测试数据可以通过链路接口单元发送给验证板卡200。
应当理解的是，本地存储器指控制板卡100上设置的存储器，如DDR3 SDRAM或其他型号的存储器，本实施例对此不加以限制。
在具体实现中，测试数据可以是顺序数据、线性数据和随机数据中的一种或多种。通过在数据生成模块110中直接生成测试数据以供验证板卡使用，可以有效提高测试数据生成的密度和速度，通过主控模块120和数据生成模块110的搭配设计，有效提高了测试的可扩展性和灵活性。
验证板卡200用于测试IP核210的基本电气性能，包括IP核的时序控制命令验证、读写验证、初始化验证以及时序验证等。
在一实施例中，验证板卡200可以与主控模块120单独进行物理连接，连接方式通过FMC连接器实现，在该种配置方式中，直接通过主控模块120控制验证板卡200进行测试和校验。
S20：将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作。
在一实施例中，当主控模块120和数据生成模块110上电后，数据生成模块110生成测试数据，主控模块120通过数据生成模块110向验证板卡200发送握手信号，握手完成后，主控模块120启动数据生成模块110工作，向验证板卡200发送测试数据，以使得验证板卡200基于IP核和测试数据对目标存储器20进行读写访问操作。
应当理解的是，目标存储器20指待验证的IP核对应的存储器，如DDR存储器或其他存储器，本实施例对此不加以限制。
S30：获取验证板卡从目标存储器读取的第一数据。
具体地，当验证板卡200接收到测试数据后，IP核210控制验证板卡200将测试数据写入至目标存储器20，完成写模式测试，当验证板卡200接收到控制板卡100发送的获取指令时，IP核210控制验证板卡200从目标存储器20中将写入的数据读出，完成读模式测试，验证板卡200将读取到的第一数据返回至控制板卡100。
应当理解的是，DDR3存储器的内部可以是由若干个最小存储单元共同组成的存储空间。每个存储单元的位宽根据不同的芯片型号可以为4位、8位或16位。若干行和若干列个存储单元构成一个存储阵列，称为一页。每个DDR3存储器有8或16个页，每个页有上千个行和列，所以页地址、行地址、列地址共同确定一个存储单元的具体位置。
对DDR3存储器的读取或写入操作，是基于突发传输模式的，即从指定的地址开始，依次读出或写入连续若干个存储单元的内容。根据需要，可以将DDR3存储器的突发长度设为4或8。假设将突发长度设为8，那么DDR3存储器会在4个时钟周期的上下沿将8个存储单元的数据连续读出或写入。
在一实施例中，当目标存储器为DDR3存储器时，考虑到DDR3存储器的读写特性，验证板卡在基于IP核和测试数据对DDR3存储器进行读写访问操作时，可以进行以下操作中的至少一者：进行顺序的单字读写访问操作、进行随机的单字读写访问操作、进行突发顺序读写访问操作和进行突发随机读写访问操作。
需要说明的是，进行顺序的单字读写访问操作，指每次按照特定的顺序对一个存储单元进行写访问操作和读访问操作；进行随机的单字读写访问操作，指每次随机的对一个存储单元进行写访问操作和读访问操作；进行突发顺序读写访问操作，指每次按照特定的顺序对若干个存储单元进行写访问操作和读访问操作；进行突发随机读写访问操作指每次随机的对若干个存储单元进行写访问操作和读访问操作。
S40：根据测试数据及第一数据得到验证结果。
具体地，可以对测试数据及第一数据进行数据校验，以确定测试数据与第一数据是否一致；以及在测试数据与第一数据一致的情况下，确定验证通过。
对数据进行校验的测试方法可以采用奇偶校验或循环冗余校验，通过奇偶校验的方式进行数据校验，当数据中只要有一位出错时，即可判断出数据不一致，具有校验速度快的优势。通过循环冗余校验的方式进行数据校验，则不仅可以检测出所有奇数位错、所有双比特的错以及所有小于或等于校验位长度的突发错，而且还能在数据有错时进行纠错，具有漏检率低和更好的纠错能力。
本实施例通过控制板卡生成测试数据；将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；获取验证板卡从目标存储器读取的第一数据；根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据，并根据控制板卡中的程序控制验证板卡实现IP核的读写验证，避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷，提高了IP核的验证效率。
请一并参照图1至图3，图3是基于图1提出的本发明用于验证IP核的方法另一实施例的流程示意图。
本实施例中，用于验证IP核的方法还包括以下步骤：
S50：在测试数据的类型为顺序数据、线性数据和随机数据中的多种的情况下，获取针对不同类型的数据的验证结果。
应当理解的是，测试数据可以为顺序数据、线性数据和随机数据、顺序数据和线性数据、顺序数据和随机数据、线性数据和随机数据这四种数据组合。当然，为了获得更好的验证结果，可以依次选择顺序数据、线性数据和随机数据作为测试数据进行三次测试。
S60：根据针对不同类型的数据的验证结果进行覆盖率统计。
以测试数据是顺序数据和线性数据为例，分别获取顺序数据对应的验证结果和线性数据对应的验证结果，若顺序数据对应的验证结果为通过，线性数据对应的验证结果为不通过，则统计获得的覆盖率为50%。
以测试数据依次是顺序数据、线性数据和随机数据为例，分别获取顺序数据对应的验证结果、线性数据对应的验证结果和随机数据对应的验证结果，若顺序数据对应的验证结果为通过，线性数据对应的验证结果为通过，随机数据对应的验证结果为不通过，则统计获得的覆盖率约为66.6%。
以测试数据依次是顺序数据、线性数据和随机数据，目标存储器为DDR3存储器为例，说明控制板卡中验证IP核的方法一实施例的流程如下：
（1）控制板卡100中的主控模块120和数据生成模块110分别上电；
（2）加载主控模块120和数据生成模块110中的控制程序；
（3）数据生成模块110从本地存储器获取待验证数据集，根据待验证数据集生成顺序数据、线性数据和随机数据；
（4）主控模块120启动命令，通过数据生成模块110向验证板卡200发送握手信号，准备开始测试；
（5）主控模块120控制数据生成模块110向验证板卡发送顺序数据，以使得验证板卡200基于验证板卡内的IP核210和顺序数据对目标存储器20进行读写访问操作；
（6）主控模块120获取验证板卡200从目标存储器20读取的第一数据；
（7）主控模块120校验写入的顺序数据和读取的第一数据是否一致，得到第一验证结果，以统计第一覆盖率；
（8）主控模块120控制数据生成模块110向验证板卡200发送线性数据，以使得验证板卡200基于IP核210和线性数据对目标存储器20进行读写访问操作；
（9）主控模块120获取验证板卡200从目标存储器20读取的第二数据；
（10）主控模块120校验写入的线性数据和读取的第二数据是否一致，得到第二验证结果，以统计第二覆盖率；
（11）主控模块120控制数据生成模块110向验证板卡200发送随机数据，以使得验证板卡200基于IP核210和随机数据对目标存储器20进行读写访问操作；
（12）主控模块120获取验证板卡200从目标存储器20读取的第三数据；
（13）主控模块120校验写入的随机数据和读取的第三数据是否一致，得到第三验证结果，以统计第三覆盖率；
（14）主控模块120根据第一覆盖率、第二覆盖率及第三覆盖率统计整体覆盖率测试情况，得出测试结论。
本实施例通过生成多种类型的测试数据，并针对不同类型的测试数据进行覆盖率统计，以最终得到整体覆盖率测试情况，使得用户根据整体覆盖率测试情况，可以清楚地了解IP核测试的完整性，提高了用户体验。
请一并参照图2和图4，图4是本发明用于验证IP核的方法又一实施例的流程示意图。
在本实施例中，用于验证IP核的方法应用于验证板卡200，验证板卡200包括待验证的IP核210，验证板卡200与控制板卡100通信，用于验证IP核的方法包括以下步骤：
S11：接收控制板卡生成的测试数据。
请一并参照图5和图6，当待验证的IP核是当DDR3存储器的IP核时，由于DDR3存储器的读写时序较为复杂，有多个时间参数，在对IP核进行验证的时候，需要考虑这些参数对于验证结果的影响。
在具体实现中，验证板卡200在接收测试数据之前，可以加载IP核210的网表，并验证IP核210上电初始化是否成功，在IP核210上电初始化成功后，验证IP核210执行时序控制命令的正确性，在IP核210执行时序命令正确的情况下，接收测试数据，并进行读写访问测试。
S21：基于IP核和测试数据对目标存储器进行读写访问操作，以得到从目标存储器读取的第一数据。
应当理解的是，目标存储器20指待验证的IP核210对应的存储器，如DDR存储器或其他存储器，本实施例对此不加以限制。
当验证板卡200接收到测试数据后，IP核210控制验证板卡200将测试数据写入至目标存储器20，完成写模式测试，当验证板卡200接收到控制板卡100发送的获取指令时，IP核210控制验证板卡200从目标存储器20中将写入的数据读出，完成读模式测试。
应当理解的是，DDR3存储器的内部，是由若干个最小存储单元共同组成的存储空间。每个存储单元的位宽根据不同的芯片型号可以为4位、8位或16位。若干行和若干列个存储单元构成一个存储阵列，称为一页。每个DDR3存储器有8或16个页，每个页有上千个行和列，所以页地址、行地址、列地址共同确定一个存储单元的具体位置。
对DDR3存储器的读取或写入操作，是基于突发传输模式的，即从指定的地址开始，依次读出或写入连续若干个存储单元的内容。根据需要，可以将DDR3存储器的突发长度设为4或8。假设将突发长度设为8，那么DDR3存储器会在4个时钟周期的上下沿将8个存储单元的数据连续读出或写入。
在一实施例中，当目标存储器为DDR3存储器时，考虑到DDR3存储器的读写特性，验证板卡在基于IP核和测试数据对DDR3存储器进行读写访问操作时，可以进行以下操作中的至少一者：进行顺序的单字读写访问操作、进行随机的单字读写访问操作、进行突发顺序读写访问操作和进行突发随机读写访问操作。
需要说明的是，进行顺序的单字读写访问操作，指每次按照特定的顺序对一个存储单元进行写访问操作和读访问操作；进行随机的单字读写访问操作，指每次随机的对一个存储单元进行写访问操作和读访问操作；进行突发顺序读写访问操作，指每次按照特定的顺序对若干个存储单元进行写访问操作和读访问操作；进行突发随机读写访问操作指每次随机的对若干个存储单元进行写访问操作和读访问操作。
S31：将第一数据发送至控制板卡，以使控制板卡根据测试数据及第一数据得到验证结果。
应当理解的是，验证板卡200读取得到第一数据后，将第一数据发送至控制板卡100中，使控制板卡100完成验证和测试。
本实施例通过验证板卡与控制板卡的交互获得测试数据，通过验证板卡对IP核的读写性能进行测试，使得控制板卡可以根据验证板卡写入至目标存储器的测试数据，以及从目标存储器读取的第一数据是否一致得到IP核的验证结果，保障了IP核验证的完整性。
本发明实施例还提供了一种用于验证IP核的装置，用于验证IP核的装置包括控制板卡，控制板卡包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：
生成测试数据；
将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；
获取验证板卡从目标存储器读取的第一数据；
根据测试数据及第一数据得到验证结果。
进一步地，处理器执行程序时还实现以下步骤中的至少一者：
基于IP核和测试数据对目标存储器进行顺序的单字读写访问操作；
基于IP核和测试数据对目标存储器进行随机的单字读写访问操作；
基于IP核和测试数据对目标存储器进行突发顺序读写访问操作；
基于IP核和测试数据对目标存储器进行突发随机读写访问操作。
进一步地，处理器执行程序时还实现以下步骤：
对测试数据及第一数据进行数据校验，以确定测试数据与第一数据是否一致；以及
在测试数据与第一数据一致的情况下，确定验证通过。
进一步地，处理器执行程序时还实现以下步骤：
对测试数据及第一数据进行奇偶校验或循环冗余校验。
进一步地，处理器执行程序时还实现以下步骤：
在测试数据的类型为顺序数据、线性数据和随机数据中的多种的情况下，获取针对不同类型的数据的验证结果；
根据针对不同类型的数据的验证结果进行覆盖率统计。
进一步地，处理器执行程序时还实现以下步骤：
从本地存储器获取待验证数据集；
根据待验证数据集生成测试数据。
本发明实施例还提供了一种用于验证IP核的装置，用于验证IP核的装置包括验证板卡，验证板卡包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：
接收控制板卡生成的测试数据；
基于IP核和测试数据对目标存储器进行读写访问操作，以得到从目标存储器读取的第一数据；
将第一数据发送至控制板卡，以使控制板卡根据测试数据及第一数据得到验证结果。
进一步地，验证板卡还被配置成实现以下步骤中的至少一者：
基于IP核和测试数据对目标存储器进行顺序的单字读写访问操作；
基于IP核和测试数据对目标存储器进行随机的单字读写访问操作；
基于IP核和测试数据对目标存储器进行突发顺序读写访问操作；
基于IP核和测试数据对目标存储器进行突发随机读写访问操作。
进一步地，验证板卡还被配置成实现以下步骤：
加载IP核的网表；
在上电初始化成功的情况下，验证IP核执行时序控制命令的正确性；
在IP核执行时序命令正确的情况下，基于IP核和测试数据对目标存储器进行读写访问操作。
本发明实施例还提供了一种用于验证IP核的系统，用于验证IP核的系统包括上述的用于验证IP核的装置。
本发明实施例还提供了一种计算机可读存储介质，其上存储有指令，该指令被计算机执行时实现上述用于验证IP核的方法。
本发明计算机可读存储介质的具体实施例与上述方法各实施例基本相同，在此不作赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (17)
1.一种用于验证IP核的方法，其特征在于，应用于控制板卡，所述方法包括：
生成测试数据；
将所述测试数据发送至验证板卡，以使得所述验证板卡基于所述验证板卡内的IP核和所述测试数据对目标存储器进行读写访问操作；
获取所述验证板卡从所述目标存储器读取的第一数据；
根据所述测试数据及所述第一数据得到验证结果。
2.根据权利要求1所述的方法，其特征在于，所述验证板卡基于所述验证板卡内的IP核和所述测试数据对目标存储器进行读写访问操作，包括以下中的至少一者：
基于所述IP核和所述测试数据对所述目标存储器进行顺序的单字读写访问操作；
基于所述IP核和所述测试数据对所述目标存储器进行随机的单字读写访问操作；
基于所述IP核和所述测试数据对所述目标存储器进行突发顺序读写访问操作；
基于所述IP核和所述测试数据对所述目标存储器进行突发随机读写访问操作。
3.根据权利要求2所述的方法，其特征在于，所述根据所述测试数据及所述第一数据得到验证结果，包括：
对所述测试数据及所述第一数据进行数据校验，以确定所述测试数据与所述第一数据是否一致；以及
在所述测试数据与所述第一数据一致的情况下，确定验证通过。
4.根据权利要求3所述的方法，其特征在于，所述对所述测试数据及所述第一数据进行数据校验，包括：
对所述测试数据及所述第一数据进行奇偶校验或循环冗余校验。
5.根据权利要求2所述的方法，其特征在于，所述测试数据的类型为顺序数据、线性数据和随机数据中的一种或多种。
6.根据权利要求5所述的方法，其特征在于，还包括：
在所述测试数据的类型为顺序数据、线性数据和随机数据中的多种的情况下，获取针对不同类型的数据的验证结果；
根据所述针对不同类型的数据的验证结果进行覆盖率统计。
7.根据权利要求1至6中任一项所述的方法，其特征在于，所述生成测试数据，包括：
从本地存储器获取待验证数据集；
根据所述待验证数据集生成测试数据。
8.根据权利要求1所述的方法，其特征在于，所述目标存储器为DDR存储器。
9.一种用于验证IP核的方法，其特征在于，应用于验证板卡，所述验证板卡包括待验证的IP核，所述验证板卡与控制板卡通信，所述方法包括：
接收所述控制板卡生成的测试数据；
基于所述IP核和所述测试数据对目标存储器进行读写访问操作，以得到从所述目标存储器读取的第一数据；
将所述第一数据发送至所述控制板卡，以使所述控制板卡根据所述测试数据及所述第一数据得到验证结果。
10.根据权利要求9所述的方法，其特征在于，所述基于所述IP核和所述测试数据对所述目标存储器进行读写访问操作，包括以下中的至少一者：
基于所述IP核和所述测试数据对所述目标存储器进行顺序的单字读写访问操作；
基于所述IP核和所述测试数据对所述目标存储器进行随机的单字读写访问操作；
基于所述IP核和所述测试数据对所述目标存储器进行突发顺序读写访问操作；
基于所述IP核和所述测试数据对所述目标存储器进行突发随机读写访问操作。
11.根据权利要求9所述的方法，其特征在于，还包括：
加载所述IP核的网表；
在上电初始化成功的情况下，验证所述IP核执行时序控制命令的正确性；
在所述IP核执行时序命令正确的情况下，基于所述IP核和所述测试数据对所述目标存储器进行读写访问操作。
12.根据权利要求9所述的方法，其特征在于，所述目标存储器为DDR存储器。
13.一种用于验证IP核的装置，其特征在于，包括：
控制板卡，包括：
存储器，被配置成存储用于验证IP核的程序；
处理器，被配置成从所述存储器调用所述程序以使得所述处理器在运行所述程序时能够执行根据权利要求1至8中任意一项所述的用于验证IP核的方法。
14.一种用于验证IP核的装置，其特征在于，包括：
验证板卡，包括：
存储器，被配置成存储用于验证IP核的程序；
处理器，被配置成从所述存储器调用所述程序以使得所述处理器在运行所述程序时能够执行根据权利要求9至12中任意一项所述的用于验证IP核的方法。
15.一种用于验证IP核的系统，其特征在于，包括：
根据权利要求13所述的用于验证IP核的装置；以及
根据权利要求14所述的用于验证IP核的装置。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有指令，所述指令用于使得计算机执行根据权利要求1至8中任意一项所述的用于验证IP核的方法。
17.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有指令，所述指令用于使得计算机执行根据权利要求9至12中任意一项所述的用于验证IP核的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110735623.3A CN113176974B (zh) | 2021-06-30 | 2021-06-30 | 用于验证ip核的方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110735623.3A CN113176974B (zh) | 2021-06-30 | 2021-06-30 | 用于验证ip核的方法、装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113176974A true CN113176974A (zh) | 2021-07-27 |
| CN113176974B CN113176974B (zh) | 2021-10-15 |
Family
ID=76927941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110735623.3A Active CN113176974B (zh) | 2021-06-30 | 2021-06-30 | 用于验证ip核的方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113176974B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584586B1 (en) * | 2000-03-22 | 2003-06-24 | Advanced Micro Devices, Inc. | Apparatus and method for capturing and transferring internal system activity |
| CN1609862A (zh) * | 2004-11-19 | 2005-04-27 | 华南理工大学 | 基于pci总线的ip核仿真验证平台及其验证方法 |
| CN103713977A (zh) * | 2013-10-31 | 2014-04-09 | 中国船舶重工集团公司第七0九研究所 | 一种微处理器ip核比较验证的实现方法 |
| CN106844126A (zh) * | 2016-12-23 | 2017-06-13 | 中国空间技术研究院 | 一种航天器用数字硬ip核功能及性能评测方法 |
| CN109032868A (zh) * | 2018-07-26 | 2018-12-18 | 北京计算机技术及应用研究所 | 一种物理不可克隆函数ip核自动化验证装置 |
| CN111832237A (zh) * | 2020-07-17 | 2020-10-27 | 北京昂瑞微电子技术有限公司 | 一种知识产权核验证方法及系统 |
| CN111916140A (zh) * | 2019-05-10 | 2020-11-10 | 爱思开海力士有限公司 | 控制器及其操作方法以及包括控制器的存储器系统 |
-
2021
- 2021-06-30 CN CN202110735623.3A patent/CN113176974B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584586B1 (en) * | 2000-03-22 | 2003-06-24 | Advanced Micro Devices, Inc. | Apparatus and method for capturing and transferring internal system activity |
| CN1609862A (zh) * | 2004-11-19 | 2005-04-27 | 华南理工大学 | 基于pci总线的ip核仿真验证平台及其验证方法 |
| CN103713977A (zh) * | 2013-10-31 | 2014-04-09 | 中国船舶重工集团公司第七0九研究所 | 一种微处理器ip核比较验证的实现方法 |
| CN106844126A (zh) * | 2016-12-23 | 2017-06-13 | 中国空间技术研究院 | 一种航天器用数字硬ip核功能及性能评测方法 |
| CN109032868A (zh) * | 2018-07-26 | 2018-12-18 | 北京计算机技术及应用研究所 | 一种物理不可克隆函数ip核自动化验证装置 |
| CN111916140A (zh) * | 2019-05-10 | 2020-11-10 | 爱思开海力士有限公司 | 控制器及其操作方法以及包括控制器的存储器系统 |
| CN111832237A (zh) * | 2020-07-17 | 2020-10-27 | 北京昂瑞微电子技术有限公司 | 一种知识产权核验证方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113176974B (zh) | 2021-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
| US20230195994A1 (en) | Chip design verification system, chip design verification method, and computer readable recording media with stored program | |
| CN111104246B (zh) | 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 | |
| CN107797821A (zh) | 重试读取方法以及使用该方法的装置 | |
| CN113157512B (zh) | 实现大容量ssd在小内存机器上进行数据校验测试的方法 | |
| CN117497036A (zh) | NAND Flash颗粒模拟装置、读写方法和系统 | |
| CN110956998B (zh) | 一种存储器测试装置与系统 | |
| CN107704351B (zh) | 一种芯片的验证方法和装置 | |
| CN113176974B (zh) | 用于验证ip核的方法、装置及系统 | |
| CN113160876A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| CN110990207B (zh) | 基于Whitley平台的BPS内存测试方法、系统、终端及存储介质 | |
| CN114492269B (zh) | 闪存控制器的验证系统 | |
| CN106971757A (zh) | 一种检验Nand Flash质量的方法及系统 | |
| CN115859877A (zh) | 一种仿真测试中信息同步方法、装置、设备及存储介质 | |
| CN109087676B (zh) | 一种非易失性存储器的编程方法及装置 | |
| CN112463633B (zh) | 一种片上存储器的地址译码校验方法、装置、设备及介质 | |
| CN113672260A (zh) | 一种处理器cpu初始化方法 | |
| US20060236185A1 (en) | Multiple function results using single pattern and method | |
| CN110544504A (zh) | 一种关于内存adddc功能的测试方法、系统及设备 | |
| CN113742198B (zh) | 测试方法、装置、电子设备及存储介质 | |
| CN114267402B (zh) | 闪存的坏存储单元测试方法、装置、设备及存储介质 | |
| CN113283202B (zh) | 一种原型验证板 | |
| CN112447256B (zh) | 存储器的真实建模注错验证方法、装置、存储介质和终端 | |
| CN117153236A (zh) | 一种nor flash存储器测试方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100192 building 3, A District, Dongsheng science and Technology Park, Zhongguancun, 66 Haidian District West Road, Beijing. Patentee after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Patentee after: BEIJING INSTITUTE OF TECHNOLOGY Patentee after: INFORMATION COMMUNICATION COMPANY OF STATE GRID SHANDONG ELECTRIC POWER Co. Patentee after: Qingdao Zhixin Semiconductor Technology Co.,Ltd. Patentee after: STATE GRID CORPORATION OF CHINA Patentee after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd. Address before: 100192 building 3, A District, Dongsheng science and Technology Park, Zhongguancun, 66 Haidian District West Road, Beijing. Patentee before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Patentee before: BEIJING INSTITUTE OF TECHNOLOGY Patentee before: INFORMATION COMMUNICATION COMPANY OF STATE GRID SHANDONG ELECTRIC POWER Co. Patentee before: State Grid Sigi Ziguang (Qingdao) Microelectronics Technology Co.,Ltd. Patentee before: STATE GRID CORPORATION OF CHINA Patentee before: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |