CN109032868A - 一种物理不可克隆函数ip核自动化验证装置 - Google Patents
一种物理不可克隆函数ip核自动化验证装置 Download PDFInfo
- Publication number
- CN109032868A CN109032868A CN201810832769.8A CN201810832769A CN109032868A CN 109032868 A CN109032868 A CN 109032868A CN 201810832769 A CN201810832769 A CN 201810832769A CN 109032868 A CN109032868 A CN 109032868A
- Authority
- CN
- China
- Prior art keywords
- puf
- challenge
- kernel
- unit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
Abstract
本发明涉及一种物理不可克隆函数IP核自动化验证装置,其中,包括:辅助管理单元,用于根据接收的指令信息,对PUF测试记录存储单元、PUF挑战硬件生成单元以及挑战存储单元进行使能和配置,控制每次循环测试的进程;PUF挑战硬件生成单元,用于硬件生成符合位宽要求的强PUF挑战;挑战存储单元,用于存储软件下传的挑战或PUF挑战硬件生成单元生成的挑战,并将挑战输出给PUF IP核实现单元;PUF IP核实现单元,用于实现或例化PUF IP核,并能够发出符合待测PUF时序要求的挑战,并接收对应的响应,控制或调整IP;PUF测试记录存储单元,用于在强PUF的执行硬件挑战生成方式时,存储成对的挑战以及响应记录,在非强PUF的执行硬件挑战生成方式时,则存储PUF响应。
Description
技术领域
本发明涉及一种数字电路硬件测试技术,尤其涉及一种物理不可克隆函数(Physical Unclonable Function,PUF)IP核的自动化验证装置。
背景技术
物理不可克隆函数技术是一种新型的硬件安全技术。其中数字电路基础的PUF主要是利用生产制造过程中逻辑门或者连线的工艺偏差,产生的具有唯一物理不可克隆性质的物理数字电路。
根据需要的挑战情况,可将其分为弱PUF和强PUF两类:弱PUF无需挑战或说只有一个位宽的挑战,主要包括SRAM型PUF、触发器型PUF、蝴蝶形PUF等等;强PUF有较多的挑战响应对,包括仲裁器型,环形振荡器型等等。
PUF技术是全新一代的数字安全技术,而目前对其的测试存在测试PUF类型单一,测试项目单一,评定不全面,测试装置过于初级的问题,并且目前的测试方法主要针对于PUF芯片或设备,缺乏针对IP核的测试验证装置。简而言之,就是针对性不高,集成度较低,自动化程度低,标准化不足。
发明内容
本发明的目的在于提供一种物理不可克隆函数IP核自动化验证装置,用于克服现有PUF IP核验证中存在的针对性不高、集成度不高、自动化程度较低、标准化不强方面的不足的问题。
本发明一种物理不可克隆函数IP核自动化验证装置,其中,包括:辅助管理单元、PUF挑战硬件生成单元、挑战存储单元、PUF IP核实现单元、PUF测试记录存储单元,挑战管理和导入单元;辅助管理单元,用于根据接收的指令信息,对PUF测试记录存储单元、PUF挑战硬件生成单元以及挑战存储单元进行使能和配置,控制每次循环测试的进程;PUF挑战硬件生成单元,用于硬件生成符合位宽要求的强PUF挑战;挑战存储单元,用于存储软件下传的挑战或PUF挑战硬件生成单元生成的挑战,并将挑战输出给PUF IP核实现单元;PUF IP核实现单元,用于实现或例化PUF IP核,并能够发出符合待测PUF时序要求的挑战,并接收对应的响应,控制或调整IP;PUF测试记录存储单元,用于在强PUF的执行硬件挑战生成方式时,存储成对的挑战以及响应记录,在非强PUF的执行硬件挑战生成方式时,则存储PUF响应。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,还包括初始化和时钟模块,用于上电后对物理不可克隆函数IP核自动化验证装置各模块进行初始化以及提供基础时钟。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,还包括:USB全速接口单元,USB全速接口单元,用于和软件层维持通信,以进行USB上下行数据的打包、解析和缓存。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,辅助管理单元还能够给PUF IP核实现单元输出弱PUF的一位宽的挑战信号。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,PUF挑战硬件生成单元生成的挑战包括:随机挑战生成、顺序等差生成和基于随机挑战生成的雪崩效应程度测试。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,挑战存储单元存储的挑战按序输出给PUF IP核实现单元。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,PUF IP核实现单元还能够控制IP的输入时钟以及信号时序输入量,产生时钟抖动以及时序变化,以验证IP的健壮性。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,还包括:计算与评价系统,接收PUF测试记录存储单元的信息,并分析不同环境对PUF的影响,测试PUF IP核的鲁棒性。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,还包括:验证过程管理分析模块,用于设置测试的参数,并配置挑战管理和导入模块。
根据本发明的物理不可克隆函数IP核自动化验证装置的一实施例,其中,测试的参数包括挑战测试次数、每次时间间隔以及挑战生成方式。
本发明提供一种对数字电路基础的多种类PUF IP核进行测试验证的自动化验证装置,平台能够对多种类的PUF IP执行不同方向的多项测试以评定其唯一性、鲁棒性、随机性和在特定应用中的安全性。
附图说明
图1所示为本发明物理不可克隆函数IP核自动化验证装置模块图;
图2所示为物理不可克隆函数IP核自动化验证装置的工作流程示意图;
图3所示为本发明物理不可克隆函数IP核自动化验证装置的软硬件通信接口示意图;
图4所示为一个强PUF-片间汉明距离测试中汉明距离分布的直方图图例。
具体实施方式
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图1所示为本发明物理不可克隆函数IP核自动化验证装置模块图,如图1所示,本发明的一种物理不可克隆函数(Physical Unclonable Function,PUF)IP核自动化验证装置,包括辅助管理单元1、PUF挑战硬件生成单元2、挑战存储单元3、PUF IP核实现单元4、PUF测试记录存储单元5,USB2.0全速(12Mbps)接口单元6,测试步骤与项目和测试过程的验证过程管理分析单元7,挑战的管理和导入单元8、计算与评价系统9、USB数据解析单元10。
如图1所示,本发明一种物理不可克隆函数IP核自动化验证装置中,辅助管理单元1,用于根据软件层下传的信息,对USB2.0全速(12Mbps)接口单元6、PUF测试记录存储单元5、PUF挑战硬件生成单元2以及挑战存储单元3进行使能、配置,控制每次循环测试的进程。同时弱PUF的一位宽的挑战信号,由辅助管理单元1直接输出。PUF挑战硬件生成单元2,用于硬件生成符合位宽要求的强PUF挑战,可以选择随机挑战生成、顺序等差生成和基于随机挑战生成的雪崩效应程度测试三种模式。挑战存储单元3,用于存储软件下传的挑战或硬件生成的挑战,并将挑战按序输出。PUF IP核实现单元4,用于实现或例化PUF IP核,兼容不同类型的PUF IP,一般由FPGA实现。PUF IP核实现单元4能够发出符合待测PUF时序要求的挑战,并接收对应的响应,同时可以控制或调整IP的输入。特别地,PUF IP核实现单元4可以控制IP的输入时钟、信号时序等输入量,产生时钟抖动,时序变化,验证IP的健壮性。PUF测试记录存储单元5,在如果是强PUF且执行硬件挑战生成方式时,将成对的挑战和响应记录存储在PUF测试记录存储单元;如果不是,只存储PUF响应。同时还将所记录的数据上传。USB2.0全速(12Mbps)接口单元6,用于和软件层维持通信,实现USB上下行数据的打包、解析和缓存。而软件层主要实现一个前端交互窗口和上述测试项目的计算算法。首先能够手动设置待测PUF的类型、挑战生成方式、挑战位宽、响应位宽,测试次数等信息和参数,以及暂停、继续和终止的测试进程控制按钮;其次是软件生成挑战,接收上传的数据并进行存储,并计算相关测试项目的结果,并显示。
如图1所示,还包括初始化和时钟模块11,用于上电后对平台中各模块进行初始化以及提供基础时钟100Mhz(可自设);
图2所示为物理不可克隆函数IP核自动化验证装置的工作流程示意图,如图2所示,软件层主要完成测试项目的计算,硬件层主要完成挑战的施加和响应记录。本发明物理不可克隆函数IP核自动化验证装置的工作过程包括:
步骤1、在将待测PUF的特征信息(包括PUF类型(强PUF以及弱PUF)、输入挑战位宽n、输出响应位宽m等)写入验证过程管理分析模块7,设置验证过程管理分析模块7测试的参数(包括挑战测试次数,每次时间间隔,挑战生成方式等)。
步骤2、验证过程管理分析模块7配置挑战管理和导入模块8,即强PUF挑战的生成和存储,挑战生成分为硬件挑战生成和自定义挑战生成包括:
(a)、配置挑战管理和导入模块7,通过USB数据解析模块10将指令解析为USB数据,并传递给USB2.0全速接口单元6,USB2.0全速接口单元6将硬件挑战生成指令,通过辅助管理单元1的解析,发送给PUF挑战硬件生成单元2,PUF挑战硬件生成单元2,根据参数(挑战位宽、挑战测试次数),执行相应挑战生成算法,编号存储到挑战存储单元3中。
(b)、用户通过自定义挑战生成算法程序或手动编辑,生成质量优化的挑战组合或特定挑战组合,直接存储到挑战存储单元3中。这可以更好的符合测试要求,如覆盖率要求和特定挑战要求。在软件层的自定义挑战生成,也减低硬件层RTL设计的复杂度。
步骤3、验证过程管理分析模块7将用户设置的参数(挑战次数、间隔时间),送至辅助管理单元1,辅助管理单元1据以调取挑战存储单元3存储的挑战,根据挑战次数以及间隔时间的数据,将挑战送入PUF IP核实现单元4中。
PUF IP核实现单元4,对挑战进行运算后,将响应结果发送给PUF测试记录存储单元5;
上述间隔时间指步骤4中PUF响应读取记录完成到下一次步骤3发出挑战的时间间隔。同时该步骤可在不同的温度、电磁等环境中完成,计算与评价系统分析不同环境对PUF的影响,测试PUF IP核的鲁棒性。
步骤4、PUF挑战响应记录存储,每次输入挑战并读取PUF输出响应,并将这一对挑战和响应记录在PUF测试记录存储单元5中。然后回到步骤3,直到循环挑战测试次数到达,或收到暂停信号、终止信号。弱PUF仅有一次挑战。间隔时间设置是为了保障相邻两次测试之间没有影响。
步骤5、如果是强PUF且执行的PUF挑战硬件生成单元2的硬件挑战,将成对的挑战记录和响应记录传递给计算与评价系统;如果不是,只需PUF响应记录传递给计算与评价系统9。
步骤6、用计算与评价系统9对上传测试数据执行相应测试项目的计算算法,得到评测结果。测试项目的计算主要包括:
(1)、弱PUF-片间汉明距离测试,一组PUF中每个PUF设备只需测试记录一次(只有一种挑战和固定输出)。对任意两个PUF测试结果计算汉明距离,若不存在汉明距离为0的情形(说明每个响应都不同),则计算平均汉明距离表征这一PUF组中每个PUF之间区别程度(唯一性)。
(2)、弱PUF-片内汉明距离测试,对同一个PUF设备在不同环境条件下反复测试上传的数据进行片平均内汉明距离的计算,越接近0越好。
(3)、强PUF-片间汉明距离测试:总计有K组挑战,每次挑战下都对待测PUF组的响应输出的计算两两之间的汉明距离。若存在汉明距离为0的情形,说明唯一性不满足,若不存在汉明距离为0的情形(说明每个响应都不同)。得出每个挑战下的平均汉明距离,然后计算这K组平均汉明距离的期望值。用此平均汉明距离期望值表征这一PUF组中每个PUF之间区别程度(唯一性)。同时,还计算K组平均汉明距离值的其他数学特征,包括标准差、方差等用以辅助用户评估。
(4)、强PUF-片内汉明距离测试:总计K组挑战,对同一个PUF设备在每种挑战和不同环境条件下反复测试x次,上传的每个数据都和正常数据计算汉明距离,若存在汉明距离不为0的情形,说明不具有完全的一致性。得出每个挑战下的平均汉明距离,然后计算这K组平均距离的期望值,期望值越接近0表示鲁棒性越好。
(5)、强PUF-NIST测试:对单个PUF在K组挑战下所产生的m位响应序列,调用NIST程序进行计算。测试时可选择单独项目的测试计算,也可选择整体测试。各项测试中所有样本通过率应不低于96%;其次,所有随机序列的p值应均匀分布,评判方法为将所有p值构成一个序列,该序列的p值不小于0.0001。通过测试则说明其PUF响应序列具备良好随机性。
(6)、强PUF-雪崩效应程度测试:对PUF进行K对挑战测试,每对两个挑战都只有1位不同。对上传的K对响应序列计算汉明距离,然后得出平均汉明距离,越接近50%,表征其雪崩效应适合,安全性高。
(7)、强PUF-相关系数测试:在对一连串K组挑战下,对两个同类型PUF的输出响应序列进行相关系数计算,相关系数越小,表明两个“函数”越不同。
辅助管理单元用于存储软件层根据待测FPGA信息对测试过程的配置信息,并据此选通、使能和控制相应的PUF挑战模块、配置芯片测试接口模块和测试结果记录模块。控制测试过程的开始、暂停、重新开始、结束等行为,通过一个状态机,控制挑战发出、PUF输出结果的读取,挑战和输出结果上传这一循环行为的过程。同时还负责弱PUF的一位宽的挑战信号直接输出。测试的暂停/继续也通过辅助管理单元控制时钟(Clk)的暂停和继续实现,终止通过控制复位信号(Rst)实现。
本实施例中,硬件挑战生成单元实现三种挑战生成方式:
(1)、顺序等差生成,如0,3,6……。等差值必须为奇数(偶数会使得部分低位始终不翻转)。这种挑战生成是全体挑战的一个简单有代表性抽取,等差为1时就是顺序遍历生成所有挑战。
(2)、随机挑战生成,根据给与的挑战次数、挑战位宽等参数,运行其中伪随机数生成算法LFSR(Linear Feedback Shifting Register)生成均匀性良好的随机挑战。
(3)、针对前PUF的雪崩效应程度测试:在随机挑战生成的基础上,对每一个挑战循环翻转其中一位,形成新的挑战,构成一对只相差一位的挑战对。
本实施例中,主要存在两个FIFO用于保证测试、记录和传输的一致性,即挑战存储单元中的挑战存储FIFO和测试记录存储单元的测试记录FIFO。两个FIFO都设置为16384深度,168bit位宽,其中:1位表征其是挑战还是响应,3位表征待测PUF的类型和测试项目,3位表征对应挑战方式,8位表征有效挑战位宽,24位表征编号,128位存储挑战和响应本身。若挑战或响应位宽超过128,则通过连续两个或多个拼接成一个。当检测发现当前数据中表示有效位宽的8位为0时即表示下一个数据是当前数据的拼接,同时,给几个数据赋予相同编号,表示其是属于同一个挑战或响应。当测试记录存储单元需要同时存储挑战和响应时(强PUF-硬件挑战方式),按照一个挑战一个响应这样顺序写入。
优选地,当测试片内汉明距离时,步骤3在不同的环境中完成,主要指温度环境、电磁环境。
优选地,PUF从输入到稳定输出需要一定时间间隔,如SRAM型PUF和触发器型PUF,应确保断电之后掉电等待一定时间再上电,保证两次测试之间没有影响。间隔时间的设置依据PUF设备本身的响应时间特性和其他特别因素而定。
优选地,对上传的测试结果序列,不仅仅可以计算上述测试项目,还可以计算其他数学特征(如方差),已辅助评估或导出执行自定义测试项目。
优选地,在测试过程中,用户可通过软件发出暂停,继续,终止命令。
优选地,对于强PUF的片间汉明距离测试和雪崩效应程度测试中,可以绘制汉明距离的频数分布直方图,更直观展示。
进一步的,硬件层的主体是一块FPGA,选用Xilinx公司的Kintex-7系列FPGA,型号XC7K325T-2FFG676C,在其中主要实现了辅助管理单元,硬件挑战生成单元,挑战存储单元,PUF测试记录存储单元,以及USB2.0全速(12Mbps)接口单元和PUF芯片/设备接口单元的FPGA逻辑部分。
如图1所示,辅助管理单元1用于存储软件层根据待测FPGA信息对测试过程的配置信息,并据此选通、使能和控制相应的PUF挑战模块、配置芯片测试接口模块和测试结果记录模块。控制测试过程的开始、暂停、重新开始、结束等行为,通过一个状态机,控制挑战发出、PUF输出结果的读取,挑战和输出结果上传这一循环行为的过程。同时还负责弱PUF的一位宽的挑战信号直接输出。测试的暂停/继续也通过辅助管理单元控制时钟(Clk)的暂停和继续实现,终止通过控制复位信号(Rst)实现。
如图1所示,本实施例中,PUF挑战硬件生成单元2实现三种挑战生成方式:
(1)、顺序等差生成,如0,3,6……。等差值必须为奇数(偶数会使得部分低位始终不翻转)。这种挑战生成是全体挑战的一个简单有代表性抽取,等差为1时就是顺序遍历生成所有挑战。
(2)、随机挑战生成,根据给与的挑战次数、挑战位宽等参数,运行其中伪随机数生成算法LFSR(Linear Feedback Shifting Register)生成均匀性良好的随机挑战。
(3)、针对前PUF的雪崩效应程度测试:在随机挑战生成的基础上,对每一个挑战循环翻转其中一位,形成新的挑战,构成一对只相差一位的挑战对。
本实施例中,主要存在两个FIFO用于保证测试、记录和传输的一致性,即挑战存储单元3中的挑战存储FIFO和PUF测试记录存储单元5的测试记录FIFO。两个FIFO都设置为16384深度,168bit位宽,其中:1位表征其是挑战还是响应,3位表征待测PUF的类型和测试项目,3位表征对应挑战方式,8位表征有效挑战位宽,24位表征编号,128位存储挑战和响应本身。若挑战或响应位宽超过128,则通过连续两个或多个拼接成一个。当检测发现当前数据中表示有效位宽的8位为0时即表示下一个数据是当前数据的拼接,同时,给几个数据赋予相同编号,表示其是属于同一个挑战或响应。当测试记录存储单元需要同时存储挑战和响应时(强PUF-硬件挑战方式),按照一个挑战一个响应这样顺序写入。
图3所示为本发明物理不可克隆函数IP核自动化验证装置的软硬件通信接口示意图,如图1至图3所示,USB2.0全速(12Mbps)接口单元6选用CY7C68013A,它是Cypress公司设计的基于FX2LP的USB2.0控制芯片,是EZ-USB FX2的低功耗版本,内部集成USB2.0收发器、串口接口引擎SIE、FIFO、8051微处理器以及可编程外设接口GPIF,CPU可在48MHz、24MHz或12MHz频率下工作,具有8位或16位外部数据接口,符合USB2.0规范,向下兼容USB1.1。本发明中,其工作在Slave模式,由FPGA提供48MHz同步时钟。
图4所示为一个强PUF-片间汉明距离测试中汉明距离分布的直方图图例,如图4所示,横轴表示汉明距离区间,纵轴表示落在某区间的频次。总计128个汉明距离值,直方图大部分落在35%到65%区间,平均汉明距离47.65%说明其片间汉明距离测试结果良好。
本发明能够克服现有PUF IP核验证中存在的针对性不高、集成度不高、自动化程度较低、标准化不强方面的不足,够对多种类的PUFIP执行不同方向的多项测试以评定其唯一性、鲁棒性、随机性和在特定应用中的安全性。本发明公开了一种用于多种类物理不可克隆函数(Physical Unclonable Function,PUF)IP核自动化验证装置。主要包括硬件层与软件层两方面。硬件层包括了辅助管理单元(1)、PUF挑战硬件生成单元(2)、挑战存储单元(3)、PUF IP核实现单元(4)、PUF测试记录存储单元(5),USB2.0全速(12Mbps)接口单元(6)。软件层整合实现多种类型PUF测试方法与测试标准中规定的测试步骤与项目和测试过程的管理与分析功能(7),用户通过可配置程序可以完成挑战的管理和导入(8)、对上传响应进行后述各测试项目的计算与评价(9)、USB上下传数据的解析和打包(10)、并实现测试过程窗口化、易用化和自动化。软件层与硬件层通过USB2.0接口通信(11)。同时本装置可搭配温箱或电磁屏蔽暗室,对PUF芯片/设备在各种温度、电压、电磁辐射条件下的特性进行测试。
本发明能够克服现有PUF IP核验证中存在的针对性不高、集成度不高、自动化程度较低、标准化不强方面的不足,提供一种对数字电路基础的多种类PUF IP核进行测试验证的自动化验证装置。平台能够对多种类的PUF IP执行不同方向的多项测试以评定其唯一性、鲁棒性、随机性和在特定应用中的安全性。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (10)
1.一种物理不可克隆函数IP核自动化验证装置,其特征在于,包括:辅助管理单元、PUF挑战硬件生成单元、挑战存储单元、PUF IP核实现单元、PUF测试记录存储单元,挑战管理和导入单元;
辅助管理单元,用于根据接收的指令信息,对PUF测试记录存储单元、PUF挑战硬件生成单元以及挑战存储单元进行使能和配置,控制每次循环测试的进程;PUF挑战硬件生成单元,用于硬件生成符合位宽要求的强PUF挑战;挑战存储单元,用于存储软件下传的挑战或PUF挑战硬件生成单元生成的挑战,并将挑战输出给PUF IP核实现单元;PUF IP核实现单元,用于实现或例化PUF IP核,并能够发出符合待测PUF时序要求的挑战,并接收对应的响应,控制或调整IP;PUF测试记录存储单元,用于在强PUF的执行硬件挑战生成方式时,存储成对的挑战以及响应记录,在非强PUF的执行硬件挑战生成方式时,则存储PUF响应。
2.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,还包括初始化和时钟模块,用于上电后对物理不可克隆函数IP核自动化验证装置各模块进行初始化以及提供基础时钟。
3.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,还包括:USB全速接口单元,USB全速接口单元,用于和软件层维持通信,以进行USB上下行数据的打包、解析和缓存。
4.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,辅助管理单元还能够给PUF IP核实现单元输出弱PUF的一位宽的挑战信号。
5.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,PUF挑战硬件生成单元生成的挑战包括:随机挑战生成、顺序等差生成和基于随机挑战生成的雪崩效应程度测试。
6.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,挑战存储单元存储的挑战按序输出给PUF IP核实现单元。
7.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,PUF IP核实现单元还能够控制IP的输入时钟以及信号时序输入量,产生时钟抖动以及时序变化,以验证IP的健壮性。
8.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,还包括:计算与评价系统,接收PUF测试记录存储单元的信息,并分析不同环境对PUF的影响,测试PUF IP核的鲁棒性。
9.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,还包括:验证过程管理分析模块,用于设置测试的参数,并配置挑战管理和导入模块。
10.如权利要求1所述的物理不可克隆函数IP核自动化验证装置,其特征在于,测试的参数包括挑战测试次数、每次时间间隔以及挑战生成方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810832769.8A CN109032868A (zh) | 2018-07-26 | 2018-07-26 | 一种物理不可克隆函数ip核自动化验证装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810832769.8A CN109032868A (zh) | 2018-07-26 | 2018-07-26 | 一种物理不可克隆函数ip核自动化验证装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109032868A true CN109032868A (zh) | 2018-12-18 |
Family
ID=64646417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810832769.8A Pending CN109032868A (zh) | 2018-07-26 | 2018-07-26 | 一种物理不可克隆函数ip核自动化验证装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109032868A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111162914A (zh) * | 2020-02-11 | 2020-05-15 | 河海大学常州校区 | 一种基于PUF的物联网IPv4身份认证方法及系统 |
CN113176974A (zh) * | 2021-06-30 | 2021-07-27 | 北京智芯微电子科技有限公司 | 用于验证ip核的方法、装置及系统 |
CN113259110A (zh) * | 2020-02-10 | 2021-08-13 | 台湾积体电路制造股份有限公司 | 提供物理不可克隆功能(puf)值的设备及其方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104662554A (zh) * | 2012-09-28 | 2015-05-27 | 西门子公司 | 物理不可克隆功能的自测试 |
CN104810062A (zh) * | 2015-05-12 | 2015-07-29 | 东南大学 | 一种sram芯片的puf特性测试方法及装置 |
EP3032421A1 (en) * | 2013-07-26 | 2016-06-15 | ICTK Co. Ltd. | Device and method for testing randomness |
US20170038807A1 (en) * | 2015-08-03 | 2017-02-09 | Texas Instruments Incorporated | Methods and apparatus to create a physically unclonable function |
-
2018
- 2018-07-26 CN CN201810832769.8A patent/CN109032868A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104662554A (zh) * | 2012-09-28 | 2015-05-27 | 西门子公司 | 物理不可克隆功能的自测试 |
EP3032421A1 (en) * | 2013-07-26 | 2016-06-15 | ICTK Co. Ltd. | Device and method for testing randomness |
CN104810062A (zh) * | 2015-05-12 | 2015-07-29 | 东南大学 | 一种sram芯片的puf特性测试方法及装置 |
US20170038807A1 (en) * | 2015-08-03 | 2017-02-09 | Texas Instruments Incorporated | Methods and apparatus to create a physically unclonable function |
Non-Patent Citations (2)
Title |
---|
PHUONG HA NGUYEN .ETC: "Security Analysis of Arbiter PUF and Its Lightweight Compositions Under Predictability Test", 《ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS》 * |
王佳东: "基于延迟的PUF设计及其应用研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113259110A (zh) * | 2020-02-10 | 2021-08-13 | 台湾积体电路制造股份有限公司 | 提供物理不可克隆功能(puf)值的设备及其方法 |
CN111162914A (zh) * | 2020-02-11 | 2020-05-15 | 河海大学常州校区 | 一种基于PUF的物联网IPv4身份认证方法及系统 |
CN113176974A (zh) * | 2021-06-30 | 2021-07-27 | 北京智芯微电子科技有限公司 | 用于验证ip核的方法、装置及系统 |
CN113176974B (zh) * | 2021-06-30 | 2021-10-15 | 北京智芯微电子科技有限公司 | 用于验证ip核的方法、装置及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | Hardware Trojan detection through golden chip-free statistical side-channel fingerprinting | |
CN109032868A (zh) | 一种物理不可克隆函数ip核自动化验证装置 | |
CN106133537B (zh) | 一种fpga功能模块仿真验证方法及其系统 | |
CN104810062A (zh) | 一种sram芯片的puf特性测试方法及装置 | |
US8164966B2 (en) | Variable-loop-path ring oscillator test circuit and systems and methods utilizing same | |
US10222852B2 (en) | Voltage and frequency balancing at nominal point | |
US20180123840A1 (en) | Worst case eye for multi-level pulse amplitude modulated links | |
CN107276761A (zh) | 用于测试物理不可克隆功能的设备和方法 | |
CN103345299B (zh) | 一种电压调整方法及相应的hpm、芯片和芯片系统 | |
US10353789B1 (en) | Analog fault simulation control with multiple circuit representations | |
CN111027270B (zh) | 一种用于集成电路设计流程可信设计的方法及电路 | |
US8065643B2 (en) | Verification support apparatus, verification support method, and computer product | |
CN108664690A (zh) | 基于深度信念网络的多应力下长寿命电子器件可靠性寿命评估方法 | |
TWI510797B (zh) | 用於核心的全域低功率擷取方案之方法及系統 | |
KR20150145179A (ko) | 정적 타이밍 분석의 타이밍 디레이트 조정방법 | |
US20150214933A1 (en) | Metastability glitch detection | |
CN103377105A (zh) | 一种串行总线测试方法 | |
US8707234B1 (en) | Circuit noise extraction using forced input noise waveform | |
Yang et al. | A clock-gating based capture power droop reduction methodology for at-speed scan testing | |
Yu et al. | An improved automatic hardware trojan generation platform | |
US9903916B2 (en) | Scan test system with a test interface having a clock control unit for stretching a power shift cycle | |
CN106205735A (zh) | 嵌入式芯片测试方法及系统 | |
US8881075B2 (en) | Method for measuring assertion density in a system of verifying integrated circuit design | |
US8817908B2 (en) | Generating and/or receiving, at least in part, signal that includes at least one waveform | |
Davis et al. | KAPow: High-accuracy, low-overhead online per-module power estimation for FPGA designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181218 |
|
RJ01 | Rejection of invention patent application after publication |