CN113283202B - 一种原型验证板 - Google Patents

一种原型验证板 Download PDF

Info

Publication number
CN113283202B
CN113283202B CN202110490570.3A CN202110490570A CN113283202B CN 113283202 B CN113283202 B CN 113283202B CN 202110490570 A CN202110490570 A CN 202110490570A CN 113283202 B CN113283202 B CN 113283202B
Authority
CN
China
Prior art keywords
processor
controller
configuration file
programmable logic
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110490570.3A
Other languages
English (en)
Other versions
CN113283202A (zh
Inventor
张玉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhuazhang Technology Co ltd
Original Assignee
Xinhuazhang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhuazhang Technology Co ltd filed Critical Xinhuazhang Technology Co ltd
Priority to CN202110490570.3A priority Critical patent/CN113283202B/zh
Publication of CN113283202A publication Critical patent/CN113283202A/zh
Application granted granted Critical
Publication of CN113283202B publication Critical patent/CN113283202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

本公开提供一种原型验证板。该原型验证板包括：处理器、可编程逻辑器件与控制器，其中，所述控制器与所述处理器和所述可编程逻辑器件连接，用于从所述处理器获取仿真配置文件并转发给所述可编程逻辑器件；并且所述处理器与主机通信地连接，用于从所述主机接收验证数据并根据所述验证数据确定配置数据。

Description

一种原型验证板
技术领域
本公开涉及原型验证技术领域，尤其涉及一种原型验证板。
背景技术
原型验证板可以原型化(prototype)并且调试一个包括一个或多个模块的逻辑系统设计。所述逻辑系统设计可以是，例如，用于供专门应用的集成电路(ApplicationSpecific Integrated Circuit，简称ASIC)或者片上系统芯片(System-On-Chip，简称SOC)的设计，被原型化的逻辑系统设计又可称为待测设备(Device Under Test，简称DUT)。原型验证板可以通过载入逻辑系统设计相应的验证数据对可编程逻辑器件(例如，现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA))进行配置来验证该待测设备，包括执行该待测设备的各种操作，从而在制造之前就测试并验证待测设备的各个模块的功能。
原型验证板包括处理器与可编程逻辑器件，处理器与可编程逻辑器件通信连接，用于将验证数据处理为配置数据并发送给可编程逻辑器件以对可编程逻辑器件进行配置。随着待测设备不断发展，相应逻辑系统设计的规模更加复杂，验证数据和配置数据的数据量也越发巨大，而处理器与可编程逻辑器件间的通信效率相对较低，这就使得对待测设备的验证工作效率造成限制。
发明内容
有鉴于此，本公开提出了一种原型验证板，所述原型验证板包括处理器、可编程逻辑器件与控制器，所述控制器与所述处理器和所述可编程逻辑器件连接，用于从所述处理器获取仿真配置文件并转发给所述可编程逻辑器件；所述处理器与主机通信地连接，用于从所述主机接收验证数据并根据所述验证数据确定配置数据。
在一些实施例中，所述可编程逻辑器件包括现场可编程逻辑门阵列(FPGA)，所述控制器是现场可编程逻辑门阵列、专用集成电路或微控制单元。
在一些实施例中，所述原型验证板还包括与所述处理器和所述控制器连接的存储器，所述存储器配置为：存储所述配置数据；以及向所述控制器发送所述配置数据。
在一些实施例中，所述配置数据包括仿真配置文件，所述控制器配置为：向所述处理器发送读取所述仿真配置文件的请求；从所述处理器获取所述仿真配置文件的存储地址；根据所述存储地址读取所述仿真配置文件；以及将所述仿真配置文件发送给所述可编程逻辑器件。
在一些实施例中，所述配置数据包括多个仿真配置文件，所述控制器配置为：从所述处理器获取设计选择指令；根据所述设计选择指令从所述多个所述仿真配置文件中确定目标配置文件的存储地址；根据所述目标配置文件的存储地址读取所述目标配置文件；以及将所述目标配置文件发送给所述可编程逻辑器件。
在一些实施例中，所述处理器与所述控制器通过PCI-e总线通信地连接。
在一些实施例中，所述设计选择指令由所述主机发送。
通过在原型验证板中提供与所述处理器和所述可编程逻辑器件连接的控制器，由所述控制器主动获取仿真配置文件转发给所述可编程逻辑器件，从而避免了处理器与可编程逻辑器件的低效率通信，从整体上提高原型验证板对待测设备的验证工作效率。并且，所述处理器只需要响应所述控制器的获取仿真配置文件的请求，提供相应的存储地址，不再需要处理通信工作，这就使得之前因为需要处理通信工作所占用的数据处理能力得以释放，所述处理器可以专注于对验证数据的处理，从而提高对验证数据的处理效率，能够进一步提高原型验证板对待测设备的验证工作效率。
附图说明
为了更清楚地说明本公开或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本公开的实施例的原型验证板的示意图。
图2示出了根据本公开的实施例的又一种原型验证板的示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
如上所述，随着待测设备不断发展，相应逻辑系统设计的规模更加复杂，验证数据和配置数据的数据量也越发巨大，而处理器与可编程逻辑器件间的通信效率相对较低，这就使得对待测设备的验证工作效率造成限制。因此，需要开发一种高验证效率的原型验证板。
图1示出了根据本公开的实施例的原型验证板100的示意图。
如图1所示，原型验证板100可以包括处理器102、可编程逻辑器件106与控制器104。
处理器102可以与主机200通信连接，从主机200接收验证数据。验证数据可以包括待测设备的逻辑系统设计信息以及相关验证指令等。其中，逻辑系统设计可以是，例如，用于供专门应用的集成电路(Application Specific Integrated Circuit，简称ASIC)或者片上系统芯片(System-On-Chip，简称SOC)的设计。
处理器102可以对验证数据进行处理，根据验证数据确定配置数据。配置数据可以用于对可编程逻辑器件106(例如，现场可编程逻辑门阵列(Field Programmable GateArray，简称FPGA))进行配置以对待测设备(Device Under Test，简称DUT)进行验证。
控制器104可以与处理器102和可编程逻辑器件106进行连接，从处理器102获取仿真配置文件并转发给可编程逻辑器件106。
其中，控制器104可以是现场可编程逻辑门阵列(FPGA)、专用集成电路或微控制单元MCU。
在一些实施例中，控制器104与处理器102之间可以通过PCI-e(PeripheralComponent Interconnect Express)总线通信连接，控制器104从处理器102获取仿真配置文件时依照PCI-e总线协议进行数据传输。
本公开实施例的原型验证板100通过提供与处理器102和可编程逻辑器件106连接的控制器104，由控制器104从处理器102中获取仿真配置文件再转发给可编程逻辑器件106，采用这样的数据传输方式可以避免处理器102与可编程逻辑器件106之间的低效率通信，从整体上提高原型验证板100对待测设备DUT的验证工作效率。
在一些实施例中，处理器102根据验证数据所确定的配置数据可以存储在处理器102中，配置数据可以包括仿真配置文件。相应地，控制器104可以配置为：向处理器102发送读取仿真配置文件的请求；从处理器102获取仿真配置文件的存储地址；根据存储地址读取仿真配置文件；以及将该仿真配置文件发送给可编程逻辑器件106。例如，控制器104可以向处理器102发送读取仿真配置文件的请求，处理器102可以响应该请求确定与该请求对应的仿真配置文件的存储地址，控制器104获取仿真文件的存储地址并根据该存储地址从处理器102中读取仿真配置文件，之后将该仿真配置文件发送给可编程逻辑器件106。
在本公开实施例的原型验证板100中，控制器104可以主动获取仿真配置文件，用于转发给可编程逻辑器件106，从而避免了处理器102与可编程逻辑器件106的低效率通信，从整体上提高原型验证板100对待测设备的验证工作效率。并且，处理器102只需要响应控制器104的获取仿真配置文件的请求，提供相应的存储地址，不再需要处理通信工作，这就使得之前因为需要处理通信工作所占用的数据处理能力得以释放，处理器102可以专注于对验证数据的处理，从而提高对验证数据的处理效率，能够进一步提高原型验证板100对待测设备的验证工作效率。
需要说明的是，原型验证板在应用中可能需要对一个或多个逻辑系统设计进行多次重复的调试验证，每次都需要载入逻辑系统设计数据生成相应的仿真配置文件用以调试验证，会有大量重复操作造成时间资源和计算资源的浪费。
因此在本公开的一些实施例中，处理器102根据验证数据所确定的配置数据可以存储在处理器102中，配置数据可以包括与多个逻辑系统设计相对应的多个仿真配置文件。相应地，控制器104可以配置为：从处理器102获取设计选择指令；根据设计选择指令从多个仿真配置文件中确定目标配置文件的存储地址；根据目标配置文件的存储地址读取目标配置文件；以及将该目标配置文件发送给可编程逻辑器件106。
其中，设计选择指令可以用于从多个仿真配置文件中确定一个目标配置文件。在一些实施例中，设计选择指令可以由主机200发送，主机200可以将设计选择指令发送给处理器102，再由处理器102转发给控制器104。控制器104可以根据设计选择指令从多个仿真配置文件中确定目标配置文件并确定目标配置文件相应的存储地址，之后根据该存储地址读取目标配置文件并将该目标配置文件发送给可编程逻辑器件106。
在本公开实施例的原型验证板100中，处理器102中所存储的配置文件可以包括多个仿真配置文件，原型验证板100可以根据设计选择额指令从多个仿真配置文件中确定目标配置文件来进行调试验证，能够避免重复载入逻辑系统设计数据，节约调试验证时间提高验证工作效率。
图2示出了根据本公开的实施例的又一种原型验证板210的示意图。
如图2所示，与原型验证板100相比，原型验证板210还可以进一步包括与处理器102和控制器104连接的存储器108。
存储器108可以用于存储配置数据，以及可以用于向控制器104发送配置数据。
在一些实施例中，配置数据可以存储在存储器108中，配置数据可以包括仿真配置文件。相应地，控制器104可以配置为：向处理器102发送读取仿真配置文件的请求；从处理器102获取仿真配置文件的存储地址；根据存储地址从存储器108中读取仿真配置文件；以及将该仿真配置文件发送给可编程逻辑器件106。例如，控制器104可以向处理器102发送读取仿真配置文件的请求，处理器102可以响应该请求确定与该请求对应的仿真配置文件在存储器108中的存储地址，控制器104获取仿真文件的存储地址并根据该存储地址从存储器108中获取仿真配置文件，之后将该仿真配置文件发送给可编程逻辑器件106。
本公开实施例的原型验证板210中，控制器104可以主动获取仿真配置文件转发给可编程逻辑器件106，从而避免了处理器102与可编程逻辑器件106的低效率通信，从整体上提高原型验证板100对待测设备的验证工作效率。处理器102只需要响应控制器104的获取仿真配置文件的请求，提供仿真配置文件在存储器中的存储地址，不再需要处理通信工作和存储配置数据，这就使得之前因为需要处理通信工作所占用的数据处理能力和需要存储数据所占用的数据存储能力得以释放，处理器102可以专注于对验证数据的处理，从而提高对验证数据的处理效率，能够进一步提高原型验证板210对待测设备的验证工作效率。
在一些实施例中，配置数据可以存储在存储器108中，配置数据可以包括与多个逻辑系统设计相对应的多个仿真配置文件。此时，控制器104可以配置为：从处理器102获取设计选择指令；根据设计选择指令从多个仿真配置文件中确定目标配置文件在存储器108中的存储地址；根据目标配置文件的存储地址从存储器108中读取目标配置文件；以及将该目标配置文件发送给可编程逻辑器件106。
其中，设计选择指令用于从多个仿真配置文件中确定目标配置文件。在一些实施例中，设计选择指令可以由主机200发送，主机200可以将设计选择指令发送给处理器102再由处理器102转发给控制器104。控制器104可以根据设计选择指令从多个仿真配置文件中确定目标配置文件并确定目标配置文件在存储器108中的存储地址，之后根据该存储地址从存储器108中读取目标配置文件并将该目标配置文件发送给可编程逻辑器件106。
本公开实施例的原型验证板210中，处理器102中所存储的配置文件可以包括多个仿真配置文件，原型验证板210可以直接根据设计选择额指令从多个仿真配置文件中确定目标配置文件来进行调试验证，能够避免重复载入逻辑系统设计数据，节约调试验证时间提高验证工作效率。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开的不同方面的许多其它变化，为了简明它们没有在细节中提供。
本公开旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (3)

1.一种原型验证板，包括：
处理器、可编程逻辑器件与控制器；
所述控制器与所述处理器和所述可编程逻辑器件连接，用于从所述处理器获取仿真配置文件并转发给所述可编程逻辑器件；并且
所述处理器与主机通信地连接，用于从所述主机接收验证数据并根据所述验证数据确定配置数据，所述原型验证板还包括与所述处理器和所述控制器连接的存储器，配置为：存储所述配置数据；以及向所述控制器发送所述配置数据；
其中，所述配置数据包括多个仿真配置文件，并且所述控制器配置为：
从所述处理器获取设计选择指令；其中，所述设计选择指令用于从所述多个仿真配置文件中确定目标配置文件，所述主机将所述设计选择指令发送给所述处理器，再由所述处理器转发给所述控制器；
根据所述设计选择指令从所述多个仿真配置文件中确定所述目标配置文件在所述存储器中的存储地址；
根据所述目标配置文件的存储地址从所述存储器中读取所述目标配置文件；以及
将所述目标配置文件发送给所述可编程逻辑器件。
2.如权利要求1所述的原型验证板，其中，所述可编程逻辑器件包括现场可编程逻辑门阵列（FPGA），所述控制器是现场可编程逻辑门阵列、专用集成电路或微控制单元。
3.如权利要求1所述的原型验证板，其中，所述处理器与所述控制器通过PCI-e总线通信地连接。
CN202110490570.3A 2021-05-06 2021-05-06 一种原型验证板 Active CN113283202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110490570.3A CN113283202B (zh) 2021-05-06 2021-05-06 一种原型验证板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110490570.3A CN113283202B (zh) 2021-05-06 2021-05-06 一种原型验证板

Publications (2)

Publication Number Publication Date
CN113283202A CN113283202A (zh) 2021-08-20
CN113283202B true CN113283202B (zh) 2024-01-02

Family

ID=77278079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110490570.3A Active CN113283202B (zh) 2021-05-06 2021-05-06 一种原型验证板

Country Status (1)

Country Link
CN (1) CN113283202B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306107A (zh) * 2011-08-30 2012-01-04 四川和芯微电子股份有限公司 Fpga配置装置及配置方法
CN202995711U (zh) * 2012-12-27 2013-06-12 杭州乔微电子科技有限公司 一种实现fpga原型验证远程控制的装置
CN103914331A (zh) * 2012-12-28 2014-07-09 北京中电华大电子设计有限责任公司 支持多芯片配置功能的仿真器
CN109144932A (zh) * 2018-08-03 2019-01-04 中国航空工业集团公司雷华电子技术研究所 一种基于dsp的快速动态配置fpga的装置及方法
CN109190276A (zh) * 2018-09-14 2019-01-11 天津市滨海新区信息技术创新中心 Fpga原型验证系统
CN109634876A (zh) * 2018-12-11 2019-04-16 广东省新代通信与网络创新研究院 文件访问方法、装置及计算机可读存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306107A (zh) * 2011-08-30 2012-01-04 四川和芯微电子股份有限公司 Fpga配置装置及配置方法
CN202995711U (zh) * 2012-12-27 2013-06-12 杭州乔微电子科技有限公司 一种实现fpga原型验证远程控制的装置
CN103914331A (zh) * 2012-12-28 2014-07-09 北京中电华大电子设计有限责任公司 支持多芯片配置功能的仿真器
CN109144932A (zh) * 2018-08-03 2019-01-04 中国航空工业集团公司雷华电子技术研究所 一种基于dsp的快速动态配置fpga的装置及方法
CN109190276A (zh) * 2018-09-14 2019-01-11 天津市滨海新区信息技术创新中心 Fpga原型验证系统
CN109634876A (zh) * 2018-12-11 2019-04-16 广东省新代通信与网络创新研究院 文件访问方法、装置及计算机可读存储介质

Also Published As

Publication number Publication date
CN113283202A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US9495492B1 (en) Implementing synchronous triggers for waveform capture in an FPGA prototyping system
CN112100957B (zh) 用于调试逻辑系统设计的方法、仿真器、存储介质
CN111145826B (zh) 一种存储器内建自测试方法、电路及计算机存储介质
US20140164845A1 (en) Host computer and method for testing sas expanders
CN108776665B (zh) 一种数据处理方法及装置
CN113283202B (zh) 一种原型验证板
CN115827568B (zh) 获取逻辑系统设计的数据的方法、电子设备和存储介质
CN111447121B (zh) Pcie控制器的测试方法、装置、设备及存储介质
US11428734B2 (en) Test board and test system including the same
CN109960866B (zh) 信号处理方法、验证方法及电子设备
CN115017864A (zh) 验证方法、验证装置、电子设备和计算机可读存储介质
CN114912397A (zh) 可编程逻辑器件、原型验证系统、方法、设备及存储介质
CN114265786A (zh) 自动化测试方法、装置，计算机设备及可读存储介质
CN115858256A (zh) 一种物联网设备的测试方法、装置及电子设备
CN114625584A (zh) 固态硬盘数据传输速率动态转换的测试验证方法和装置
CN110908721A (zh) Rom数据加载模块、装置及方法
CN116880963B (zh) 用于检测多个硬件仿真工具之间的连接错误的方法
CN114489851B (zh) 内存芯片的启动方法、装置、计算机设备及存储介质
CN113176974B (zh) 用于验证ip核的方法、装置及系统
CN113407408B (zh) 数据传输规则验证方法、装置、设备和存储介质
CN116841697B (zh) 处理mmio请求的方法、电子装置和存储介质
CN114356541B (zh) 一种计算核心的配置方法及装置、系统、电子设备
CN115983192B (zh) 验证系统及配置验证系统的外设子卡资源的方法
CN114579198B (zh) 内存芯片的启动方法、装置、计算机设备及存储介质
CN116594830B (zh) 硬件仿真工具、调试方法和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant