CN110908721A - Rom数据加载模块、装置及方法 - Google Patents

Abstract

本申请的实施例提供了一种ROM数据加载模块、装置及方法，涉及数据加载领域。该ROM数据加载模块用于在处理器上电初始化结束后，获取处理器发送的数据读取地址；ROM数据加载模块还用于通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，使得处理器获取ROM数据。由于在处理器上电初始化结束后，ROM数据加载模块可以通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，以便处理器获取ROM数据。故实现了CPU在上电初始化完成后读取ROM中的数据，为电路芯片的功能多样性、设计可行性提供支持。

Description

ROM数据加载模块、装置及方法

技术领域

本申请涉及数据加载领域，具体而言，涉及一种ROM数据加载模块、装置及方法。

背景技术

ROM(Read-Only Memory)是一种只读存储器，在芯片制造阶段，预存数据(例如，启动程序)通过特定光罩烧录在ROM中，并且不能被更改。

在超大规模集成电路芯片中往往嵌入有CPU，在芯片上电初始化的过程中，CPU需要从ROM中读取初始化数据以顺利完成CPU的上电初始化。现有的初始化数据的读取方式是CPU通过SPI(Serial Peripheral Interface，串行外设接口)模块读取ROM中的初始化数据，并且在CPU上电初始化完成后不能再读取ROM中的数据。

但是，随着电路芯片的功能多样性、设计复杂度的增加，CPU在上电初始化完成后不能再读取ROM中的数据，将导致电路芯片的许多功能不能实现。

发明内容

本申请的目的包括，例如，提供了一种ROM数据加载模块、装置及方法，其能够实现CPU在上电初始化完成后读取ROM中的数据，为电路芯片的功能多样性、设计可行性提供支持。

本申请的实施例可以这样实现：

第一方面，本申请实施例提供一种ROM数据加载模块，所述ROM数据加载模块用于在处理器上电初始化结束后，获取所述处理器发送的数据读取地址；所述ROM数据加载模块还用于通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据，使得所述处理器获取所述ROM数据。

在可选的实施方式中，所述模块包括控制单元和寄存单元，所述寄存单元包括地址寄存器以及数据寄存器；所述控制单元用于根据所述数据读取地址确定地址寄存器的寄存器值，并用于根据所述寄存器值和预设的地址映射关系确定与所述数据读取地址对应的所述ROM数据的存储地址，其中所述地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系；所述控制单元用于根据所述存储地址读取所述ROM数据，并将所述ROM数据存储至所述数据寄存器。

在可选的实施方式中，所述寄存单元还包括使能寄存器，所述使能寄存器包括使能位，所述使能位包括第一状态和第二状态；所述第一状态表征所述处理器从所述只读存储器加载上电初始化数据；所述第二状态表征所述处理器通过所述寄存单元从所述只读存储器加载所述ROM数据。

在可选的实施方式中，所述ROM数据加载模块用于通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据，使得所述处理器在获取到所述ROM数据时，还使得所述处理器将所述ROM数据发送给其他电路模块。

第二方面，本申请实施例提供一种ROM数据加载装置，包括处理器、数据选择器、只读存储器以及上述的ROM数据加载模块，所述ROM数据加载模块、所述处理器、所述数据选择器以及所述只读存储器依次电连接；所述处理器用于在上电初始化结束后，将数据读取地址发送至所述ROM数据加载模块；所述ROM数据加载模块用于通过所述数据选择器读取所述只读存储器中与所述数据读取地址对应的ROM数据；所述处理器用于获取所述ROM数据。

在可选的实施方式中，所述处理器用于在上电初始化结束后，获取其他电路模块发送的数据加载请求，并根据所述数据加载请求确定所述数据读取地址；所述处理器还用于将所述ROM数据发送给其他电路模块，以完成所述其他电路模块的上电初始化；所述装置还包括SPI模块，所述SPI模块电连接于所述数据选择器以及所述处理器之间；所述处理器用于在上电初始化时，通过所述SPI模块读取所述只读存储器中的上电初始化数据，以完成上电初始化。

第三方面，本申请实施例提供一种ROM数据加载方法，包括：在处理器上电初始化结束后，所述处理器将数据读取地址发送至ROM数据加载模块；所述ROM数据加载模块通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据，使得所述处理器获取到所述ROM数据。

在可选的实施方式中，所述ROM数据加载模块包括控制单元和寄存单元，所述寄存单元包括地址寄存器以及数据寄存器，所述ROM数据加载模块通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据的步骤包括：所述控制单元根据所述数据读取地址确定地址寄存器的寄存器值，并根据所述寄存器值和预设的地址映射关系确定与所述数据读取地址对应的所述ROM数据的存储地址，其中所述地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系；所述控制单元根据所述存储地址读取所述ROM数据，并将所述ROM数据存储至所述数据寄存器。

在可选的实施方式中，所述寄存单元还包括使能寄存器，所述使能寄存器包括使能位，所述使能位包括第一状态和第二状态；所述第一状态表征所述处理器从所述只读存储器加载上电初始化数据；所述第二状态表征所述处理器通过所述寄存单元从所述只读存储器加载所述ROM数据。

在可选的实施方式中，在处理器将数据读取地址发送至ROM数据加载模块的步骤之前，所述方法还包括：在处理器上电初始化结束后，所述处理器获取其他电路模块发送的数据加载请求，并根据数据加载请求确定所述数据读取地址；所述ROM数据加载模块通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据的步骤之后，所述方法还包括：所述处理器将所述ROM数据发送给其他电路模块。

本申请实施例所提供的ROM数据加载模块、装置及方法，ROM数据加载模块用于在处理器上电初始化结束后，获取处理器发送的数据读取地址；ROM数据加载模块还用于通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，使得处理器获取ROM数据。由于在处理器上电初始化结束后，ROM数据加载模块可以通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，以便处理器获取ROM数据。故实现了CPU在上电初始化完成后读取ROM中的数据，为电路芯片的功能多样性、设计可行性提供支持。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的ROM数据加载装置的一种结构框图。

图2为本申请实施例提供的ROM数据加载模块的一种结构框图。

图3为地址寄存器的寄存器值与只读存储器的存储地址的映射关系图。

图4为本申请实施例提供的ROM数据加载装置的另一种结构框图。

图5为只读存储器的接口的读取时序图。

图6为处理器的读取时序图。

图7为本申请实施例提供的ROM数据加载方法的一种流程示意图。

图标：100-ROM数据加载装置；110-ROM数据加载模块；111-控制单元；112-寄存单元；120-处理器；130-数据选择器；140-只读存储器；150-SPI模块。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。

在实现本申请实施例的技术方案的过程中，本申请发明人发现：

ROM(Read-Only Memory)是一种只读存储器，在芯片制造阶段，预存数据(例如，启动程序等)通过特定光罩烧录在ROM中，并且不能被更改，因此ROM是一种只能被读取数据的存储器。在超大规模集成电路芯片中往往嵌入有CPU，在芯片上电初始化的过程中，CPU需要从ROM中读取初始化数据以顺利完成CPU的上电初始化。现有的初始化数据的读取方式是CPU通过SPI模块读取ROM中的初始化数据，并且在CPU上电初始化完成后不能再通过SPI模块读取ROM中的数据。但是，随着电路芯片的功能多样性、设计复杂度的增加，CPU在上电初始化完成后不能再读取ROM中的数据，将导致电路芯片的许多功能不能实现。

例如，应用于SSD(固态硬盘，Solid State Disk)控制器的LDPC(低密度奇偶校验码，Low Density Parity Check Code)解码模块，在CPU上电初始化完成后需要从ROM中读取数据，以使该模块可以在上电后正常工作。然而，现有技术只能满足CPU通过SPI模块读取ROM中的初始化数据，并没有技术能够在CPU上电初始化后，使得CPU能够从ROM中灵活高效地读取ROM中的数据。

因此，为了改善上述缺陷，本申请实施例提出一种ROM数据加载模块、装置及方法，其能够实现CPU在上电初始化完成后读取ROM中的数据，为电路芯片的功能多样性、设计可行性提供支持。需要说明的是，以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案，都应该是发明人在本发明过程中对本发明做出的贡献。

请参照图1，为本申请实施例提供的ROM数据加载装置100的一种结构框图。该ROM数据加载装置100包括ROM数据加载模块110、处理器120、数据选择器(multiplexer，MUX)130、只读存储器140，ROM数据加载模块110、处理器120、数据选择器130以及只读存储器140依次电连接。

处理器120用于在上电初始化结束后，获取其他电路模块发送的数据加载请求，并根据数据加载请求确定数据读取地址。具体的，处理器120在上电初始化结束后，可以接收其他电路模块发送的数据加载请求，或者是检测其他电路模块是否需要从只读存储器140读取预存的数据，从而实现获取其他电路模块发送的数据加载请求。当处理器120获取到其他电路模块发送的数据加载请求时，处理器120可以根据预设的对应关系确定该数据加载请求对应的数据读取地址，或者，处理器120获取到的其他电路模块发送的数据加载请求也可以本身即为数据读取地址。

需要说明的是，其他电路模块可以是需要从只读存储器140读取预存的数据，以使该模块可以在上电后正常工作的模块(即需要从只读存储器140读取预存的数据完成上电初始化)，例如LDPC解码模块等，根据实际应用，其他电路模块可以有不同的类型，本申请实施例对于其他电路模块的具体类型和个数不作限定。

处理器120还用于将数据读取地址发送至ROM数据加载模块110。具体的，处理器120在确定出数据读取地址后，可以将该数据读取地址发送至ROM数据加载模块110。

ROM数据加载模块110用于通过数据选择器130读取只读存储器140中与数据读取地址对应的ROM数据。在本实施例中，ROM数据为预先存储在只读存储器140中与数据读取地址对应的存储空间中，从而，ROM数据加载模块110可以通过数据选择器130读取到只读存储器140中与数据读取地址对应的ROM数据。

在实际应用中，本申请发明人还发现：随着电路芯片的功能多样性、设计复杂度的增加，一些其他电路模块也需要从ROM中读取数据，以使该模块可以在上电后正常工作。

进而处理器120可以用于获取ROM数据，并在获取到ROM数据后，为了实现其他电路模块通过本申请提供的ROM数据加载装置100读取到预存在只读存储器140中的预存数据，完成各自的上电初始化，ROM数据加载模块110用于通过数据选择器130读取只读存储器140中与数据读取地址对应的ROM数据，使得处理器120在获取到ROM数据时，还使得处理器120将ROM数据发送给其他电路模块，即：处理器120还可以将ROM数据发送给其他电路模块，以完成其他电路模块的上电初始化。在本实施例中，ROM数据加载模块110在读取到ROM数据时，可以存储至本身的寄存器中，或者直接发送至处理器120。处理器120在获取ROM数据时，将ROM数据发送给其他电路模块，以完成其他电路模块的上电初始化。可以理解的是，只读存储器140中可以存储有多份ROM数据，每份ROM数据均与一个数据读取地址对应，从而可以实现多个其他电路模块通过本申请提供的ROM数据加载装置100读取到预存在只读存储器140中的预存数据，完成各自的上电初始化。

需要说明的是，处理器120可以是在超大规模集成电路芯片中嵌入的CPU(中央处理器，central processing unit)核或者是ATE(Automatic Test Equipment，集成电路自动测试机)，即机台，本申请实施例对于处理器的类型不作限定。

进一步的，请参照图2，ROM数据加载模块110包括控制单元111和寄存单元112，寄存单元112包括地址寄存器以及数据寄存器。应理解，本申请提供的控制单元111和寄存单元112在实际应用中可以以电路的形式实现。

对于ROM数据加载模块110如何通过数据选择器130读取只读存储器140中与数据读取地址对应的ROM数据，ROM数据加载模块110的控制单元111具体可以用于根据数据读取地址确定地址寄存器的寄存器值，并用于根据寄存器值和预设的地址映射关系确定与数据读取地址对应的ROM数据的存储地址，其中地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系；控制单元111具体可以用于根据存储地址读取ROM数据，并将ROM数据存储至数据寄存器。

在本实施例中，控制单元111在根据数据读取地址确定地址寄存器的寄存器值时，可以依据预设的对应关系确定数据读取地址对应的寄存器值，或者数据读取地址本身即为寄存器值。例如，当数据读取地址为“021A(十六进制)”时，依据预设的对应关系，“021A(十六进制)”对应的寄存器值为“0000010(二进制)”，或者例如，当数据读取地址为“0000010(二进制)”时，则寄存器值同样为“0000010(二进制)”。

控制单元111在确定出寄存器值后，根据寄存器值和预设的地址映射关系确定与数据读取地址对应的ROM数据的存储地址时，该预设的地址映射关系可以由ROM数据加载模块110本身的电路结构实现，也可以是以表格的形式存储在ROM数据加载模块110中，并且，该地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系。

如图3所示，假设地址寄存器的寄存器值的取值范围为0-127，只读存储器140的存储空间大小为64KB，且只读存储器140的存储空间被划分为128个512B的存储单元，则地址映射关系表征128个存储单元的地址与寄存器值的对应关系，例如，当寄存器值为“0001000”(二进制)时，则控制单元111确定的与数据读取地址对应的ROM数据的存储地址为只读存储器140的第8个存储空间。

在一种可能的实施方式中，只读存储器140包括多个存储空间，多个存储空间的存储地址与寄存器值的取值范围一一对应；数据寄存器的大小大于多个存储空间中最大存储空间的大小。可以理解的是，上述的ROM数据可以存储在至少一个存储空间中，另外，为了实现多个其他电路模块通过本申请提供的ROM数据加载装置100读取到预存在只读存储器140中的预存数据，只读存储器140的多个存储空间中可以存储多份ROM数据。

需要说明的是，本申请实施例提供的地址寄存器的寄存器位数以及数据寄存器的大小可以根据实际应用场景进行不同的设置，以适应不同的实际应用场景。

继续以图4为例，假设只读存储器140包括128个存储空间，每个存储空间的大小均可以不一致。地址寄存器可以为7位地址寄存器，即地址寄存器的寄存器值可以从“0000000”(二进制)取至“1111111”(二进制)，因此地址寄存器的寄存器值的取值范围为0至127。为了实现地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系，上述的128个存储空间可以与寄存器值的取值范围一一对应，并且，为了确保从存储空间中读取的数据能够被存储至数据寄存器中，数据寄存器的大小可以大于多个存储空间中最大存储空间的大小。

可以理解的是，本申请实施例提供的控制单元111的组成可以是数字信号处理器(DSP，Digital Signal Processing)、专用集成电路(ASIC，Application SpecificIntegrated Circuit)、现成可编程门阵列(FPGA，Field Programmable Gate Array)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

其中，寄存单元112还包括使能寄存器，使能寄存器包括使能位，使能位包括第一状态和第二状态；第一状态表征处理器120从只读存储器140加载上电初始化数据；第二状态表征处理器120通过寄存单元112从只读存储器140加载ROM数据。例如，使能寄存器可以是1位寄存器，假设使能寄存器的寄存器值为1时为第一状态，使能寄存器的寄存器值为0时为第二状态，则当使能寄存器的寄存器值为1时，表征处理器120从只读存储器140加载上电初始化数据；当使能寄存器的寄存器值为0时，表征处理器120通过寄存单元112从只读存储器140加载ROM数据。

进一步的，请参照图4，该ROM数据加载装置100还包括SPI模块150，SPI模块150电连接于数据选择器130以及处理器120之间。

在本实施例中，处理器120用于在上电初始化时，通过SPI模块150读取只读存储器140中的上电初始化数据，以完成上电初始化，处理器120通过SPI模块150读取只读存储器140中的上电初始化数据，以完成上电初始化可参考本领域的现有技术，在此不再赘述。

进一步的，处理器120用于在从只读存储器140加载ROM数据之前，将使能位设置为第二状态，可以理解的是，当处理器120完成从只读存储器140加载ROM数据，并将ROM数据发送给其他电路模块后，可以将使能位设置为第一状态，以便下次从只读存储器140加载ROM数据。

需要说明的是，在本实施例中，数据选择器130用于信号的切换，也即是说，参照图4，当处理器120从只读存储器140加载上电初始化数据时，数据选择器130将只读存储器140中的数据传输给SPI模块150；当处理器120从只读存储器140加载ROM数据时，数据选择器130将只读存储器140中的数据传输给ROM数据加载模块110。可以理解的是，为了实现处理器120从只读存储器140加载上电初始化数据，数据选择器130默认将只读存储器140中的数据传输给SPI模块150，只有在处理器120从只读存储器140加载ROM数据时，数据选择器130才将只读存储器140中的数据传输给ROM数据加载模块110。

下面，结合实际应用对本申请实施例所提供的ROM数据加载装置100做进一步解释。

继续以图4所示的ROM数据加载装置100为例，假设：只读存储器140的存储空间大小为64KB，只读存储器140的存储空间被划分为128个512B的存储单元，地址寄存器为7位地址寄存器，其取值范围为0-127，每个地址寄存器的取值均对应一个512B的存储单元，数据寄存器的大小为512B，使能寄存器为1位寄存器，当使能寄存器的寄存器值为1时，表征处理器120从只读存储器140加载上电初始化数据，使能寄存器的寄存器值为0时，表征处理器120从只读存储器140加载ROM数据，使能寄存器的寄存器值默认为1。

处理器120在上电初始化时，通过SPI模块150读取只读存储器140中的上电初始化数据，以完成上电初始化。然后获取其他电路模块发送的数据加载请求，并根据数据加载请求确定数据读取地址，然后将数据读取地址发送至ROM数据加载模块110，并将使能寄存器的寄存器值设置为0。ROM数据加载模块110在接收到数据读取地址后，控制单元111根据该数据读取地址设置地址寄存器的寄存器值，使得地址寄存器的寄存器值对应的只读存储器140的存储地址为ROM数据的存储地址。然后，控制单元111根据地址寄存器的寄存器值和预设的地址映射关系读取只读存储器140中的ROM数据，并将ROM数据存储至数据寄存器。处理器120用于读取数据寄存器中的ROM数据，并将该ROM数据发送至其他电路模块，以实现其他电路模块的上电初始化。其中，只读存储器140的接口的读取时序图如图5所示，当只读存储器140的“in_rom_addr[12:0]”口接收到A0地址(即存储地址)时，则通过“in_rom_data[31:0]”口向数据寄存器发送数据D0(即ROM数据)。处理器120的读取时序图如图6所示，当处理器120的“cpu_ldpcrom_addr[15:0]”口接收到LDPC解码模块发送的A0地址(即数据读取地址)时，则通过“cpu_ldpcrom_rdat[31:0]”口读取数据寄存器中的数据D0(即ROM数据)，从而实现CPU能够从ROM中灵活高效地读取ROM中的数据。

基于上述实施例，本申请实施例提供的ROM数据加载模块110和装置至少具有以下优点：

1、由于在处理器120上电初始化结束后，ROM数据加载模块110可以通过数据选择器130读取只读存储器140中与数据读取地址对应的ROM数据，以便处理器120获取ROM数据，并发送给其他电路模块。故实现了处理器120在上电初始化结束后，从只读存储器140中读取数据并将该数据传送给其他电路模块，为电路芯片的功能多样性、设计可行性提供支持；

2、由于处理器120通过本申请提供的ROM数据加载模块110实现将只读存储器140中的数据读取给其他电路模块，ROM数据加载模块110构成简单，响应快，读取ROM数据的速率高，可以最快地将ROM数据加载到其他电路模块。

基于上述实施例中的ROM数据加载装置以及ROM数据加载模块，本申请还提供一种ROM数据加载方法，请参照图7，该方法可以应用于上述的ROM数据加载装置，该方法包括以下步骤：

S100，在处理器上电初始化结束后，处理器将数据读取地址发送至ROM数据加载模块。

在一些可能的实施例中，在S100之前，所述方法还包括：在处理器上电初始化结束后，处理器获取其他电路模块发送的数据加载请求，并根据数据加载请求确定数据读取地址。

S110，ROM数据加载模块通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，使得处理器获取到ROM数据。

在一些可能的实施例中，ROM数据加载模块包括控制单元和寄存单元，寄存单元包括地址寄存器以及数据寄存器，对于如何ROM数据加载模块通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，S110步骤可以包括：控制单元根据数据读取地址确定地址寄存器的寄存器值，并根据寄存器值和预设的地址映射关系确定与数据读取地址对应的ROM数据的存储地址，其中地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系；控制单元根据存储地址读取ROM数据，并将ROM数据存储至数据寄存器。

在一些可能的实施例中，寄存单元还包括使能寄存器，使能寄存器包括使能位，使能位包括第一状态和第二状态；第一状态表征处理器从只读存储器加载上电初始化数据；第二状态表征处理器通过寄存单元从只读存储器加载ROM数据。

在一些可能的实施例中，在S110之后，所述方法还包括：处理器将ROM数据发送给其他电路模块。

需要说明的是，本实施例所提供的ROM数据加载方法，其基本原理及产生的技术效果和上述实施例相同，为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。

综上所述，本申请实施例提供了一种ROM数据加载模块、装置及方法，该ROM数据加载模块用于在处理器上电初始化结束后，获取处理器发送的数据读取地址；ROM数据加载模块还用于通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，使得处理器获取ROM数据。由于在处理器上电初始化结束后，ROM数据加载模块可以通过数据选择器读取只读存储器中与数据读取地址对应的ROM数据，以便处理器获取ROM数据。故实现了CPU在上电初始化完成后读取ROM中的数据，为电路芯片的功能多样性、设计可行性提供支持。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种ROM数据加载模块，其特征在于，所述ROM数据加载模块用于在处理器上电初始化结束后，获取所述处理器发送的数据读取地址；

所述ROM数据加载模块还用于通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据，使得所述处理器获取所述ROM数据。

2.根据权利要求1所述的模块，其特征在于，所述模块包括控制单元和寄存单元，所述寄存单元包括地址寄存器以及数据寄存器；

所述控制单元用于根据所述数据读取地址确定地址寄存器的寄存器值，并用于根据所述寄存器值和预设的地址映射关系确定与所述数据读取地址对应的所述ROM数据的存储地址，其中所述地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系；

所述控制单元用于根据所述存储地址读取所述ROM数据，并将所述ROM数据存储至所述数据寄存器。

3.根据权利要求2所述的模块，其特征在于，所述寄存单元还包括使能寄存器，所述使能寄存器包括使能位，所述使能位包括第一状态和第二状态；

所述第一状态表征所述处理器从所述只读存储器加载上电初始化数据；

所述第二状态表征所述处理器通过所述寄存单元从所述只读存储器加载所述ROM数据。

4.根据权利要求1所述的模块，其特征在于，所述ROM数据加载模块用于通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据，使得所述处理器在获取到所述ROM数据时，还使得所述处理器将所述ROM数据发送给其他电路模块。

5.一种ROM数据加载装置，其特征在于，包括处理器、数据选择器、只读存储器以及如权利要求1-4任一项所述的ROM数据加载模块，所述ROM数据加载模块、所述处理器、所述数据选择器以及所述只读存储器依次电连接；

所述处理器用于在上电初始化结束后，将数据读取地址发送至所述ROM数据加载模块；

所述ROM数据加载模块用于通过所述数据选择器读取所述只读存储器中与所述数据读取地址对应的ROM数据；

所述处理器用于获取所述ROM数据。

6.根据权利要求5所述的装置，其特征在于，所述处理器用于在上电初始化结束后，获取其他电路模块发送的数据加载请求，并根据所述数据加载请求确定所述数据读取地址；

所述处理器还用于将所述ROM数据发送给其他电路模块，以完成所述其他电路模块的上电初始化；

所述装置还包括SPI模块，所述SPI模块电连接于所述数据选择器以及所述处理器之间；

所述处理器用于在上电初始化时，通过所述SPI模块读取所述只读存储器中的上电初始化数据，以完成上电初始化。

7.一种ROM数据加载方法，其特征在于，包括：

在处理器上电初始化结束后，所述处理器将数据读取地址发送至ROM数据加载模块；

所述ROM数据加载模块通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据，使得所述处理器获取到所述ROM数据。

8.根据权利要求7所述的方法，其特征在于，所述ROM数据加载模块包括控制单元和寄存单元，所述寄存单元包括地址寄存器以及数据寄存器，所述ROM数据加载模块通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据的步骤包括：

所述控制单元根据所述数据读取地址确定地址寄存器的寄存器值，并根据所述寄存器值和预设的地址映射关系确定与所述数据读取地址对应的所述ROM数据的存储地址，其中所述地址映射关系表征寄存器值和ROM数据的多个存储地址的对应关系；

所述控制单元根据所述存储地址读取所述ROM数据，并将所述ROM数据存储至所述数据寄存器。

9.根据权利要求8所述的方法，其特征在于，所述寄存单元还包括使能寄存器，所述使能寄存器包括使能位，所述使能位包括第一状态和第二状态；

所述第一状态表征所述处理器从所述只读存储器加载上电初始化数据；

所述第二状态表征所述处理器通过所述寄存单元从所述只读存储器加载所述ROM数据。

10.根据权利要求7所述的方法，其特征在于，在处理器将数据读取地址发送至ROM数据加载模块的步骤之前，所述方法还包括：

在处理器上电初始化结束后，所述处理器获取其他电路模块发送的数据加载请求，并根据数据加载请求确定所述数据读取地址；

所述ROM数据加载模块通过数据选择器读取只读存储器中与所述数据读取地址对应的ROM数据的步骤之后，所述方法还包括：

所述处理器将所述ROM数据发送给其他电路模块。

Images