CN113168853A - 用于存储器阵列的泄漏补偿 - Google Patents

用于存储器阵列的泄漏补偿 Download PDF

Info

Publication number
CN113168853A
CN113168853A CN201980079522.6A CN201980079522A CN113168853A CN 113168853 A CN113168853 A CN 113168853A CN 201980079522 A CN201980079522 A CN 201980079522A CN 113168853 A CN113168853 A CN 113168853A
Authority
CN
China
Prior art keywords
digit line
component
memory cell
voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980079522.6A
Other languages
English (en)
Inventor
D·维梅尔卡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113168853A publication Critical patent/CN113168853A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

描述用于补偿存储器阵列中的例如泄漏电流的噪声的设备和技术。举例来说，泄漏电流可从未被选存储器单元引入到数字线上。在一些情况下，补偿组件可在读取操作的第一阶段期间在所述目标存储器单元已与所述数字线耦合之前与所述数字线耦合。所述补偿组件可对所述数字线上的电流取样并且存储所述所取样电流的表示。在所述读取操作的第二阶段期间，所述目标存储器单元可与所述数字线耦合。在所述第二阶段期间，所述补偿组件可通过在所述读取操作期间基于所述所取样电流的所述所存储表示输出所述数字线上的电流来补偿泄漏或其它寄生效应。

Description

用于存储器阵列的泄漏补偿
交叉参考
本专利申请案主张维梅尔卡蒂(Vimercati)等人在2018年12月11日申请的“用于存储器阵列的泄漏补偿(Leakage Compensation for Memory Arrays)”的美国专利申请案第16/216,057号的优先权，所述美国专利申请案让渡给本受让人。
背景技术
下文大体上涉及包含至少一个存储器装置的系统，且更具体来说，涉及用于存储器阵列的泄漏补偿。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。例如快闪存储器、MRAM、FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM、SRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。例如DRAM、SDRAM的动态存储器装置可将电荷存储于电容器或其它无源存储元件上并且除非进行周期性地刷新都则将随时间丢失所存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性特性。FeRAM装置因此可在保持非易失性存储器的益处的同时提供动态或易失性存储器的一些密度优点。
在一些情况下，用以读取存储器单元的状态的数字线可经历来自各种来源的噪声(例如，寄生效应)。此类噪声可包含穿过数字线上的未被选存储器单元或来自其它来源的泄漏电流，并且可降低读取操作的准确度。特定来说，例如泄漏电流的噪声可给增加FeRAM装置的存储器密度带来挑战。
附图说明
图1说明如本文中所公开的支持用于存储器阵列的泄漏补偿的系统的实例。
图2说明如本文中所公开的支持用于存储器阵列的泄漏补偿的存储器裸片的实例。
图3说明如本文中所公开的支持用于存储器阵列的泄漏补偿的铁电存储器单元的实例迟滞曲线。
图4说明如本文中所公开的支持用于存储器阵列的泄漏补偿的实例电路。
图5说明如本文中所公开的支持用于存储器阵列的泄漏补偿的实例电路。
图6说明如本文中所公开的支持用于存储器阵列的泄漏补偿的实例定时图。
图7示出如本文中所公开的支持用于存储器阵列的泄漏补偿的装置的框图。
图8示出说明如本文中所公开的支持用于存储器阵列的泄漏补偿的一或多种方法的流程图。
具体实施方式
存储器装置可包含可选择性地与数字线耦合的多个存储器单元。每一存储器单元可包含可在读取操作期间被激活以选择存储器单元并且使存储器单元与数字线耦合的单元选择器组件。所选存储器单元可转移通到(或来自)数字线的电荷，进而引起在数字线上形成信号。信号可表示所选存储器单元所存储的逻辑状态并且可供感测组件用于在读取操作期间确定所选存储器单元的逻辑状态。
在一些情况下，读取操作可包含一或多个阶段。举例来说，读取操作可包含第一阶段和第二阶段，在所述第一阶段期间，可在目标存储器单元与数字线耦合之前将数字线预充电到特定电压，在所述第二阶段期间，目标存储器单元与数字线耦合并且在数字线上形成来自目标存储器单元的信号。感测组件可确定在第二阶段期间或之后的存储器单元的逻辑状态。
在一些情况下，噪声(例如，寄生或者其它非所要电荷、电流、电压或其它效应)可在读取操作的第一和第二阶段期间存在于数字线上。此类噪声可源自各种来源，包含穿过未被选存储器单元的单元选择器组件的泄漏电流。在一些情况下，此类噪声可通过使数字线上的信号失真而降低读取操作的准确度。
根据本文中所描述的各种实例，存储器装置可包含补偿数字线上的噪声(例如泄漏电流)的补偿组件。为简单起见，如本文中所使用的术语“泄漏电流”可指与未被选存储器单元相关联的泄漏电流、来自其它组件的泄漏电流，或来自各种其它噪声源的非所要电流。
在一些情况下，补偿组件可在读取操作的第一阶段期间(例如，在目标存储器单元与数字线耦合之前)，对数字线上的泄漏电流取样并且存储泄漏电流的表示。补偿组件可例如将泄漏电流的表示作为电压或以另一方式存储于电容器上。在一些情况下，补偿组件可在第二阶段期间(例如，在目标存储器单元与数字线耦合之后)，通过基于泄漏电流的所存储表示从数字线移除泄漏电流中的一些或全部来补偿泄漏电流。因此，补偿组件可基于泄漏电流的所存储表示来调整其输出电流。
在一些情况下，补偿组件可通过基于泄漏电流的所存储表示吸收(或供应，取决于电路的极性)大体上等效于泄漏电流的电流来移除泄漏电流。举例来说，补偿组件可包含跨导电路，其输入节点可与电容器的用于存储泄漏电流的表示的节点耦合，进而将泄漏电流的表示作为输入提供到跨导电路。跨导电路的输出节点可与数字线耦合。这类布置可致使跨导电路在读取操作的第二部分期间吸收(或供应)数字线上的噪声电流，进而提供泄漏补偿。可使用补偿组件的其它实施方案；例如，取样保持电路或电流镜电路可用于提供类似功能性。
本文中所描述的泄漏补偿方法可通过减少或消除在读取操作期间数字线上的泄漏电流或其它噪声的效应而改进读取操作的可靠性或速度。
一开始在参考图1-3所描述的存储器系统和相关组件操作的上下文中描述本公开的特征。在包含多个存储器单元的存储器裸片的上下文中进一步描述本公开的特征，所述存储器单元可包含参考图4-6所描述的铁电存储器单元。本公开的这些和其它特征进一步由涉及如参考图7-8所描述的用于存储器阵列的泄漏补偿的时序图、设备图、系统图和流程图说明并且参考所述时序图、设备图、系统图和流程图进行描述。
图1说明如本文中所公开的可包含一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含电子装置的特征，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100被配置成用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可为主机装置的实例。这类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在某些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在某些情况下，外部存储器控制器105可被称为主机或主机装置。
在一些情况下，存储器装置110可以是被配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的传信可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟传信和同步、定时惯例和/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应并执行所述命令)。此类命令可以包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子通信。
处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)或片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可为本领域技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可以表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可以是经由一或多个外围组件130与系统100介接的外围装置，或可以由I/O控制器135管理。
输出150可以表示在系统100外部的装置或信号，其经配置以从系统100或其任何组件接收输出。输出150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器等等。在一些情况下，输出150可以是经由一或多个外围组件130与系统100介接的外围装置，或可以由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可以包含单一存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这与单个2D存储器装置相比可增加可定位于衬底上的存储器单元的数量，反过来可减少生产成本或增加存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可以包含被配置成控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可以包含使存储器装置110能执行命令的硬件、固件和软件，且可被配置成接收、传输或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如，存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，存储器裸片160的本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的部分。在一些情况下，端子的引脚或衬垫可为信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(及相关联的信号路径及端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可以包含多个单独的信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含八个或九个信号路径。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可以是单端的。在一些情况下，时钟信号可以是1.5GHz信号。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号及CK_c信号)可提供用于存储器装置110的命令及寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK，或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成，所述系统时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传送可使用多种不同调制方案(例如，NRZ、PAM4)进行调制的信号。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅中介层等高密度中介层，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可被配置成表示一位数字数据(例如符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲振幅调制(PAM)等等。
在一些情况下，可以使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可以是使用包含至少三个级以对多于一个位的信息进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地被称为非二进制、多位或高阶调制方案和符号。
在一些情况下，系统100或存储器装置110可被配置成在目标存储器单元的读取操作第一阶段期间，存储数字线的泄漏电流的表示。系统或存储器装置可被配置成在读取操作的第二阶段期间，使目标存储器单元与数字线耦合，并且在读取操作的第二阶段期间，至少部分地基于泄漏电流的表示而输出数字线上的电流。系统或存储器装置可被配置成在读取操作的第二阶段期间，至少部分地基于数字线上的信号确定目标存储器单元所存储的逻辑状态。
图2说明根据本公开的各种实例的存储器装置200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多电平存储器单元)可被配置成一次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示数字数据的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器，其包含铁电材料以存储表示可编程状态的电荷和/或偏振。在DRAM架构中，存储器单元205可包含电容器，所述电容器包含用以存储表示可编程状态的电荷的介电材料。
可通过激活或选择例如字线210、数字线215和/或板线220的存取线在存储器单元205上执行例如读取及写入的操作。在一些情况下，数字线215还可称为位线。对存取线、字线、数字线、板线或其类似物的引用可互换，但不影响理解或操作。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
存储器裸片200可包含以网格状图案布置的存取线(例如，字线210、数字线215和板线220)。存储器单元205可定位于字线210、数字线215和/或板线220的相交点处。通过加偏压于字线210、数字线215和/或板线220(例如，将电压施加到字线210、数字线215和/或板线220)，可在其相交点处存取单个存储器单元205。
可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，及基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，并且基于所接收板地址激活板线220。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210、标记为DL_1到DL_N的多个数字线215，及标记为PL_1到PL_P的多个板线，其中M、N及P取决于存储器阵列的大小。因此，通过激活字线210、数字线215，及板线220(例如WL_1、DL_3及PL_1)，可在其相交点处存取存储器单元205。二维或三维配置中的字线210及数字线215的相交点可称为存储器单元205的地址。在一些情况下，字线210、数字线215及板线220的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器240，以及单元选择器组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与单元选择器组件245耦合且电容器240的第二节点可与板线220耦合。单元选择器组件245可为使存储器单元205与数字线215选择性地耦合或解除耦合的装置。在一些情况下，单元选择器组件245可为p型晶体管或n型晶体管。在一些情况下，单元选择器组件245可为薄膜晶体管(TFT)。在一些情况下，举例来说，TFT晶体管可包含在外延层中形成的晶体管或使用绝缘体上硅技术形成的晶体管。
选择或取消选择存储器单元205可通过激活或解除激活单元选择器组件245实现。电容器240可使用单元选择器组件245与数字线215电子通信。举例来说，当单元选择器组件245经解除激活时，电容器240可与数字线215隔离，且当单元选择器组件245经激活时，电容器240可与数字线215耦合。在一些情况下，单元选择器组件245可为例如晶体管的开关组件，并且通过将电压施加到晶体管栅极来控制其操作，其中晶体管栅极和晶体管源极之间电压差分大于或小于晶体管的阈值电压。如本文所描述，在一些情况下，当单元选择器组件245经解除激活时，单元选择器组件245可经历泄漏电流。泄漏电流可促成数字线215上的噪声。
字线210可为与用以对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的单元选择器组件245电子通信并且可被配置成控制存储器单元的单元选择器组件245。字线210可基于施加到字线210的电压而激活/解除激活单元选择器组件245。在一些情况下，举例来说，字线210可与单元选择器组件245的晶体管的栅极耦合。每一字线210可针对某一数量的列而激活多个单元选择器组件245。
数字线215可为将存储器单元205与感测组件250连接的导电线。在一些架构中，存储器单元205可在存取操作的部分(例如读取操作或写入操作)期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的单元选择器组件245可被配置成选择性地使存储器单元205的电容器240与数字线215耦合和/或隔离。
在一些情况下，当存储器单元205不被选择时(例如，当单元选择器组件245不被激活时)，单元选择器组件245可准许泄漏电流流过单元选择器组件245流到数字线215上。举例来说，如果单元选择器组件245是晶体管，那么跨单元选择器组件245的泄漏电流可包含穿过晶体管的沟道从漏极到源极(或从源极到漏极)的泄漏电流(例如，断开状态电流)，和/或从栅极到漏极或源极的泄漏电流。此类泄漏电流可构成每一存储器单元205的相对小量的电流，但与数字线215耦合的多个存储器单元205的泄漏电流的总和可造成流到数字线215上的泄漏电流的总和足以使数字线上的信号失真或受到破坏并且降低与数字线215相关联的存储器单元205的读取操作的准确度。举例来说，以相对小的特征大小制造并且在相对低的电压下操作的TFT和其它类型的开关组件(包含单元选择器组件)可尤其容易经历泄漏电流。
根据各种实例，存储器裸片200或存储器装置的另一部分可包含补偿组件270，其可在存储器单元205的读取操作期间补偿穿过单元选择器组件245的泄漏电流，如关于图4更详细描述。
板线220可为与存储器单元205电子通信的导线，其用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220经配置以与数字线215配合以在存储器单元205的存取操作期间偏置电容器240。
感测组件250可被配置成检测存储在存储器单元205的电容器240上的状态(例如，偏振状态或电荷)，且基于检测到的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出，所述信号输出可为电荷信号、电流信号或电压信号。举例来说，感测放大器可在读取操作期间检测数字线215的电荷的细微改变并且可基于所检测到的电荷而产生对应于逻辑0或逻辑1的信号。感测组件250可被配置成将数字线215上的信号或产生的信号与参考信号255(例如，参考电压)进行比较。感测组件250可以基于所述比较确定存储器单元205的存储状态。举例来说，对于能够存储两个状态中的一个的存储器单元，如果数字线215或感测放大器产生的对应信号具有高于参考信号255的电压，那么感测组件250可确定存储器单元205的所存储状态是逻辑1，且如果数字线215或感测放大器产生的对应信号具有低于参考信号255的电压，那么感测组件250可确定存储器单元205的所存储状态是逻辑0。
感测组件250可包含各种晶体管或放大器以检测和放大信号差(例如，来自存储器单元的信号与参考信号之间的差)。然而，如果在读取操作期间在数字线215上存在噪声(例如，来自泄漏电流或其它来源)，那么感测组件250可能无法准确地确定存储于存储器单元上的状态。根据各种实例，存储器装置可包含补偿组件270以补偿数字线215上的噪声并且将更干净信号提供到感测组件250。
存储器单元205的检测到的逻辑状态可作为输出260通过列解码器230输出。在一些情况下，感测组件250可以是另一组件(例如，列解码器230、行解码器225)的部分。在某些情况下，感测组件250可与行解码器225、列解码器230和/或板驱动器235电子通信。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230和板驱动器235以及感测组件250中的一或多个可与本地存储器控制器265处于相同位置。本地存储器控制器265可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可产生行、列和/或板线地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265也可产生和控制在存储器裸片200的操作期间使用的各个电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可经调整或变化且对于在操作存储器系统200时论述的各种操作可以是不同的。
在一些情况下，本地存储器控制器265可被配置成对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个预定电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可在不同存取操作之间进行预充电。在一些情况下，数字线215和/或其它组件可在读取操作之前进行预充电。
在一些情况下，如本文中所描述，可使用被配置成补偿数字线215上的泄漏电流的补偿组件270将数字线215预充电。在一些情况下，补偿组件270可用于在使存储器单元205与数字线215耦合之前，将数字线215预充电到目标电压。在一些情况下，可在一开始使用例如提供目标电压并且经由开关与数字线215耦合的电压源将数字线215预充电到第一电压，且一旦开关使电压源与数字线215断开连接，便可使用补偿组件270完成将数字线215预充电到目标电压的操作(例如，补偿泄漏电流)。
在一些情况下，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器265可识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，电压)施加到数字线215且将特定信号(例如，电压)施加到板线220，以将特定状态存储在存储器单元205的电容器240中，所述特定状态指示所要逻辑状态。
在一些情况下，本地存储器控制器265可经配置以在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器265可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号转移到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可起动感测组件250(例如，锁存感测组件)且由此将从存储器单元205接收到的信号与参考信号255进行比较。基于所述比较，感测组件250可确定存储于存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器)。
在一些情况下，本地存储器控制器265、装置存储器控制器或外部存储器控制器可致使补偿组件270在读取操作期间，存储数字线215上的泄漏电流的表示并且在读取操作期间通过输出数字线215上的泄漏电流来补偿泄漏电流。
图3说明如本文中所公开的描绘支持用于存储器阵列的泄漏补偿的存储器单元205的非线性电性质的实例的实例迟滞曲线300-a和300-b。迟滞曲线300-a和300-b可分别说明利用如参考图2所描述的铁电电容器240的存储器单元205的实例写入过程和读取过程。迟滞曲线300-a和300-b描绘存储在铁电电容器240上随铁电电容器240的端子之间的电压差Vcap而变的电荷Q(例如，当准许电荷根据电压差Vcap流入或流出铁电电容器240时)。举例来说，电压差Vcap可表示电容器240的数字线侧和电容器240的板线侧之间的电压差。
铁电材料的特征在于自发电极化，其中所述材料可在不存在电场的情况下保持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器240可包含这些或其它铁电材料。铁电电容器240内的电极化导致铁电材料表面的净电荷，且通过铁电电容器240的端子吸引相反的电荷。因此，电荷存储在铁电材料与电容器端子的界面处。因为电极化可在不存在外部施加的电场的情况下维持相对长的时间，甚至无限期地维持，因此与例如不具有铁电特性的电容器(例如，一些DRAM阵列中所使用的电容器)相比，电荷泄漏可显著减少。采用铁电材料可降低对执行如上文所描述的用于一些DRAM架构的刷新操作的需要，使得维持FeRAM架构的逻辑状态与维持DRAM架构的逻辑状态相比可与显著更低功耗相关联。
可从铁电电容器240的单个端子的视角理解迟滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，那么正电荷积聚在铁电电容器240的相关端子处。同样地，如果铁电材料具有正极化，那么负电荷积聚在铁电电容器240的相关端子处。
另外，应理解，迟滞曲线300-a和300-b中的电压表示跨电容器的电压差(例如，铁电电容器240端子端子之间的电势)并且是定向的。举例来说，可通过将正电压施加到第一端子222并且将第二端子221维持在接地或虚拟接地(或大约零伏特(0V))下来实现正电压。在一些实例中，可通过将第一端子维持在接地并且将正电压施加到第二端子221(例如，经由板电压220)来施加负电压。换句话说，可施加正电压以在铁电电容器240上产生负电压差Vcap且由此使得所讨论的端子负极化。类似地，可将两个正电压、两个负电压或正和负电压的任何组合施加到适当的电容器端子上以产生迟滞曲线300-a和300-b中所展示的电压差Vcap。
如迟滞曲线300-a中所描绘，当铁电电容器240的端子之间不存在净电压差时，铁电电容器240中所使用的铁电材料可维持正或负极化。举例来说，迟滞曲线300-a说明两种可能的极化状态：电荷状态305-b和电荷状态310-b，其分别可代表正饱和极化状态和负饱和极化状态。电荷状态305-a和310-a可处于说明剩余极化(Pr)值的物理状态，其可指在移除外部偏压(例如，电压)后保留的极化(或电荷)。矫顽电压(coercive voltage)是电荷(或极化)为零时的电压。根据迟滞曲线300-a的实例，电荷状态305-a可表示当不跨铁电电容器240施加电压差时的逻辑1，且电荷状态310-a可表示当不跨铁电电容器240施加电压差时的逻辑0。在一些实例中，可反转相应电荷状态的逻辑值以适应用于操作存储器单元205的其它方案。
通过在铁电电容器240上施加净电压差，可通过控制铁电材料的电极化，且由此控制电容器端子上的电荷，将逻辑0或1写入到存储器单元中。举例来说，电压315可以是等于或大于正饱和电压的电压，且在铁电电容器240上施加电压315可引起电荷累积直到达到电荷状态305-b(例如，写入逻辑1)。在从铁电电容器240去除电压315(例如，在铁电电容器240的端子上施加零净电压)后，铁电电容器240的电荷状态可遵循在跨电容器的零电压下电荷状态305-b与电荷状态305-a之间所展示的路径320。换句话说，电荷状态305-a可表示跨已正饱和的铁电电容器240的均衡电压下的逻辑1状态。
类似地，电压325可以是等于或小于负饱和电压的电压，且在铁电电容器240上施加电压325可引起电荷累积直到达到电荷状态310-b(例如，写入逻辑0)。在从铁电电容器240去除电压325后(例如，在铁电电容器240的端子上施加零净电压)，铁电电容器240的电荷状态可遵循在跨电容器的零电压下电荷状态310-b与电荷状态310-a之间所展示的路径330。换句话说，电荷状态310-a可表示跨已负饱和的铁电电容器240的均衡电压下的逻辑0状态。在一些实例中，表示饱和电压的电压315和电压325可具有跨铁电电容器240的相同量值，但相反极性。
为了读取或感测铁电电容器240的存储状态，可将电压施加在铁电电容器240上。响应于所施加的电压，铁电电容器所存储的连续电荷Q改变，且改变程度可取决于初始极化状态、施加电压、存取线上本征电容以及其它因素。换句话说，由于读取操作产生的电荷状态可取决于初始存储了电荷状态305-a还是电荷状态310-a还是某一其它电荷状态，以及其它因素。
迟滞曲线300-b说明用于读取存储电荷状态305-a和310-a的存取操作的实例。举例来说，可经由参考图2所描述的数字线215和板线220施加作为电压差的读取电压335。迟滞曲线300-b可说明其中读取电压335为负的读取操作。跨铁电电容器240的负读取电压可被称为“板高”读取操作，其中一开始使板线220采用较高电压(例如，高于接地电压)，且数字线215一开始处于较低电压(例如，低于板线、接地电压)。虽然读取电压335示出为跨铁电电容器240的负电压，但在替代性操作中，读取电压可为跨铁电电容器240的正电压，其可以被称作“板低”读取操作。
当存储器单元205经选择(例如，通过经由参考图2所描述的字线210激活单元选择器组件245)时，可跨铁电电容器240施加读取电压335。在将读取电压335施加到铁电电容器240后，电荷可经由相关联数字线215和板线220流入或流出铁电电容器240，且取决于铁电电容器240处于电荷状态305-a(例如，逻辑1)抑或电荷状态310-a(例如，逻辑0)下，可产生不同的电荷状态。
当对处于电荷状态310-a(例如，逻辑0)下的铁电电容器240执行读取操作时，额外的负电荷可累积在铁电电容器240上，且电荷状态可遵循路径340直到达到电荷状态310-c的电荷和电压。流过电容器240的电荷量δQ0 345可与电荷状态和读取电压335相关。
当对处于电荷状态305-a(例如，逻辑1)的铁电电容器240执行读取操作时，所存储电荷可反转极性，因为净负电荷跨铁电电容器240累积，且电荷状态可遵循路径360直到达到电荷状态305-c的电荷和电压。流过铁电电容器240的电荷量δQ1 365也可与电荷状态和读取电压335相关。因此，如由电荷状态305-a和电荷状态305-c之间的转变所示，电荷量δQ1365可不同于电荷量δQ0 345，这可通过感测组件250检测到。
在一些情况下，读取操作可能不会改变针对电荷状态305-a和310-a的铁电电容器240的剩余极化，且因此在执行读取操作之后，当移除读取电压335(例如，通过跨铁电电容器240施加零净电压、通过使跨铁电电容器240的电压均衡)时，铁电电容器240可经由路径340或360的反向返回到电荷状态310-a或310-a。
在一些实例中，读取操作可引起存储电荷状态305-a或310-a的电容器240的剩余极化还原或反转。换句话说，根据铁电材料的性质，在执行读取操作之后，当读取电压335经移除时，铁电电容器240可能不返回到电荷状态305-a或310-a。而是，在通过读取电压335的读取操作之后，当跨铁电电容器240施加零净电压时，电荷状态可产生中间状态(例如，与初始电荷状态305-a相比较少正极化的电荷状态、与初始电荷状态310-a相比较低不利性极化的电荷状态)。然而，在一些感测方案中，减少的剩余极化仍然可被读取为与饱和的剩余极化状态相同的所存储逻辑状态(例如，支持从电荷状态305-a或310-a和中间电荷状态两者对逻辑0或逻辑1的检测，进而相对于读取操作为存储器单元205提供一定程度的非挥发性。
在起始读取操作之后电荷状态305-c和电荷状态310-c的位置可取决于一或多个不同因素，包含特定感测方案和电路系统。在一些情况下，最终电荷和电压可取决于与存储器单元205耦合的数字线215的净电容，所述净电容可包含本征电容、与积分电容器相关联的电容，以及其它来源的电容。可通过负载线分析确定在起始读取操作后迟滞曲线300-b上的电荷状态305-c和电荷状态310-c的位置。换句话说，可相对于数字线215的净电容定义电荷状态305-c和310-c。因此，在起始读取操作之后铁电电容器240的电压(例如，当读取存储电荷状态310-a的铁电电容器240时的电压350、当读取存储电荷状态305-a的铁电电容器240时的电压355)可为不同的并且可取决于铁电电容器240的初始状态。
在一些情况下，可通过将由读取操作产生的数字线215的(或感测放大器中的感测线的(在适用时))电压与参考电压(例如，经由参考图2所描述的参考线255，或经由共用存取线)进行比较来确定铁电电容器240的初始状态。在一些情况下，可通过电流或电荷感测确定铁电电容器240的初始状态，使得数字线215的电压不用于与参考线255进行比较。也就是说，可感测来自铁电电容器240的电荷，且基于电荷(例如，经由积分电路)形成的所得信号可与参考电压进行比较以确定铁电电容器240的初始状态。
在感测操作期间，从读取各个存储器单元205所得的信号可随各个存储器单元205之间的制造或操作变化而变化。举例来说，各个存储器单元205的电容器240可具有不同量的电容或饱和极化，使得逻辑1可从一个存储器单元到下一个存储器单元与不同量的电荷相关联，且逻辑0可从一个存储器单元到下一个存储器单元与不同量的电荷相关联。这些变化面对读取铁电电容器240的初始电荷状态的挑战提供足以提供可接受的存储器性能的裕量。
在一些实例中，根据本公开，可解除激活未被选存储器单元205的单元选择器组件245，但泄漏电荷(例如，泄漏电流)在与不同的所选存储器单元205相关联的存取操作期间仍可流过被解除激活的单元选择器组件245。此泄漏电流可加剧在存储器阵列中提供足够读取裕量的挑战，尤其是对于增加存储器密度来说。根据各种方面，存储器装置可包含补偿组件270以在读取操作期间补偿数字线215上的泄漏电流。
图4说明如本文中所公开的支持用于存储器阵列的泄漏补偿的技术的电路400的实例。电路400说明突出显示在读取操作期间一起工作的数个电路组件的简化电路配置，如将参考图5-6更详细地描述。
电路400包含数字线215-a和多个存储器单元205，包含存储器单元205-a、205-b。存储器单元205-a、205-b可为例如参考图1所描述的存储器阵列170的更大存储器阵列的部分。每一存储器单元205-a、205-b包含对应单元电容器240-a、240-b和单元选择器组件245-a、245-b。数字线215-a、存储器单元205-a、205-b和单元选择器组件245-a、245-b可为参考图2所描述的数字线215、存储器单元205和单元选择器组件245的实例。电路400中的存储器单元205的数量可变化并且可能需要通过增加存储器单元205的数量来增加存储器阵列的阵列大小。因此，电路400可具有数百或数千经由对应单元选择器组件245与数字线215-a耦合的存储器单元205。
如先前论述，存储器单元205可被配置成通过激活存储器单元205的单元选择器组件245而选择性地与数字线215耦合。在一些情况下，可通过激活(例如，断言、加偏压于)与单元选择器组件245相关联的字线210上的字线(WL)信号来激活单元选择器组件245。在一些情况下，单元选择器组件245可为可包含一或多个晶体管的开关组件。
在一些情况下，选择存储器单元(例如，存储器单元205-a)并且使存储器单元205-a与数字线215-a耦合可致使电荷465在所选存储器单元205-a的电容器240-a与数字线215-a之间转移，如图4中所描绘。转移的电荷量可取决于存储于存储器单元205-a上的逻辑状态。因此，单元电容器240-a和数字线215-a之间的电荷转移可产生数字线215-a上的与存储器单元205-a所存储的逻辑状态相关的信号(例如，电荷信号、电压信号和/或电流信号)。可(例如，经由感测组件)直接或间接使用这类信号确定存储器单元205-a所存储的逻辑状态。
电路400包含补偿组件405。补偿组件405可被配置成在存储器单元205的读取操作之前或期间(例如，在读取操作的至少一部分或一阶段期间)补偿数字线215-a上的噪声(例如，泄漏电流)。
在一些情况下，补偿组件405的输出节点415可例如经由导电线425与数字线215-a耦合。虽然输出节点415描绘为与数字线215-a直接耦合，但在一些情况下，输出节点415可经由一或多个其它组件，例如通过额外开关组件、电阻器等与数字线215-a耦合。举例来说，输出节点415可通过激活的开关组件(例如激活的晶体管)与数字线215-a耦合。
在一些情况下，补偿组件405的输入节点420可被配置成通过开关组件410选择性地与数字线215-a耦合。可通过激活或加偏压于开关信号SW来激活(例如，闭合以产生电连接)开关组件410。当开关组件410经激活时，补偿组件405的输入节点420和输出节点415可与数字线215-a并且与彼此耦合，进而产生反馈环路。
电路400包含感测组件250-a，其可为参考图1-2论述的感测组件250的实例。感测组件250-a可被配置成在读取操作期间，确定目标存储器单元205所存储的逻辑状态。
如先前论述，在一些情况下，当单元选择器组件245未被选中或未被激活时，例如，当单元选择器组件245处于断开状态时，单元选择器组件245可准许泄漏电流通过单元选择器组件245流到数字线215-a上。此类泄漏电流可将噪声引入到数字线215-a上，这可降低存储器单元205的读取操作的准确度。
电路400还包含噪声源430，其可表示可归因于寄生效应可在数字线215-a上出现的非所需或非所要电流、来自除存储器单元205以外的组件的泄漏电流、串扰等的各自来源。
在一些情况下，补偿组件405可被配置成补偿通过未被选的单元选择器组件245和/或通过噪声源430引入到数字线215-a上的噪声(例如，非所需电流、泄漏电流)。
在一些情况下，目标存储器单元的读取操作可包含在使目标存储器单元205与数字线215-a耦合之前(例如，通过激活开关组件410)使补偿组件405与数字线215-a耦合。补偿组件405可在目标存储器单元205与数字线215-a耦合之前，在数字线215-a上对可存在于数字线215-a上的泄漏电流取样。在一些情况下，取样的泄漏电流可包含与非目标存储器单元205相关联的泄漏电流的总和，并且还可包含与目标存储器单元205相关联的泄漏电流。
在一些情况下，补偿组件405可在使目标存储器单元205与数字线215-a耦合之前存储所取样的泄漏电流的表示。在一些情况下，举例来说，补偿组件405可通过将表示泄漏电流的电压存储于电容器上来存储泄漏电流的表示。在一些情况下，电容器上的电压可基于泄漏电流；也就是说，泄漏电流可感生或致使跨电容器形成电压。
在一些情况下，补偿组件405可基于泄漏电流的表示输出数字线215-a上的电流。在一些情况下，补偿组件405可通过吸收(例如，移除、转移)来自数字线215-a的电流，或通过供应(例如，提供、供给、添加)电流到数字线215-a，输出数字线215-a上的电流。在一些情况下，补偿组件405可输出基于泄漏电流的所存储的表示并且可大体上等效于泄漏电流但与泄漏电流具有相反极性的电流。因此，在一些情况下，将电流输出到数字线215-a可在目标存储器单元205与数字线215-a耦合之前，基于在数字线215-a上取样的泄漏电流而基本上消除或减少数字线215-a上的泄漏电流。
如前文所述，在一些情况下，泄漏电流的表示可包含与目标存储器单元相关联的泄漏电流以及与非目标存储器单元相关联的泄漏电流。出于此原因和其它原因，在读取操作第一阶段期间取样的泄漏电流可不与在读取操作的第二阶段期间数字线上的泄漏电流相同。假设此类差异基本上可忽略，但可在读取操作视期间需要例如通过将补偿组件的输出电流按比例缩放达未被选单元的分数或达另一倍数来进行补偿。举例来说，按比例缩放因数可取决于泄漏电流概率分布。
在一些情况下，补偿组件405可在读取操作期间，在目标存储器单元205与数字线215-a耦合之前和/或之后输出数字线215-a上的电流。也就是说，在一些情况下，补偿组件405可在目标存储器单元205与数字线215-a耦合之前开始输出数字线215-a上的电流，且补偿组件405可继续在读取操作期间在目标存储器单元205与数字线215-a耦合之后输出数字线215-a上的电流以补偿泄漏电流。在一些情况下，感测组件250-a可在补偿组件405将电流输出到数字线215-a时，基于数字线上的信号来确定存储器单元的逻辑状态。
在一些情况下，如参考图5-6更详细描述，补偿组件405的输入节点420可在读取操作的第一阶段期间(在目标存储器单元205与数字线215-a耦合之前)与数字线215-a耦合以取样并存储数字线215-a上的泄漏电流的表示。输入节点420可在读取操作的第二阶段期间(在目标存储器单元205与数字线215-a耦合之后)与数字线215-a断开耦合，在所述第二阶段期间，补偿组件405可继续基于泄漏电流的所存储的表示将电流输出到数字线215-a。
在一些情况下，补偿组件405的输入节点420可在多个读取操作中的每一个的第一阶段期间与数字线215-a耦合。替代地，补偿组件405的输入节点420可在多个读取操作的子集的第一阶段期间与数字线215-a耦合，同时其它读取操作可使用数字线上的泄漏电流的先前存储的表示(例如，其中多个连续读取操作施加到数字线215的同一集合)。
图5说明如本文中所公开的支持用于存储器阵列的泄漏补偿的技术的电路500的实例。电路500说明突出显示可在读取操作期间一起工作的数个电路组件的简化电路配置，如将关于图6更详细地描述。
电路500包含补偿组件405-a，其可为参考图4所描述的补偿组件405的实例。补偿组件405-a的输出节点415-a与数字线215-d耦合。补偿组件405-a的输入节点420被配置成经由开关组件410选择性地与数字线215-d耦合。
任选地，数字线215-d可经由多路复用器560选择性地与包含数字线215-b、215-c的多个数字线中的一个耦合。在一些情况下，多路复用器560可选择目标数字线与数字线215-d耦合。因此，在一些情况下，数字线215-d对应于多个数字线215中的一个。在一些情况下，多路复用器560可用于使得能够在多个数字线215当中共享感测组件250-a和/或补偿组件405-a。此类组件共享对于基于铁电存储器单元的存储器装置来说可为可能的，原因是可加偏压于未被选的铁电存储器单元以使得铁电存储器单元中的电容器的两个板均处于相同或基本上相同的电压(例如，板线电压)下以减少未被选的单元泄漏并且维持未被选的单元的状态。相比之下，基于DRAM单元的存储器装置可不包含多路复用器560，原因是DRAM单元可涉及用于每一数字线的感测组件以刷新DRAM单元的状态。
电路500包含多个存储器单元205，包含存储器单元205-c、205-d、205-e和205-f，其可与包含数字线215-b、215-c的相关联数字线215耦合。
补偿组件405-a包含跨导电路510，其可被配置成在跨导电路510的输出节点515处基于跨跨导电路510的第一输入节点520和跨导电路510的第二输入节点525的电压而输出电流。也就是说，在一些情况下，跨导电路510可在输出节点515处输出与输入节点520、525上的电压成比例的电流。在一些情况下，第一输入节点520可被称为反相节点，且第二输入节点525可被称为非反相节点。在一些情况下，使输出节点515与输入节点520连接(例如，经由开关组件410)可建立穿过跨导电路510的反馈环路(例如，负反馈环路)。在一些情况下，跨导电路510可以是或可包含跨导放大器。
在一些情况下，跨导电路510的输出节点515与补偿组件405-a的输出节点415-a耦合或相同。在一些情况下，跨导电路510的第一输入节点520与补偿组件405-a的输入节点420耦合或相同。
跨导电路510可与第一电压源540和第二电压源545耦合以将电力提供给跨导电路510。第一电压源540和第二电压源545可提供经选择以实现跨导电路510的所要操作范围的电压。举例来说，第一电压源540可供应大约1.0伏特，且第二电压源可供应大约-0.6伏特。其它电压供应值是可能的。
在一些情况下，当输入节点520、525上的电压为正(输入节点525与输入节点520相比具有更高电压)时，输出节点515可发出电流，且当输入节点520、525上的电压为负时，输出节点515可吸收电流。因此，跨导电路510可基于输入节点520、525上的电压的极性而发出或吸收电流。跨导电路510可包含用于输出电流的驱动器，例如电流驱动器。
补偿组件405-a包含电容器530。电容器530的第一节点550可与跨导电路的第一输入节点520耦合并且与开关组件410耦合。电容器530的第二节点555可与跨导电路510的第二输入节点525耦合。因此，可跨跨导电路510的输入节点520、525耦合电容器530。
在一些情况下，跨导电路510的第二输入节点525可与电压源535耦合，所述电压源535可为用于在存储器单元205的读取操作期间为数字线215-d预充电的预充电电压源。在一些情况下，起初可通过激活电压源535和数字线215-d(未示出)之间的开关组件而直接使电压源535与数字线215-d耦合来将数字线215-d预充电到第一电压。接着可解除激活开关组件，且电压源535可继续用以经由跨导电路510间接为数字线215-d预充电，使得跨导电路510可发出或吸收数字线215-d上的泄漏电流。
电路500包含用于在读取操作期间确定目标存储器单元所存储的状态的感测组件250-a。感测组件250-a可基于数字线215-d上的信号确定状态。在一些情况下，感测组件250-a可直接与数字线215-d耦合或连接，而在其它情况下，感测组件250-a可经由例如开关组件、电容器、放大器等一或多个额外组件与数字线215-d耦合。
在读取操作期间，补偿组件405-a可如下补偿数字线215-d上的泄漏电流。
在读取操作的第一阶段(例如，在有可能借助于多路复用器560使目标存储器单元205与数字线215-d耦合之前)，可激活开关组件410以使电容器530的第一节点550和跨导电路510的第一输入节点520与数字线215-d耦合，进而经由导电线425-a建立反馈环路。跨导电路的第二输入节点525和电容器530的第二节点可与电压源535耦合，这可在使目标存储器单元与数字线215-d耦合之前，将预充电电压提供到跨导电路510以用于对数字线215-d预充电。在此阶段期间，与目标存储器单元相关联的板线(例如，板线220)的电压可设置为高电压(例如，1.5伏特)且可使用补偿组件405-a将数字线215-d预充电到不同电压，例如0伏特，以加偏压于准备读取操作的电路。
在第一阶段期间，来自未被选存储器单元205的泄漏电流和/或来自噪声源430的其它非所需电流可流动到数字线215-d上。在反馈环路中连接了跨导电路时，电容器530可开始跨电容器530生成与因而流入(或流出)跨导电路510的输出节点515的电流成比例(且因此与数字线215-d上的泄漏电流的量成比例)的电压。因此，电容器530上的电压可基于数字线215-d上的泄漏电流。
在一时间段之后，电路500可趋近或可达到平衡条件(例如，可趋近或达到稳定状态)，在所述平衡条件中，流入或流出输出节点515的泄漏电流大体上恒定，且电容器530上的对应电压也大体上恒定；也就是说，流入/流出输出节点515的电流和/或电容器530上的电压可达到稳定状态。数字线215-d的电压也可大体上恒定，且可大约等于电压源535供应的预充电电压。
在一些情况下，可在激活开关组件410之前将电容器530预充电到初始电压。举例来说，对电容器530预充电可使得电路500能够在读取操作的第一阶段期间更快速地达到平衡条件。
在读取操作的第一阶段结束时，可解除激活开关组件410以使电容器530的第一节点550和跨导电路510的第一节点520与数字线215-d断开耦合。此时，电容器530上的电压且因此，跨导电路510的输入节点520、525上的电压可为表示在目标存储器单元205与数字线215-d耦合之前存在于数字线215-d上的泄漏电流(例如，可基于所述泄漏电流或与泄漏电流泄漏电流成比例)的电压。因此，泄漏电流的表示可存储为电容器530上的电压。假设离开电容器530的电荷泄漏可忽略，因为电容器530现在与数字线215-d断开耦合，所以电容器530上的电压将保持大体上恒定。
当目标存储器单元205与数字线215-d耦合(有可能借助于多路复用器560)时，读取操作的第二阶段可开始。可通过例如激活目标存储器单元205的单元选择器组件245使目标存储器单元205与数字线215-d耦合，例如参考图2所描述。在目标存储器单元205与数字线215-d耦合之后，目标存储器单元205可开始通过数字线215-d转移电荷，进而引起在数字线215-d上形成信号(例如，电压)。所述信号可取决于或可表示目标存储器单元205所存储的逻辑状态。
在读取操作的第二阶段期间，在目标存储器单元205与数字线215-d耦合时，跨导电路510可继续基于输入节点520、525上的电压，例如基于存储于电容器530上的泄漏电流的表示，输出(例如，吸收或发出)电流到数字线215-d。以此方式，跨导电路510可基本上补偿(例如，移除)来自数字线215-d的泄漏电流，使得在数字线215-d上形成的信号主要或完全归因于从目标存储器单元205的电荷转移；也就是说，数字线215-d上的信号可排除泄漏电流中的一些或全部。
感测组件250-a接着可通过例如将数字线215-d上的信号与参考图2所描述的参考值进行比较来确定目标存储器单元205所存储的逻辑状态。在一些情况下，控制器可使得感测组件250-a能够例如通过断言控制信号或以另一方式激活或激发感测组件来确定逻辑状态。
图6说明如本文中所公开的支持用于存储器阵列的泄漏补偿的定时图600的实例。定时图600说明在读取操作期间与数字线215上的信号相关联的电压VSEN。VSEN 605示出例如可在读取操作期间基于数字线215上的信号(例如，电压信号、电流信号、充电信号)产生(例如，通过感测放大器)的感测电压。在一些情况下，感测组件可接收数字线215上的信号并且放大所述信号以产生VSEN 605，接着可与参考电压进行比较。此类放大可提供更大感测窗(例如，“1”状态电压和“0”状态电压之间的更大的差)以用于确定所选存储器单元的状态。在一些情况下，来自所选铁电存储器单元的电荷可在读取操作期间在感测组件中经由数字线215在单元电容器和积分电容器之间转移。此类电荷转移可致使在感测组件中在积分电容器上形成电压。积分电容器上的所形成的电压可取决于所选存储器单元所存储的状态，并且可与参考电压进行比较以确定状态。在此情况下，VSEN605可表示积分电容器上的电压或积分电容器的节点处的电压(例如，包含积分电容器的信号形成电路的输出)。
定时图600还说明可用于在读取操作期间激活单元选择器组件(例如，单元选择器组件245)以使目标存储器单元与数字线耦合的字线信号WL的电压VWL，以及可用于激活开关组件(例如，开关组件410)以使补偿组件(例如，补偿组件405、505)与数字线耦合的开关信号SW的电压Vsw。针对图6中的信号示出的极性示出为闭合开关组件或激活单元选择器组件的正值，并且可在不失去用于不同类型的开关组件和单元选择器组件的意义的情况下反转。
定时图600可说明类似于参考图4-5描述的电路400、500的电路的操作。因此，定时图600可说明本文中参考图1-5所描述的一或多个组件的操作。举例来说，定时图600可说明与数字线(例如，数字线215、215-a、215-d)上的在存储器单元的读取操作期间由感测组件(例如，参考图1-5所描述的感测组件250、250-a)接收或施加到所述感测组件的信号相关联电压VSEN 605。
在定时图600的实例中，存储器单元205可在一开始存储如本文中所描述的逻辑状态(例如，逻辑0状态、逻辑1状态)。定时图600中所说明的某些信号因而示出为与读取如由注解状态＝1或状态＝0(例如，与相应逻辑状态相关联)指示的不同逻辑状态相关联的替代方案，其中此类信号是不同的。
在一些实例中，由定时图600说明的读取操作可在t0处开始为初始状态，在所述初始状态中，不断言与目标存储器单元205相关联的字线210(例如，解除激活逻辑信号WL)且数字线215的电压可浮动，或可设置为例如可与板电压相同的预定电压。可解除激活开关组件(例如，开关组件410)以使得补偿组件405、405-a的第一输入节点不与数字线耦合。
在时间t0，读取操作的第一阶段620可开始，如关于图4-5所描述。在t0处，可通过断言开关信号SW(例如，通过使电压Vsw 615升高)以使补偿组件(例如，补偿组件405、405-a)的输入节点420与数字线215耦合来激活开关组件(例如，开关组件410)。在图5中描绘的实例中，在第一阶段620期间，补偿组件405-a基于电容器530上的电压输出(吸收或发出)电流到数字线。在补偿组件405-a的实例中，跨导电路510在第一阶段期间在负反馈环路中经连接，且因此尝试通过吸收或发出输出电流以将第一节点520驱动到与第二节点525相同的电压(例如，驱动到电压源535供应的预充电电压，可为0伏特)来维持输入节点520、525上的零电压差。
在第一阶段620期间，与目标存储器单元相关联的板线可设置为高电压，例如1.5伏特，且数字线可预充电到不同电压，例如0伏特。在此情况下，如果单元选择器组件是n型金属氧化物半导体(NMOS)晶体管(举例来说)，那么单元选择器组件的所有源极可位于板电压(例如，1.5伏特)下的漏极可设置为数字线电压(例如，0伏特)。应理解，对于一些类型的晶体管或实施方案，漏极和源极可反转。因此，归因于晶体管中的缺陷以及因为漏极和源极设置为不同电压，可存在穿过单元选择器组件流到数字线上的泄漏电流。
在第一阶段620的结尾处或附近，电路500可能已经达到平衡条件，在所述平衡条件中，由补偿组件405、405-a输出的电流大体上恒定并且补偿穿过单元选择器组件的泄漏电流，且可能已使用补偿组件405、405-a将数字线的电压预充电到初始电压，例如在0，处或附近。因此，VSEN 605也可在0伏特处或附近。在图5的实例中，补偿组件405-a的电容器530上的电压也可大体上恒定。因此，到时间t1，补偿组件405、405-a可已将泄漏电流的表示稳定为例如电容器530上的电压。补偿组件405、405-a可被配置成通过基于泄漏电流的所存储的表示将电流输出到数字线215来补偿泄漏电流。
在时间t1，可通过撤销断言开关信号SW(例如，通过使电压Vsw 615降低)来解除激活开关组件410，进而使补偿组件405、405-a的输入节点420与数字线断开耦合。在图5中描绘的实例中，解除激活开关组件410会使电容器530与数字线215-d解除耦合并且将泄漏电流的表示存储于电容器530上。
在时间t2，读取操作的第二阶段625可开始，如关于图4-5所描述。在时间t2，可(例如，通过使VWL 610升高)断言字线信号WL以使目标存储器单元205与数字线215耦合。举例来说，字线信号WL可与目标存储器单元205的单元选择器组件245的栅极耦合(例如，可驱动所述栅极)。
在时间t2之后，信号可开始在数字线上形成(例如，电荷可开始在所选存储器单元和数字线之间转移)，进而引起基于目标存储器单元205所存储的状态形成电压VSEN 605。在第二阶段期间，补偿组件405、405-a可继续通过基于泄漏电流的所存储的表示，例如，基于电容器530的电压，将电流输出到数字线215来补偿数字线215上的泄漏电流。
在时间t3，感测组件250可确定目标存储器单元205所存储的逻辑状态。举例来说，感测组件可通过将VSEN 605与参考电压VREF 630进行比较来确定(例如，感测)逻辑状态。举例来说，如果VSEN高于VREF，那么感测组件可确定逻辑状态是“1”，且如果VSEN低于VREF，那么感测组件可确定逻辑状态是“0”。
图7示出如本文中所公开的支持用于存储器阵列的泄漏补偿的装置705的框图700。装置705可包含存储组件710、耦合组件715、驱动器组件720和感测组件725。这些组件中的每一个可直接或间接与彼此(例如，经由一或多个总线、导电线等)通信。
存储组件710可在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示。在一些情况下，举例来说，存储组件710可使用电容器存储表示。
耦合组件715可在读取操作的第二阶段期间，使目标存储器单元与数字线耦合。在一些情况下，耦合组件715可通过激活与目标存储器单元相关联的字线信号以例如激活目标存储器单元的单元选择器组件，从而目标存储器单元与数字线耦合。
驱动器组件720可在读取操作的第二阶段期间，基于泄漏电流的表示输出数字线上的电流。在一些情况下，驱动器组件720可通过吸收来自数字线的电流或将电流供应到数字线来输出数字线上的电流。在一些情况下，驱动器组件720可输出可调整为泄漏电流的分数的电流。
感测组件725可在读取操作的第二阶段期间，基于数字线上的信号确定目标存储器单元所存储的逻辑状态。
图8示出说明如本文中所公开的支持用于存储器阵列的泄漏补偿的方法800的流程图。方法800的操作可通过如本文中所描述的控制器或其组件实施。举例来说，方法800的操作可由参考图1-6所描述的控制器(例如，本地存储器控制器、装置存储器控制器、外部存储器控制器或主机控制器)执行。在一些实例中，控制器可执行指令集以控制存储器装置的功能元件执行下文所描述的功能。另外或替代地，控制器可使用专用硬件来执行下文所描述的功能的部分。
在805处，控制器可致使存储器装置在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示。可根据本文中所描述的方法执行805的操作。在一些实例中，可由参考图7所描述的存储组件执行805的操作的部分。
在810处，控制器可致使存储器装置在读取操作的第二阶段期间，使目标存储器单元与数字线耦合。可根据本文中所描述的方法执行810的操作。在一些实例中，可由参考图7所描述的耦合组件执行810的操作的部分。
在815处，控制器可致使存储器装置在读取操作的第二阶段期间，基于泄漏电流的表示输出数字线上的电流。可根据本文中所描述的方法执行815的操作。在一些实例中，可由参考图7所描述的驱动器组件执行815的操作的部分。
在820处，控制器可致使存储器装置在读取操作的第二阶段期间基于数字线上的信号确定目标存储器单元所存储的逻辑状态。可根据本文中所描述的方法执行820的操作。在一些实例中，可由参考图7所描述的感测组件执行820的操作的部分。
应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。
在一些实例中，如本文中所描述一或多种设备可执行一或多种方法，例如方法800。所述设备可包含用于以下操作的特征、控制器、电路、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示；在所述读取操作的第二阶段期间，使所述目标存储器单元与所述数字线耦合；在所述读取操作的所述第二阶段期间，至少部分地基于所述泄漏电流的所述表示输出所述数字线上的电流；和在所述读取操作的所述第二阶段期间，至少部分地基于所述数字线上的信号而确定所述目标存储器单元所存储的逻辑状态。在一些情况下，输出所述数字线上的所述电流包含使用与所述数字线耦合的补偿组件吸收来自所述数字线的所述电流或将所述电流供应到所述数字线。在一些情况下，存储所述泄漏电流的表示包含将至少部分地基于所述泄漏电流的电压存储于所述补偿组件的电容器上，其中激活所述开关组件使所述数字线与所述电容器的节点耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、控制器、电路、装置或指令：在所述第一阶段期间，激活开关组件以使所述数字线与所述补偿组件的输入节点耦合，其中所述数字线与所述补偿组件的输出节点耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、控制器、电路、装置或指令：在使所述目标存储器单元与所述数字线耦合之前，解除激活所述开关组件以使所述数字线与所述电容器断开耦合。
在一些情况下，所述补偿组件包含用于将所述电流输出到所述数字线的跨导电路。
在一些情况下，所述数字线与包括所述目标存储器单元的多个存储器单元相关联，且所述泄漏电流包含与所述多个存储器单元相关联的泄漏电流。
在一些情况下，使所述目标存储器单元与所述数字线耦合致使所述数字线上的所述信号至少部分地基于所述目标存储器单元所存储的所述逻辑状态而改变。
描述了一种方法。所述方法可包含在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示；在所述读取操作的第二阶段期间，使所述目标存储器单元与所述数字线耦合；在所述读取操作的所述第二阶段期间，基于所述泄漏电流的所述表示输出所述数字线上的电流；和在所述读取操作的所述第二阶段期间，基于所述数字线上的信号而确定所述目标存储器单元所存储的逻辑状态。
描述了一种设备。所述设备可包含处理器、与处理器电子通信的存储器和存储于存储器中的指令。所述指令可由所述处理器执行以致使所述设备在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示；在所述读取操作的第二阶段期间，使所述目标存储器单元与所述数字线耦合；在所述读取操作的所述第二阶段期间，基于所述泄漏电流的所述表示输出所述数字线上的电流；和在所述读取操作的所述第二阶段期间，基于所述数字线上的信号而确定所述目标存储器单元所存储的逻辑状态。
描述另一种设备。所述设备可包含用于在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示的装置；用于在所述读取操作的第二阶段期间，使所述目标存储器单元与所述数字线耦合的装置；用于在所述读取操作的所述第二阶段期间，基于所述泄漏电流的所述表示输出所述数字线上的电流的装置；和用于在所述读取操作的所述第二阶段期间，基于所述数字线上的信号而确定所述目标存储器单元所存储的逻辑状态的装置。
描述一种存储代码的非暂时性计算机可读媒体。所述代码可包含可由处理器执行以进行以下操作的指令：在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示；在所述读取操作的第二阶段期间，使所述目标存储器单元与所述数字线耦合；在所述读取操作的所述第二阶段期间，基于所述泄漏电流的所述表示输出所述数字线上的电流；和在所述读取操作的所述第二阶段期间，基于所述数字线上的信号而确定所述目标存储器单元所存储的逻辑状态。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，输出所述数字线上的所述电流可包含用于以下操作的操作、特征、装置或指令：使用与所述数字线耦合的补偿组件吸收来自所述数字线的所述电流或将所述电流供应到所述数字线。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在所述第一阶段期间，激活开关组件以使所述数字线与所述补偿组件的输入节点耦合，其中所述数字线可与所述补偿组件的输出节点耦合。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，存储所述泄漏电流的所述表示可包含用于以下操作的操作、特征、装置或指令：将基于所述泄漏电流的电压存储于所述补偿组件的电容器上，其中激活所述开关组件使所述数字线与所述电容器的节点耦合。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在使所述目标存储器单元与所述数字线耦合之前，解除激活所述开关组件以使所述数字线与所述电容器断开耦合。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述补偿组件包含用于将所述电流输出到所述数字线的跨导电路。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述数字线可与包含所述目标存储器单元的存储器单元集相关联，且所述泄漏电流包含与存储器单元集相关联的泄漏电流。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：使所述目标存储器单元与所述数字线耦合致使所述数字线上的所述信号基于所述目标存储器单元所存储的所述逻辑状态而改变。
描述了一种设备。所述设备可包含数字线；存储器单元集，其被配置成选择性地与所述数字线耦合；和补偿组件，其与所述数字线耦合，所述补偿组件包含：存储组件，其被配置成在读取操作期间使所述存储器单元集的目标存储器单元与所述数字线耦合之前，存储所述数字线上的泄漏电流的表示；驱动器，其被配置成在所述读取操作期间，基于所述泄漏电流的所述表示而将电流输出到所述数字线；和感测组件，其与所述数字线耦合且被配置成在所述目标存储器单元与所述数字线耦合之后，基于所述数字线上的信号确定所述目标存储器单元所存储的逻辑状态。
所述设备的一些实例可包含开关组件，其用于选择性地使补偿组件的输入节点与所述数字线耦合。
在一些实例中，所述补偿组件包含跨导电路，所述跨导电路被配置成通过所述跨导电路的输出节点吸收或供应所述电流以将所述电流输出到所述数字线，所述跨导电路包含所述驱动器。
在一些实例中，所述存储组件包含耦合于所述跨导电路的第一输入节点与所述跨导电路的第二输入节点之间的电容器，所述泄漏电流的所述表示包含所述电容器上的电压。
在一些实例中，所述电容器的节点可与所述开关组件耦合。
所述设备的一些实例可包含电压源，其与所述跨导电路的所述第一输入节点耦合以用于在所述目标存储器单元与所述数字线耦合之前对所述数字线预充电。
在一些实例中，所述存储器单元集包含用于使所述存储器单元集与所述数字线耦合的单元选择器组件集，所述泄漏电流包含与所述单元选择器组件集相关联的泄漏电流。
描述了一种设备。所述设备可包含存储器单元集，其被配置成选择性地与存取线耦合；补偿组件，其被配置成输出所述存取线上的电流；感测组件，其与所述存取线耦合；控制器，其被配置成致使所述设备：在所述读取操作的第二阶段之前，使所述输入节点与所述存取线断开耦合，所述补偿组件存储所述经补偿泄漏电流的表示；在读取操作的第二阶段期间，使目标存储器单元与存取线耦合；和启用感测组件以在读取操作的第二阶段期间基于存取线上的信号感测目标存储器单元所存储的逻辑状态。
一些实例可另外包含在使所述目标存储器单元与所述存取线耦合之前，使所述补偿组件的所述输入节点与所述存取线断开耦合。
一些实例可另外包含通过激活开关组件使所述补偿组件的所述输入节点与所述存取线耦合；和通过解除激活所述开关组件使所述补偿组件的所述输入节点与所述存取线断开耦合。
在一些实例中，所述补偿组件包含跨导电路和耦合于所述跨导电路的第一输入节点与所述跨导电路的第二输入节点之间的电容器，且其中所述跨导电路的输出节点可与所述存取线耦合。
在一些实例中，所述控制器可被配置成致使所述设备基于所述电容器上的电压达到基本稳定状态而使所述补偿组件与所述存取线断开耦合。
在一些实例中，所述泄漏电流的所述表示包含所述电容器上的电压，所述跨导电路被配置成基于所述电容器上的所述电压而将所述电流输出到所述存取线。
在一些实例中，所述存储器单元集包含晶体管集，所述泄漏电流包含穿过所述晶体管集的相应沟道的断开状态电流的总和。
所述设备的一些实例可包含多路复用器，其处于所述感测组件与包含所述存取线的存取线集之间。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指电路的节点保持在近似为零伏特(0V)的电压下但不直接与地面耦合。因此，虚拟接地的电压可在时间上为波动的且在稳定状态下返回到大约0V。可以使用例如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”是指连接到约0V。
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文所用，术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)且包含三端装置，所述三个端子装置包含源极、漏极和栅极。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的，并且可以包含重掺杂的例如简并的半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载流子为电子)，那么FET可被称为n型FET。如果沟道是p型的(即，大部分载流子为电洞)，那么FET可被称为p型FET。通道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或其经设计以执行本文所描述的功能的任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
本文中所描述的技术可在硬件、通过处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“……中的至少一个”或“……中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (23)

1.一种方法，其包括：
在目标存储器单元的读取操作的第一阶段期间，存储数字线的泄漏电流的表示；
在所述读取操作的第二阶段期间，使所述目标存储器单元与所述数字线耦合；
在所述读取操作的所述第二阶段期间，至少部分地基于所述泄漏电流的所述表示输出所述数字线上的电流；和
在所述读取操作的所述第二阶段期间，至少部分地基于所述数字线上的信号而确定所述目标存储器单元所存储的逻辑状态。
2.根据权利要求1所述的方法，其中输出所述数字线上的所述电流包括：
使用与所述数字线耦合的补偿组件吸收来自所述数字线的所述电流或将所述电流供应到所述数字线。
3.根据权利要求2所述的方法，其另外包括：
在所述第一阶段期间，激活开关组件以使所述数字线与所述补偿组件的输入节点耦合，其中所述数字线与所述补偿组件的输出节点耦合。
4.根据权利要求3所述的方法，其中存储所述泄漏电流的所述表示包括：
将至少部分地基于所述泄漏电流的电压存储于所述补偿组件的电容器上，其中激活所述开关组件使所述数字线与所述电容器的节点耦合。
5.根据权利要求4所述的方法，其另外包括：
在使所述目标存储器单元与所述数字线耦合之前，解除激活所述开关组件以使所述数字线与所述电容器断开耦合。
6.根据权利要求2所述的方法，其中所述补偿组件包括用于将所述电流输出到所述数字线的跨导电路。
7.根据权利要求1所述的方法，其中所述数字线与包括所述目标存储器单元的多个存储器单元相关联，且所述泄漏电流包括与所述多个存储器单元相关联的泄漏电流。
8.根据权利要求1所述的方法，其中使所述目标存储器单元与所述数字线耦合致使所述数字线上的所述信号至少部分地基于所述目标存储器单元所存储的所述逻辑状态而改变。
9.一种设备，其包括：
数字线；
多个存储器单元，其被配置成选择性地与所述数字线耦合；
补偿组件，其与所述数字线耦合，所述补偿组件包括：
存储组件，其被配置成在读取操作期间使所述多个存储器单元的目标存储器单元与所述数字线耦合之前，存储所述数字线上的泄漏电流的表示，和
驱动器，其被配置成在所述读取操作期间，至少部分地基于所述泄漏电流的所述表示而将电流输出到所述数字线；和
感测组件，其与所述数字线耦合且被配置成在所述目标存储器单元与所述数字线耦合之后，至少部分地基于所述数字线上的信号确定所述目标存储器单元所存储的逻辑状态。
10.根据权利要求9所述的设备，其另外包括：
开关组件，其用于选择性地使补偿组件的输入节点与所述数字线耦合。
11.根据权利要求10所述的设备，其中所述补偿组件包括跨导电路，所述跨导电路被配置成通过所述跨导电路的输出节点吸收或供应所述电流以将所述电流输出到所述数字线，所述跨导电路包括所述驱动器。
12.根据权利要求11所述的设备，其中所述存储组件包括耦合于所述跨导电路的第一输入节点与所述跨导电路的第二输入节点之间的电容器，所述泄漏电流的所述表示包括所述电容器上的电压。
13.根据权利要求12所述的设备，其中所述电容器的节点与所述开关组件耦合。
14.根据权利要求12所述的设备，其另外包括：
电压源，其与所述跨导电路的所述第一输入节点耦合以用于在所述目标存储器单元与所述数字线耦合之前对所述数字线预充电。
15.根据权利要求9所述的设备，其中所述多个存储器单元包括用于使所述多个存储器单元与所述数字线耦合的多个单元选择器组件，所述泄漏电流包括与所述多个单元选择器组件相关联的泄漏电流。
16.一种设备，其包括：
多个存储器单元，其被配置成选择性地与存取线耦合；
补偿组件，其被配置成输出所述存取线上的电流；
感测组件，其与所述存取线耦合；和
控制器，其被配置成致使所述设备：
在所述多个存储器单元的目标存储器单元的读取操作的第一阶段期间，使所述补偿组件的输入节点与所述存取线耦合，所述补偿组件被配置成调整所述电流以补偿所述存取线上的泄漏电流；
在所述读取操作的第二阶段之前，使所述输入节点与所述存取线断开耦合，所述补偿组件存储所述经补偿泄漏电流的表示；
在所述读取操作的所述第二阶段期间，使所述目标存储器单元与所述存取线耦合；和
使得所述感测组件能够在所述读取操作的所述第二阶段期间至少部分地基于所述存取线上的信号感测所述目标存储器单元所存储的逻辑状态。
17.根据权利要求16所述的设备，其中所述控制器被配置成致使所述设备：
在使所述目标存储器单元与所述存取线耦合之前，使所述补偿组件的所述输入节点与所述存取线断开耦合。
18.根据权利要求17所述的设备，其中所述控制器被配置成致使所述设备：
通过激活开关组件使所述补偿组件的所述输入节点与所述存取线耦合；和
通过解除激活所述开关组件使所述补偿组件的所述输入节点与所述存取线断开耦合。
19.根据权利要求16所述的设备，其中所述补偿组件包括跨导电路和耦合于所述跨导电路的第一输入节点与所述跨导电路的第二输入节点之间的电容器，且其中所述跨导电路的输出节点与所述存取线耦合。
20.根据权利要求19所述的设备，其中所述控制器被配置成致使所述设备至少部分地基于所述电容器上的电压达到基本稳定状态而使所述补偿组件与所述存取线断开耦合。
21.根据权利要求19所述的设备，其中所述泄漏电流的所述表示包括所述电容器上的电压，所述跨导电路被配置成至少部分地基于所述电容器上的所述电压而将所述电流输出到所述存取线。
22.根据权利要求16所述的设备，其中所述多个存储器单元包括多个晶体管，所述泄漏电流包括穿过所述多个晶体管的相应沟道的断开状态电流的总和。
23.根据权利要求16所述的设备，其另外包括：
多路复用器，其处于所述感测组件与包含所述存取线在内的多个存取线之间。
CN201980079522.6A 2018-12-11 2019-11-26 用于存储器阵列的泄漏补偿 Pending CN113168853A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/216,057 2018-12-11
US16/216,057 US11081157B2 (en) 2018-12-11 2018-12-11 Leakage compensation for memory arrays
PCT/US2019/063395 WO2020123151A1 (en) 2018-12-11 2019-11-26 Leakage compensation for memory arrays

Publications (1)

Publication Number Publication Date
CN113168853A true CN113168853A (zh) 2021-07-23

Family

ID=70971110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980079522.6A Pending CN113168853A (zh) 2018-12-11 2019-11-26 用于存储器阵列的泄漏补偿

Country Status (6)

Country Link
US (2) US11081157B2 (zh)
EP (1) EP3895165A4 (zh)
JP (1) JP2022511505A (zh)
KR (1) KR20210082538A (zh)
CN (1) CN113168853A (zh)
WO (1) WO2020123151A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022043727A1 (en) * 2020-08-31 2022-03-03 Micron Technology, Inc. Methods and systems for improving read and write of memory cells
KR20230000949A (ko) 2021-06-24 2023-01-03 엘티소재주식회사 헤테로고리 화합물, 유기 발광 소자, 유기 발광 소자의 유기물층용 조성물
US11605416B1 (en) * 2021-11-10 2023-03-14 Micron Technology, Inc. Reducing duty cycle degradation for a signal path

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953316B2 (ja) * 1994-08-12 1999-09-27 日本電気株式会社 不揮発性強誘電体メモリ
JP4024975B2 (ja) 2000-01-07 2007-12-19 株式会社東芝 データ伝送回路
US6970387B2 (en) * 2003-09-15 2005-11-29 Hewlett-Packard Development Company, L.P. System and method for determining the value of a memory element
KR100587694B1 (ko) 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US8295116B2 (en) * 2009-05-01 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method of providing current compensation
CN103262414B (zh) 2010-11-19 2016-03-02 惠普发展公司，有限责任合伙企业 用于切换阵列中的忆阻器件的方法和电路
US9093143B2 (en) * 2013-03-22 2015-07-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same
US9583183B2 (en) 2014-09-26 2017-02-28 Sandisk Technologies Llc Reading resistive random access memory based on leakage current
US9455032B2 (en) * 2014-10-30 2016-09-27 SK Hynix Inc. Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
KR101674803B1 (ko) 2015-04-17 2016-11-22 경희대학교 산학협력단 메모리 장치 및 그 동작 방법
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
KR102476355B1 (ko) * 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
KR102480012B1 (ko) * 2018-06-12 2022-12-21 삼성전자 주식회사 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20220020417A1 (en) 2022-01-20
US20200185019A1 (en) 2020-06-11
US11482268B2 (en) 2022-10-25
EP3895165A4 (en) 2022-08-31
US11081157B2 (en) 2021-08-03
WO2020123151A1 (en) 2020-06-18
JP2022511505A (ja) 2022-01-31
KR20210082538A (ko) 2021-07-05
EP3895165A1 (en) 2021-10-20

Similar Documents

Publication Publication Date Title
US11482268B2 (en) Leakage compensation for memory arrays
CN113748464B (zh) 参考电压管理
CN111540394B (zh) 使用电荷转移装置的感测技术
CN110853687B (zh) 用于多电平单元的感测技术
US11869587B2 (en) Techniques for read operations using switched reference voltages
CN111383672A (zh) 用于将感测组件充电的技术
KR20210009275A (ko) 강유전성 메모리 셀 액세스
US11468934B2 (en) Access line disturbance mitigation
CN112242174B (zh) 用于存储器单元的感测技术
US11289146B2 (en) Word line timing management

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination