CN113163574A - 一种可减小pcb功率环路寄生电感的垂直多回路电路 - Google Patents

一种可减小pcb功率环路寄生电感的垂直多回路电路 Download PDF

Info

Publication number
CN113163574A
CN113163574A CN202110076660.8A CN202110076660A CN113163574A CN 113163574 A CN113163574 A CN 113163574A CN 202110076660 A CN202110076660 A CN 202110076660A CN 113163574 A CN113163574 A CN 113163574A
Authority
CN
China
Prior art keywords
conductor
loop
parasitic inductance
vertical multi
circuit capable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110076660.8A
Other languages
English (en)
Inventor
刘洋
刘鑫
吕俏强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110076660.8A priority Critical patent/CN113163574A/zh
Publication of CN113163574A publication Critical patent/CN113163574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection

Abstract

本发明公开了一种可减小PCB功率环路寄生电感的垂直多回路电路，在DC电源的正负端之间串联连接电流流向相反的第一导体和第二导体，第一导体的两端并联连接与第一导体的电流流向相同的第三、第五导体，第二导体的两端并联连接与第二导体的电流流向相同的第四、第六导体，第三导体位于第一导体和第四导体之间，并分别与第一导体设有第二间距、与第四导体设有第三间距，第四导体位于第三、第二导体之间，并与第二导体设有第四间距，第一导体和第六导体之间设有第五间距，第六导体和第三导体之间设有第六间距，第二导体和第五导体之间设有第七间距，第五导体和第四导体之间设有第八间距。本发明采用垂直多回路布局方式减小主功率环的寄生电感。

Description

一种可减小PCB功率环路寄生电感的垂直多回路电路
技术领域
本发明涉及功率器件寄生参数降低技术，具体涉及一种可减小PCB功率环路寄生电感的垂直多回路电路。
背景技术
功率器件寄生参数主要包括电源回路电感Lp，栅极回路电感Lg，公共源极电感Lss。功率回路电感Lp与漏源电容Cds谐振，导致漏源电流和漏源电压中出现寄生振铃，换句话说，由于功率环路的寄生，会导致电压过冲，增加开关损耗，甚至损坏开关器件，功率器件开关速度必将受到限制。因此为了解决由寄生电感引起的问题，必须在物理上减小寄生电感。
现阶段主要采用两种方式减小寄生参数，一种是横向功率环，一种是垂直功率环结构，两种方式都是采用减小功率环路面积的方式降低寄生参数，但是两种方式的效用有限。
发明内容
本发明的目的在于克服现有技术的不足，提供一种可减小PCB功率环路寄生电感的垂直多回路电路。
本发明的技术方案如下：
一种可减小PCB功率环路寄生电感的垂直多回路电路，包括DC电源，所述DC电源的正负端之间串联连接有电流流向相反的第一导体和第二导体，所以第一导体和第二导体为垂直分布，并在所述第一导体和第二导体之间设有第一间距。
进一步的，所述第一导体和第二导体的长度相等。
进一步的，所述第一导体的两端并联连接有与第一导体的电流流向相同的第三导体，所述第二导体的两端并联连接有与第二导体的电流流向相同的第四导体，所述第三导体、第四导体位于所述第一间距内，并与所述第一导体、第二导体通过垂直分布，其中，所述第三导体位于所述第一导体和第四导体之间，并分别与所述第一导体设有第二间距、与所述第四导体设有第三间距，所述第四导体位于所述第三导体和第二导体之间，并与所述第二导体设有第四间距。
进一步的，所述第一导体和第三导体的长度相等。
进一步的，所述第二导体和第四导体的长度相等。
进一步的，所述第一导体、第二导体、第三导体、第四导体的长度相等。
进一步的，所述第一导体的两端还并联连接有与第一导体的电流流向相同的第五导体，所述第二导体的两端还并联连接有与第二导体的电流流向相同的第六导体，所述第五导体位于所述第四间距内，所述第六导体位于所述第二间距内，并与所述第一导体、第二导体、第三导体、第四导体通过垂直分布，所述第一导体和第六导体之间设有第五间距，所述第六导体和第三导体之间设有第六间距，所述第二导体和第五导体之间设有第七间距，所述第五导体和第四导体之间设有第八间距。
进一步的，所述第一导体、第三导体、第五导体的长度相等。
进一步的，所述第二导体、第四导体、第六导体的长度相等。
进一步的，所述第一导体、第二导体、第三导体、第四导体、第五导体、第六导体的长度相等。
相对于现有技术，本发明的有益效果在于：
本发明采用了一种垂直多回路布局方式来降低主功率环寄生参数，以此减小电压过冲，从而降低开关损耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述电流方向相同的两个导体的电流流向示意图；
图2为本发明所述单一垂直功率环路布局示意图；
图3为本发明所述垂直多回路功率环路布局示意图；
图4为本发明所述单一垂直功率环路和垂直多回路功率环路的两种布局方式示意图；
图5为本发明所述单一垂直功率环路和垂直多回路功率环路两种布局方式的横截面视图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例
如图1是两个并联连接时的电流流向，箭头可以指示磁通量的方向。由图可知，磁通的方向在导体之间相反，并且在导体外部方向相同。
假设两导体间互感系数为M，则两导体上电压为：
Figure RE-GDA0003082757370000031
Figure RE-GDA0003082757370000032
式中L1是上导线的寄生电感值，L2是下导线的寄生电感值，则导线上阻抗为Z＝V/I，由以上公式可得：
Figure RE-GDA0003082757370000033
由该公式可知，想减小总阻抗，必须减小互感M。互感系数M的公式如下：
Figure RE-GDA0003082757370000041
式中d是导体间间距，l是导体长度，由公式可知，互感系数M与导线间间距d成反比关系，所以想要减小导线上寄生电感值，应该增加导线间间距。当导线上电流流向相反时，同样可以得到导线上阻抗值，且阻抗值随着导线间间距减小而减小。
由以上推导可知，在PCB布局时，如果相邻层间电流流向相反，可以大幅降低层间电磁感应产生的电感值，同时应该让具有相同电流流向的导体相隔较远以减小相同导体间互感。
因此，现对GaN的垂直功率环式布局进行如下修改，单一垂直功率环路如图2所示，其包括DC电源1，DC电源1的正负端之间串联连接有电流流向相反的第一导体2和第二导体3，第一导体2和第二导体3为垂直分布，并在第一导体2和第二导体3之间设有第一间距。其中，第一导体2和第二导体3的长度相等。此时仅需减小导体间距离就可以降低寄生电感。如图3提供了一种可减小PCB功率环路寄生电感的垂直多回路电路，其在图2 的基础上，在第一导体2的两端并联连接有与第一导体2的电流流向相同的第三导体4和第五导体6，在第二导体3的两端并联连接有与第二导体3 的电流流向相同的第四导体5和第六导体7，第三导体4、第四导体5位于第一间距内，并与第一导体2、第二导体3通过垂直分布，其中，第三导体4位于第一导体2和第四导体5之间，并分别与第一导体2设有第二间距、与第四导体5设有第三间距，第四导体5位于第三导体4和第二导体3之间，并与第二导体3设有第四间距。第五导体6位于第四间距内，第六导体7位于第二间距内，并与第一导体2、第二导体3、第三导体4、第四导体5通过垂直分布，第一导体2和第六导体7之间设有第五间距，第六导体7和第三导体4之间设有第六间距，第二导体3和第五导体6之间设有第七间距，第五导体6和第四导体5之间设有第八间距。其中，第一导体2、第二导体3、第三导体4、第四导体5、第五导体6、第六导体7的长度相等。通过在每一层具有相同电流方向的导体之间都具有相反电流方向的导体，从而使得具有相反电流方向的导体更靠近而具有相同电流方向的导体相对较远，使得磁通抵消更多。
GaN双脉冲电路的功率环路降低如下：采用两种方式相互验证，如图4 所示，图4(a)为单一垂直功率环布局方式，图4(b)为垂直多回路布局方式。两种布局方式的横截面视图如图5所示，图5(a)为单一垂直功率环横截面，图5(b)为垂直多回路横截面。
采用ANSYS Q3D Extractor对两种布局方式进行主功率回路寄生提取，结果如下表所示：
垂直功率环布局方式 垂直多回路布局方式
功率环路寄生参数(nH) 7.62nH 2.49nH
由提取结果可知，采用新的布局方式可以很好的降低寄生参数，将所得寄生参数代入Pspice进行电路仿真，由Pspice仿真结果可知，单一垂直功率环布局方式电压过冲约7.8V，垂直多回路布局方式电压过冲为4.6V左右，有效的降低了电压过冲，减少了开关损耗。
以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种可减小PCB功率环路寄生电感的垂直多回路电路，包括DC电源，其特征在于：所述DC电源的正负端之间串联连接有电流流向相反的第一导体和第二导体，所以第一导体和第二导体为垂直分布，并在所述第一导体和第二导体之间设有第一间距。
2.根据权利要求1所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体和第二导体的长度相等。
3.根据权利要求1所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体的两端并联连接有与第一导体的电流流向相同的第三导体，所述第二导体的两端并联连接有与第二导体的电流流向相同的第四导体，所述第三导体、第四导体位于所述第一间距内，并与所述第一导体、第二导体通过垂直分布，其中，所述第三导体位于所述第一导体和第四导体之间，并分别与所述第一导体设有第二间距、与所述第四导体设有第三间距，所述第四导体位于所述第三导体和第二导体之间，并与所述第二导体设有第四间距。
4.根据权利要求3所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体和第三导体的长度相等。
5.根据权利要求3所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第二导体和第四导体的长度相等。
6.根据权利要求3所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体、第二导体、第三导体、第四导体的长度相等。
7.根据权利要求3所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体的两端还并联连接有与第一导体的电流流向相同的第五导体，所述第二导体的两端还并联连接有与第二导体的电流流向相同的第六导体，所述第五导体位于所述第四间距内，所述第六导体位于所述第二间距内，并与所述第一导体、第二导体、第三导体、第四导体通过垂直分布，所述第一导体和第六导体之间设有第五间距，所述第六导体和第三导体之间设有第六间距，所述第二导体和第五导体之间设有第七间距，所述第五导体和第四导体之间设有第八间距。
8.根据权利要求7所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体、第三导体、第五导体的长度相等。
9.根据权利要求7所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第二导体、第四导体、第六导体的长度相等。
10.根据权利要求7所述的一种可减小PCB功率环路寄生电感的垂直多回路电路，其特征在于：所述第一导体、第二导体、第三导体、第四导体、第五导体、第六导体的长度相等。
CN202110076660.8A 2021-01-20 2021-01-20 一种可减小pcb功率环路寄生电感的垂直多回路电路 Pending CN113163574A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110076660.8A CN113163574A (zh) 2021-01-20 2021-01-20 一种可减小pcb功率环路寄生电感的垂直多回路电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110076660.8A CN113163574A (zh) 2021-01-20 2021-01-20 一种可减小pcb功率环路寄生电感的垂直多回路电路

Publications (1)

Publication Number Publication Date
CN113163574A true CN113163574A (zh) 2021-07-23

Family

ID=76878665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110076660.8A Pending CN113163574A (zh) 2021-01-20 2021-01-20 一种可减小pcb功率环路寄生电感的垂直多回路电路

Country Status (1)

Country Link
CN (1) CN113163574A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095271A (ja) * 2000-09-14 2002-03-29 Ngk Insulators Ltd 電力用半導体スイッチング素子の逆電流保護回路
CN105075405A (zh) * 2012-12-31 2015-11-18 宜普电源转换公司 多层半导体器件的寄生电感减小电路板布局设计
CN106298737A (zh) * 2015-06-01 2017-01-04 台达电子工业股份有限公司 功率模块封装结构及其制造方法
CN111146164A (zh) * 2019-12-25 2020-05-12 西安交通大学 一种适用于恶劣环境的宽禁带功率模块的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095271A (ja) * 2000-09-14 2002-03-29 Ngk Insulators Ltd 電力用半導体スイッチング素子の逆電流保護回路
CN105075405A (zh) * 2012-12-31 2015-11-18 宜普电源转换公司 多层半导体器件的寄生电感减小电路板布局设计
CN106298737A (zh) * 2015-06-01 2017-01-04 台达电子工业股份有限公司 功率模块封装结构及其制造方法
CN111146164A (zh) * 2019-12-25 2020-05-12 西安交通大学 一种适用于恶劣环境的宽禁带功率模块的封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SI-SEOK YANG, JAE-HWAN SOH, RAE-YOUNG KIM: "Parasitic Inductance Reduction Design Method of Vertical Lattice Loop Structure for Stable Driving of GaN HEMT", 《2019 IEEE 4TH INTERNATIONAL FUTURE ENERGY ELECTRONICS CONFERRENCE》 *

Similar Documents

Publication Publication Date Title
US7548411B2 (en) Electronic circuit structure, power supply apparatus, power supply system, and electronic apparatus
US7994888B2 (en) Multi-turn inductors
CN105075405B (zh) 多层半导体器件的寄生电感减小电路板布局设计
EP2722987B1 (en) Magnetic field cancellation in switching regulators
CA2532771C (en) High-frequency power transformer
US20160181008A1 (en) Transformer
US9281115B2 (en) Multi-turn inductors
JP2006511068A (ja) プレーナ誘導性コンポーネント及びプレーナインダクタコンポーネントを有する集積回路
CN104980003A (zh) 电源模块及pol电源模块
CN108370652A (zh) 汇流排装置
JP6103122B1 (ja) パワー半導体モジュール用信号中継基板
EP3171499A1 (en) High power density inverter (i)
EP2782237A1 (en) Power-supply circuit and luminaire
CN102906830A (zh) 磁屏蔽电感器结构
CN113163574A (zh) 一种可减小pcb功率环路寄生电感的垂直多回路电路
US9490057B2 (en) Integrated magnetic module
CN207910675U (zh) 一种变流器纹波抑制设备
CN116246880A (zh) 一种极低漏感的反激变压器绕组方法
JP4827087B2 (ja) 積層インダクタ
CN109194116B (zh) 一种半桥电路并联无源均流电路
US11631516B2 (en) Inductor stack structure
CN213071122U (zh) 屏蔽结构和半导体器件
CN104378863A (zh) 电源装置及照明装置
WO2017033949A1 (ja) 電子デバイス
CN219938200U (zh) 一种降低多mos并联尖峰电压的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210723