CN219938200U - 一种降低多mos并联尖峰电压的装置 - Google Patents
一种降低多mos并联尖峰电压的装置 Download PDFInfo
- Publication number
- CN219938200U CN219938200U CN202320743716.5U CN202320743716U CN219938200U CN 219938200 U CN219938200 U CN 219938200U CN 202320743716 U CN202320743716 U CN 202320743716U CN 219938200 U CN219938200 U CN 219938200U
- Authority
- CN
- China
- Prior art keywords
- mos
- absorption
- chopping
- mos tube
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010521 absorption reaction Methods 0.000 claims abstract description 98
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 230000001360 synchronised effect Effects 0.000 claims abstract description 33
- 239000000919 ceramic Substances 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000006698 induction Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本实用新型公开了一种降低多MOS并联尖峰电压的装置，应用于同步BUCK电路或同步BOOST电路，所述同步BUCK电路或同步BOOST电路均包括第一MOS管(1)和第二MOS管(2)，第一MOS管(1)和第二MOS管(2)放置在相邻位置形成一组斩波续流单元，多组斩波续流单元线性阵列排布，每组斩波续流单元旁边分别放置第一吸收电容(3)和第二吸收电容(5)，每个第一MOS管(1)的漏极和源极之间以及每个第二MOS管(2)的漏极和源极之间均放置一个RC串联吸收电路(4)；本实用新型的优点在于：降低MOS管的开关尖峰电压，从而降低MOS管及对应吸收器件的选型标准，进而降低设备成本。
Description
技术领域
本实用新型涉及电力电子领域，更具体涉及一种降低多MOS并联尖峰电压的装置。
背景技术
功率控制单元中经常会用到MOS器件，实现电压、电流、功率变换。如果电压、电流、功率较小，单个MOS器件就能够满足需求，但当电流、电压、功率较大时，随之带来的热功耗增大，MOS器件散热无法满足要求。因此，行业内经常采用多个低功率MOS器件并联代替单个高功率MOS器件的方式，以降低单个MOS器件的热功耗来保证其散热满足要求，但同时该方式会导致MOS器件数量增多，在空间受限的约束下给功率控制单元的结构布局带来一定的困难。
BUCK电路为降压斩波电路，同步BUCK电路是在BUCK电路基础上，把续流二极管改为MOS管(或其他功率开关器件)后形成的新电路拓扑。BOOST电路为升压斩波电路，同步BOOST电路是在BOOST电路基础上，把续流二极管改为MOS管(或其他功率开关器件)后形成的新电路拓扑。在同步BUCK(或同步BOOST)电路中，如果采用多MOS并联的方式来增加电路电流、电压、功率容量，考虑到并联MOS管之间需要均流，通常是把作用相同的几个需要并联的MOS相互临近放置在一起，这样就会导致同步BUCK(或同步BOOST)电路的两组MOS管之间平均间距增大，换流回路、开关尖峰吸收回路也都随之变长，造成MOS管漏极-源极之间开关尖峰电压过大。这样以来，对MOS管的Vdss(最大漏源承受电压)及相关器件的最大工作电压就会有较高要求，造成选型困难及成本增加，另外，过高的开关电压尖峰还会产生强烈的干扰，影响设备本身或其它设备正常工作。因此，在多MOS并联同步BUCK(或同步BOOST)电路设计时，如何更好的抑制或降低MOS管漏极-源极之间开关尖峰电压，从而降低MOS管及对应吸收器件的选型标准，进而降低设备成本，成为行业研究热点问题。
实用新型内容
本实用新型所要解决的技术问题在于在同步BUCK(或同步BOOST)电路中如何抑制或降低MOS管漏极-源极之间开关尖峰电压，从而降低MOS管及对应吸收器件的选型标准，进而降低设备成本。
本实用新型通过以下技术手段实现解决上述技术问题的：一种降低多MOS并联尖峰电压的装置，应用于同步BUCK电路或同步BOOST电路，所述同步BUCK电路或同步BOOST电路均包括第一MOS管(1)和第二MOS管(2)，第一MOS管(1)和第二MOS管(2)放置在相邻位置形成一组斩波续流单元，多组斩波续流单元线性阵列排布，每组斩波续流单元旁边分别放置第一吸收电容(3)和第二吸收电容(5)，每个第一MOS管(1)的漏极和源极之间以及每个第二MOS管(2)的漏极和源极之间均放置一个RC串联吸收电路(4)。
有益效果：本实用新型第一吸收电容(3)和第二吸收电容(5)以及RC串联吸收电路(4)距离其对应的MOS管非常近，且第一MOS管(1)和第二MOS管(2)紧邻放置，这样共同形成的开关尖峰电压吸收回路非常短，大大降低了回路上的杂散电感值，回路上的杂散电感值大大变小就意味着MOS管开关时，杂散电感上的感应冲击电压就会大大降低，从而MOS管的开关尖峰电压被大大降低，从而降低MOS管及对应吸收器件的选型标准，进而降低设备成本。
进一步地，所述第一MOS管(1)的漏极和源极之间的RC串联吸收电路(4)位于电路板的正面，所述第二MOS管(2)的漏极和源极之间的RC串联吸收电路(4)位于电路板的反面。
进一步地，所述第一吸收电容(3)均位于电路板的正面，第一吸收电容(3)相对其对应的斩波续流单元的距离大于RC串联吸收电路(4)相对其对应的斩波续流单元的距离。
进一步地，每个第二MOS管(2)的引脚旁边放置一个第二吸收电容(5)且位于电路板的正面，每个第一MOS管(1)的引脚旁边放置一个第二吸收电容(5)且位于电路板的反面。
进一步地，所述多组斩波续流单元并联连接，每组斩波续流单元中第一MOS管(1)的漏极与电源的正极连接，所有的第一MOS管(1)的源极与所有的第二MOS管(2)的漏极均相互连接到一起，每组斩波续流单元中第二MOS管(2)源极与电源的负极连接。
进一步地，所述第一吸收电容(3)的一端与电源的正极连接，第一吸收电容(3)的另一端与电源的负极连接。
进一步地，所述第二吸收电容(5)的一端与电源的正极连接，第二吸收电容(5)的另一端与电源的负极连接。
进一步地，所述RC串联吸收电路(4)包括电阻R和电容C，所述电阻R和电容C串联连接并且整体串联在第一MOS管(1)的漏极和源极之间或第二MOS管(2)的漏极和源极之间。
进一步地，所述第一吸收电容(3)为无感吸收电容。
进一步地，所述第二吸收电容(5)为陶瓷贴片电容。
本实用新型的优点在于：
(1)本实用新型第一吸收电容(3)和第二吸收电容(5)以及RC串联吸收电路(4)距离其对应的MOS管非常近，且第一MOS管(1)和第二MOS管(2)紧邻放置，这样共同形成的开关尖峰电压吸收回路非常短，大大降低了回路上的杂散电感值，回路上的杂散电感值大大变小就意味着MOS管开关时，杂散电感上的感应冲击电压就会大大降低，从而MOS管的开关尖峰电压被大大降低，从而降低MOS管及对应吸收器件的选型标准，进而降低设备成本。
(2)本实用新型由于开关尖峰电压降低，从而设备的电磁兼容性能也会得到很大程度提升，优化了设备性能。
附图说明
图1为本实用新型实施例所公开的一种降低多MOS并联尖峰电压的装置的正面俯视图；
图2为本实用新型实施例所公开的一种降低多MOS并联尖峰电压的装置去掉MOS管以及驱动板后的正面俯视图；
图3为本实用新型实施例所公开的一种降低多MOS并联尖峰电压的装置翻转到反面以后的俯视图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1至图3所示，一种降低多MOS并联尖峰电压的装置，应用于同步BUCK电路或同步BOOST电路，所述同步BUCK电路或同步BOOST电路均包括第一MOS管1和第二MOS管2，第一MOS管1和第二MOS管2放置在相邻位置形成一组斩波续流单元，多组斩波续流单元线性阵列排布，并且多组斩波续流单元是并联关系，每组斩波续流单元旁边分别放置第一吸收电容3和第二吸收电容5，每个第一MOS管1的漏极和源极之间以及每个第二MOS管2的漏极和源极之间均放置一个RC串联吸收电路4。
以上介绍了各部件在电路板上的排布关系，为了更清楚的了解本实用新型的技术原理，以下详细介绍各部件之间的电气连接关系，所述多组斩波续流单元并联连接，每组斩波续流单元中第一MOS管1的漏极与电源的正极连接，每组斩波续流单元中第一MOS管1的漏极与电源的正极连接，所有的第一MOS管1的源极与所有的第二MOS管2的漏极均相互连接到一起，每组斩波续流单元中第二MOS管2源极与电源的负极连接。所述第一吸收电容3的一端与电源的正极连接，第一吸收电容3的另一端与电源的负极连接。所述第二吸收电容5的一端与电源的正极连接，第二吸收电容5的另一端与电源的负极连接。所述RC串联吸收电路4包括电阻R和电容C，所述电阻R和电容C串联连接并且整体串联在第一MOS管1的漏极和源极之间或第二MOS管2的漏极和源极之间。所述第一吸收电容3为无感吸收电容。所述第二吸收电容5为陶瓷贴片电容。图1至图3是5组斩波续流单元并联连接的布局示意图，实际应用中可以超过5组斩波续流单元进行并联，也可以低于5组斩波续流单元进行并联，对于斩波续流单元的组数不做特别的限定。
实际应用中，所述第一MOS管1的漏极和源极之间的RC串联吸收电路4位于电路板的正面，所述第二MOS管2的漏极和源极之间的RC串联吸收电路4位于电路板的反面。所述第一吸收电容3均位于电路板的正面，第一吸收电容3相对其对应的斩波续流单元的距离大于RC串联吸收电路4相对其对应的斩波续流单元的距离。
实际应用中，每个第二MOS管2的引脚旁边放置一个第二吸收电容5且位于电路板的正面，每个第一MOS管1的引脚旁边放置一个第二吸收电容5且位于电路板的反面。
通过把同步BUCK电路中的每个起斩波作用的第一MOS管1(在同步BOOST电路起续流作用)与一个起续流作用的第二MOS管2(在同步BOOST电路起斩波作用)进行两两组合，相互临近放置，形成多个斩波续流单元，再把这些斩波续流单元进行并排且一一相邻放置；然后在每个斩波续流单元的两个MOS管附近放置一个高频无感吸收电容也即第一吸收电容3及一个陶瓷贴片吸收电容也即第二吸收电容5；最后再在每个MOS管的漏极和源极之间就近放置一个RC串联吸收电路4；这样一来，每个斩波续流单元与其周边的第一吸收电容3、第二吸收电容5及RC串联吸收电路4形成一个斩波续流吸收单元，然后再由5个这样的斩波续流吸收单元组成多MOS管并联同步BUCK电路或同步BOOST电路的核心。
因为每个斩波续流吸收单元中的第一吸收电容3、第二吸收电容5及RC串联吸收电路4距离其对应的MOS管非常近，且每个斩波续流单元的两个MOS管紧邻放置，再在印制电路板上通过铜箔把它们就近电气连接起来，这样一来共同形成的开关尖峰电压吸收回路非常短，大大降低了回路上的杂散电感值。因为仅仅是电路布局被改变，电路的器件及工作工况没有变化，MOS管开关电流变化率及MOS管稳态电流不会有大的变化，那么在MOS管开关电流变化率及MOS管稳态电流相同或相差不大的情况下，回路上的杂散电感值大大变小就意味着MOS管开关时，杂散电感上的感应冲击电压就会大大降低，从而MOS管的开关尖峰电压被大大降低。
因为每个斩波续流吸收单元的MOS管距离另外的相同单元的吸收电容的距离比较远，比距离其本身的吸收电容远许多，所以其MOS管与附近相邻单元的吸收电容所形成的吸收回路非常远，杂散电感很大；又因为电感具有隔交通直的作用，那么相对于MOS管开关冲击电压频段，相当于频率很高的交流，每个斩波续流吸收单元中的吸收电容对其他单元上MOS管的开关尖峰电压吸收作用很小，所以每个斩波续流吸收单元在开关尖峰电压吸收这点上具有很强的独立性。所以图1中的电路布局也可以认为是5个相对独立的斩波续流吸收单元相互并联组合而成的，同理也可以把此5路MOS管并联的方式推广到由2、3、4、6、7......N路MOS管并联的同步BUCK电路或同步BOOST电路中。
MOS管上的开关尖峰电压降低以后，MOS管及其吸收器件的选型电压需求也跟着降低，使得市场上普通水平的器件就可以满足选型要求，进而降低器件选型难度及降低设备成本；另外，开关尖峰电压降低以后，设备的电磁兼容性能也会得到很大程度提升，优化了设备性能。
通过以上技术方案，本实用新型第一吸收电容3和第二吸收电容5以及RC串联吸收电路4距离其对应的MOS管非常近，且第一MOS管1和第二MOS管2紧邻放置，这样共同形成的开关尖峰电压吸收回路非常短，大大降低了回路上的杂散电感值，回路上的杂散电感值大大变小就意味着MOS管开关时，杂散电感上的感应冲击电压就会大大降低，从而MOS管的开关尖峰电压被大大降低，从而降低MOS管及对应吸收器件的选型标准，进而降低设备成本。
以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (10)
1.一种降低多MOS并联尖峰电压的装置，其特征在于，应用于同步BUCK电路或同步BOOST电路，所述同步BUCK电路或同步BOOST电路均包括第一MOS管(1)和第二MOS管(2)，第一MOS管(1)和第二MOS管(2)放置在相邻位置形成一组斩波续流单元，多组斩波续流单元线性阵列排布，每组斩波续流单元旁边分别放置第一吸收电容(3)和第二吸收电容(5)，每个第一MOS管(1)的漏极和源极之间以及每个第二MOS管(2)的漏极和源极之间均放置一个RC串联吸收电路(4)。
2.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述第一MOS管(1)的漏极和源极之间的RC串联吸收电路(4)位于电路板的正面，所述第二MOS管(2)的漏极和源极之间的RC串联吸收电路(4)位于电路板的反面。
3.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述第一吸收电容(3)均位于电路板的正面，第一吸收电容(3)相对其对应的斩波续流单元的距离大于RC串联吸收电路(4)相对其对应的斩波续流单元的距离。
4.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，每个第二MOS管(2)的引脚旁边放置一个第二吸收电容(5)且位于电路板的正面，每个第一MOS管(1)的引脚旁边放置一个第二吸收电容(5)且位于电路板的反面。
5.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述多组斩波续流单元并联连接，每组斩波续流单元中第一MOS管(1)的漏极与电源的正极连接，所有的第一MOS管(1)的源极与所有的第二MOS管(2)的漏极均相互连接到一起，每组斩波续流单元中第二MOS管(2)源极与电源的负极连接。
6.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述第一吸收电容(3)的一端与电源的正极连接，第一吸收电容(3)的另一端与电源的负极连接。
7.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述第二吸收电容(5)的一端与电源的正极连接，第二吸收电容(5)的另一端与电源的负极连接。
8.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述RC串联吸收电路(4)包括电阻R和电容C，所述电阻R和电容C串联连接并且整体串联在第一MOS管(1)的漏极和源极之间或第二MOS管(2)的漏极和源极之间。
9.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述第一吸收电容(3)为无感吸收电容。
10.根据权利要求1所述的一种降低多MOS并联尖峰电压的装置，其特征在于，所述第二吸收电容(5)为陶瓷贴片电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320743716.5U CN219938200U (zh) | 2023-04-03 | 2023-04-03 | 一种降低多mos并联尖峰电压的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320743716.5U CN219938200U (zh) | 2023-04-03 | 2023-04-03 | 一种降低多mos并联尖峰电压的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219938200U true CN219938200U (zh) | 2023-10-31 |
Family
ID=88501971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320743716.5U Active CN219938200U (zh) | 2023-04-03 | 2023-04-03 | 一种降低多mos并联尖峰电压的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219938200U (zh) |
-
2023
- 2023-04-03 CN CN202320743716.5U patent/CN219938200U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12046998B2 (en) | High speed, efficient SiC power module | |
| CN107369657B (zh) | 一种多区域并列排布的双面散热功率模块 | |
| US20140117495A1 (en) | Switch circuit package module | |
| CN103855914B (zh) | 电源系统及其中的功率模块以及制作功率模块的方法 | |
| CN103001478B (zh) | 将双极性结型晶体管用于缓冲电路的方法和缓冲电路 | |
| CN107393901B (zh) | 一种叠层基板的双面散热功率模块 | |
| CN110120736B (zh) | 水冷电源模块 | |
| CN110401365B (zh) | 用于大功率充电机的GaN无桥PFC电源模块 | |
| CN107210290B (zh) | 半桥式功率半导体模块及其制造方法 | |
| US10312801B2 (en) | High power density inverter (II) | |
| CN107800294B (zh) | 交错并联电路、功率集成模块及功率集成芯片 | |
| CN103299523A (zh) | 开关电源装置 | |
| CN108039341B (zh) | 一种双面冷却式三维结构功率模块 | |
| US9559606B2 (en) | Layout of power converter | |
| CN108831880B (zh) | 一种用于电力电子器件mos模块的dbc基板 | |
| CN102377330A (zh) | 功率模块 | |
| CN219938200U (zh) | 一种降低多mos并联尖峰电压的装置 | |
| CN110634817B (zh) | 一种由igbt和mosfet构成的混合功率模块的封装结构 | |
| CN115473429B (zh) | 一种应用于大功率高升压比移相全桥变换电路 | |
| CN210073862U (zh) | 一种栅极结构及igbt器件 | |
| CN221177521U (zh) | 一种可进行变化拓扑的电子电力器件 | |
| CN210325786U (zh) | 一种新型功率mos模组的dbc板结构 | |
| CN219611596U (zh) | 一种半桥集成器件 | |
| CN220965280U (zh) | Dc/dc电源模块的pcb布局结构 | |
| CN221614839U (zh) | 功率半导体模块及半桥功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |