CN113129979B - 内存装置与用于更新内存装置的方法 - Google Patents

内存装置与用于更新内存装置的方法 Download PDF

Info

Publication number
CN113129979B
CN113129979B CN202011625514.8A CN202011625514A CN113129979B CN 113129979 B CN113129979 B CN 113129979B CN 202011625514 A CN202011625514 A CN 202011625514A CN 113129979 B CN113129979 B CN 113129979B
Authority
CN
China
Prior art keywords
group
subgroup
update operation
row
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011625514.8A
Other languages
English (en)
Other versions
CN113129979A (zh
Inventor
郑淦元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN113129979A publication Critical patent/CN113129979A/zh
Application granted granted Critical
Publication of CN113129979B publication Critical patent/CN113129979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种内存装置。内存装置包括内存单元和控制电路。内存单元包括多个内存库。控制电路被配置为将内存库至少划分为第一群组和第二群组，且依序地对第一群组和第二群组执行第一更新操作。当控制电路对第一群组和第二群组中的一个执行第一更新操作时，控制电路对第一群组和第二群组中的另一个的受害行执行第二更新操作。另外，本发明还提供一种用于更新内存装置的方法。

Description

内存装置与用于更新内存装置的方法
技术领域
本发明涉及一种内存装置和用于操作内存装置的方法，尤其涉及一种易失性内存装置和一种用于更新易失性内存装置的方法。
背景技术
行锤击(row hammer)为动态随机存取内存(dynamic random access memory，DRAM)中的非预期且不希望发生的副作用。当于一段时间内重复存取DRAM中的其中一行时，被存取的存储单元与位于相邻行上的未存取存储单元(又称为受害行(victim rows))将会发生交互作用，导致位于相邻行上的未存取存储单元的电荷发生泄漏，甚至使保存于受害行的数据遗失。为了防止行锤击效应，一种常见的方法是更频繁地更新受害行。例如，利用用以识别受害行的行锤击电路，以更频繁地更新受害行。然而，在DDR3/DDR4的标准规范中，不存在传统的用于更新受害行的外部命令。亦即，对于使用者而言，受害行更新需要是隐藏的操作。
发明内容
有鉴于此，本发明提供一种内存装置和一种用于更新内存装置的方法。其中受害行更新操作隐藏在正常更新操作中而不影响为正常更新操作分配的时间。
在本发明的一实施例中，提供一种包括内存单元和控制电路的内存装置。内存单元包括多个内存库。控制电路耦合到内存单元。控制电路被配置为将多个内存库至少划分为第一群组和第二群组，且依序地对第一群组和第二群组执行第一更新操作。当控制电路对第一群组和第二群组中的一个执行第一更新操作的期间，控制电路对第一群组和第二群组中的另一个的受害行执行第二更新操作。其中，对第一群组和第二群组中的另一个的受害行执行第二更新操作所需的时间小于对第一群组和第二群组中的一个执行第一更新操作所需的时间。
在本发明的一实施例中，提供一种用于更新包括多个内存库的内存装置的方法。方法包括：将多个内存库至少划分为第一群组和第二群组；对第一群组和第二群组中的一个执行第一更新操作；以及在对第一群组和第二群组中的一个执行第一更新操作的期间，对第一群组和第二群组中的另一个的受害行执行第二更新操作。其中，对第一群组和第二群组中的另一个的受害行执行第二更新操作所需的时间小于对第一群组和第二群组中的一个执行第一更新操作所需的时间。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
附图是本发明的说明书的一部分，示出了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。
图1是依照本发明一实施例所示的内存装置的示意图；
图2是依据图1所描绘的内存单元的示意图；
图3是依照本发明一实施例所示的内存库执行第一更新操作和第二更新操作的波形图；
图4是依照本发明另一实施例所示的内存库执行第一更新操作和第二更新操作的信号的波形图；
图5是依照本发明另一实施例所示的内存库执行第一更新操作和第二更新操作的信号的波形图；
图6是依照本发明另一实施例所示的内存库执行第一更新操作和第二更新操作的信号的波形图；
图7是依照本发明另一实施例所示的内存库执行第一更新操作和第二更新操作的信号的波形图；
图8是依照本发明一实施例所示的用于更新内存装置的方法的流程图。
具体实施方式
以下提供实施例以详细地描述本发明，但本发明的范围不限于所提供的实施例，且所提供的实施例可适合地经组合以构成本发明的其他变形例。本说明书(包括申请专利范围)中所使用的术语“耦合”可以指任何直接或间接连接方式。举例来说，“第一装置耦合到第二装置”应当解释为“第一装置直接连接到第二装置”或“第一装置通过其它装置或连接构件间接连接到第二装置”。此外，术语“信号”可以指电流、电压、电荷、温度、数据、电磁波或任何一或多个信号。
图1是本发明一实施例中的内存装置的示意图。图2是依据图1所描绘的内存单元的示意图。参看图1和图2，本发明实施例的内存装置100包括内存单元110和控制电路120。内存单元110包括多个内存库112_0到内存库112_7。在本实施例中，图2中示出例如八个内存库(memory banks)，但本发明不为此限。
内存单元110耦合到控制电路120。控制电路120被配置为对内存单元110执行第一更新操作和第二更新操作。在一实施例中，控制电路120可以是内存控制器。内存控制器可由中央处理单元(Central Processing Unit，CPU)、微处理器、数字信号处理器(DigitalSignal Processor，DSP)、可程序设计控制器、可程序设计逻辑设备(Programmable LogicDevice，PLD)或其它类似装置或上述的组合实施，本发明不特别限制。
在本发明实施例中，第一更新操作可以是对内存库执行的正常更新操作，且第二更新操作可以是对内存库的至少一个受害行执行的受害行更新操作。在第一更新操作中所更新的行的数量大于在第二更新操作中所更新的行的数量。在图2中，内存库112_0具有受害行114_0，内存库112_1具有受害行114_1，内存库112_2具有受害行114_2，内存库112_3具有受害行114_3，内存库112_4具有受害行114_4，内存库112_5具有受害行114_5，内存库112_6具有受害行114_6，内存库112_7具有受害行114_7，但是本发明不限于此。受害行可位于内存库112_0到内存库112_7的任一者中，有关受害行的地址定位(或判断哪一个或哪些内存库中存在受害行)可用任何现有的方法或电路来实现，本发明并不特别限制。此外，本发明亦不限制各内存库的受害行数量，以及受害行于内存库的位置。在本发明实施例中，受害行更新操作(即第二更新操作)为隐藏的，而不会影响正常更新操作(即第一更新操作)的频率或针对每一更新命令分配给正常更新操作的时间。
具体来说，图3是本发明一实施例中的内存库执行第一更新操作和第二更新操作的波形图。于本实施例中，受害行位于内存库112_0与内存库112_1中。于第一更新操作时，控制电路120将内存库112_0到内存库112_7至少划分为第一群组A和第二群组B。举例来说，第一群组A包括编号为偶数的内存库112_0、112_2、112_4以及112_6，且第二群组B包括编号为奇数的内存库112_1、112_3、112_5以及112_7。详细而言，控制电路120可进一步地将第一群组A划分为第一子群组A1和第二子群组A2。第一子群组A1包括内存库112_0和内存库112_4，且第二子群组A2包括内存库112_2和内存库112_6。控制电路120可进一步地将第二群组B划分为第三子群组B1和第四子群组B2。第三子群组B1包括内存库112_1和内存库112_5，且第四子群组B2包括内存库112_3和内存库112_7。此外，上述群组的数目、子群组的数目以及各群组和各子群组中包括的内存库仅为示例性的说明，本发明不为此限。
在本发明实施例中，各群组于第一更新操作时被进一步划分为两个子群组，其中这些子群组启动第一更新操作的时间不同。如图3所示，于第一更新操作中，各上升边缘(rising edge)表示为启动对应的内存库以进行第一更新操作的时间。于第一更新操作中，对应第一子群组A1、第二子群组A2、第三子群组B1和第四子群组B2的四个上升边缘相互错开。各下降边缘(falling edge)表示预充电对应的内存库的时间或对应的内存库的第一更新操作终止的时间。控制电路120依序对本发明实施例中的第一子群组A1、第二子群组A2、第三子群组B1以及第四子群组B2执行第一更新操作。
当控制电路120在时段T1期间对第一群组A执行第一更新操作时，控制电路120在同一时段T1期间对第二群组B的受害行(例如图2的受害行114_1)执行第二更新操作。接着，当控制电路120在时段T2期间对第二群组B执行第一更新操作时，控制电路120在同一时段T2期间对第一群组A的受害行(例如图2的受害行114_0)执行第二更新操作。也就是说，当控制电路120对第一群组A和第二群组B中的一个执行第一更新操作时，控制电路120对第一群组A和第二群组B中的另一个的受害行执行第二更新操作。于本实施例中，于第二更新操作中，对应于第一子群组A1的上升边缘与对应于第二群组B的受害行的上升边缘相互错开。例如，对应于第二群组B的受害行的上升边缘晚于对应于第一子群组A1的上升边缘。如此一来，第一群组A执行第一更新操作的启动时间早于第二群组B的受害行执行第二更新操作的启动时间。并且，第二群组B的受害行完成第二更新操作的结束时间早于第一群组A完成第一更新操作的结束时间。亦即，第二群组B的受害行执行第二更新操作所需的时间小于第一群组A执行第一更新操作的所需的时间。
另外，在控制电路120对第一群组A执行第一更新操作之后，控制电路120在行预充电时间tRP之后对第一群组A的受害行执行第二更新操作。行预充电时间tRP是在预充电内存库之后，内存库可供用于后续行启动或更新的时间。另一方面，在控制电路120对第二群组B的受害行执行第二更新操作之后，控制电路120在行预充电时间tRP之后对第二群组B执行第一更新操作。也就是说，为了满足行预充电时间tRP要求，可能需要推迟用于第二群组B的第一更新操作或用于第一群组A的第二更新操作。
图4是本发明另一实施例的内存库执行第一更新操作和第二更新操作的信号的波形图。于本实施例中，受害行位于第一子群组A1中。参看图2和图4，控制电路120依序对本发明实施例中的第一子群组A1、第二子群组A2、第三子群组B1以及第四子群组B2执行第一更新操作。受害行定位于第一子群组A1中。于本实施例中，如图2所示，内存库112_0存在受害行114_0。在控制电路120对第一子群组A1执行第一更新操作之后，控制电路120在行预充电时间tRP之后对第一子群组A1(例如内存库112_0或内存库112_4)的受害行执行第二更新操作。
在另一实施例中，对于第一子群组A1和第二子群组A2的第一更新操作的顺序可改变。图5是本发明另一实施例的内存库执行第一更新操作和第二更新操作的信号的波形图。于本实施例中，受害行定位于第二子群组A2中。控制电路120依序对第二子群组A2、第一子群组A1、第三子群组B1以及第四子群组B2执行第一更新操作。在控制电路120对第二子群组A2执行第一更新操作之后，控制电路120在行预充电时间tRP之后对第二子群组A2的受害行执行第二更新操作。
图6是本发明另一实施例的内存库执行第一更新操作和第二更新操作的信号的波形图。于本实施例中，受害行定位于第三子群组B1中。控制电路120依序对第一子群组A1、第二子群组A2、第四子群组B2以及第三子群组B1执行第一更新操作。在控制电路120对第一群组A执行第一更新操作的时段期间，控制电路120对第三子群组B1的受害行执行第二更新操作。当控制电路120对第三子群组B1的受害行所执行的第二更新操作结束时，控制电路120在行预充电时间tRP之后对第三子群组B1执行第一更新操作。
图7是本发明另一实施例的内存库执行第一更新操作和第二更新操作的信号的波形图。受害行定位于第四子群组B2中。控制电路120依序对第一子群组A1、第二子群组A2、第三子群组B1以及第四子群组B2执行第一更新操作。在控制电路120对第一群组A执行第一更新操作的期间，控制电路120对第四子群组B2的受害行执行第二更新操作。当控制电路120对第四子群组B2的受害行所执行的第二更新操作结束时，控制电路120在行预充电时间tRP之后对第四子群组B2执行第一更新操作。
图8是本发明实施例的用于更新内存装置的方法的流程图。参看图1、图2以及图8，用于更新本发明实施例的内存装置的方法至少适用于图1和图2的内存装置100，但是本发明不限于此。以图1和图2的内存装置100为例，在步骤S100中，控制电路120将内存库至少划分为第一群组A和第二群组B。在步骤S110中，控制电路120对第一群组A和第二群组B中的一个(例如第一群组A)执行第一更新操作。在本发明实施例中，控制电路120依据自动更新命令而执行第一更新操作。在S120步骤中，在对第一群组A执行第一更新操作的期间，控制电路120对第一群组A和第二群组B中的另一个(例如第二群组B)的受害行执行第二更新操作。并且，第二群组B的受害行执行第二更新操作所需的时间小于第一群组A执行第一更新操作的所需的时间。另外，可从图1到图7的前述实施例获取关于本发明实施例的内存装置的方法的足够教示、建议以及实施说明，因此，下文中并不重复其相关描述。
综上所述，在本发明的实施例中，将内存库划分为多个群组以依序地进行第一更新操作。如果受害行定位于第一群组中的内存库中，那么在对第二群组执行第一更新操作的期间，对第一群组中的内存库的受害行执行第二更新操作。如果受害行定位于第二群组中的内存库中，那么在对第一群组执行第一更新操作的期间，对第二群组中的内存库的受害行执行第二更新操作。因此，第二更新操作为隐藏的，而不影响第一更新操作的频率或针对每一更新命令分配给正常更新的时间。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种内存装置，其特征在于，包括：
内存单元，包括多个内存库；以及
控制电路，耦合到所述内存单元，所述控制电路被配置为将所述多个内存库至少划分为第一群组和第二群组，且依序地对所述第一群组和所述第二群组执行正常更新操作，
其中在所述控制电路对所述第一群组和所述第二群组中的一个执行所述正常更新操作的期间，所述控制电路对所述第一群组和所述第二群组中的另一个的受害行执行受害行更新操作，
其中，分配给对所述第一群组和所述第二群组中的另一个的所述受害行执行所述受害行更新操作的时间小于分配给对所述第一群组和所述第二群组中的一个执行所述正常更新操作的时间，
其中，所述受害行更新操作为隐藏的，而不影响所述正常更新操作的频率或针对每一更新命令分配给所述正常更新操作的时间。
2.根据权利要求1所述的内存装置，其特征在于，当所述控制电路依据自动更新命令而对所述第一群组执行所述正常更新操作的期间，所述控制电路对所述第二群组的所述受害行执行所述受害行更新操作，且对所述第一群组执行所述正常更新操作的启动时间早于对所述第二群组的所述受害行执行所述受害行更新操作的启动时间。
3.根据权利要求2所述的内存装置，其特征在于，在所述控制电路对所述第一群组所执行的所述正常更新操作结束时，所述控制电路在行预充电时间之后对所述第一群组的所述受害行执行所述受害行更新操作。
4.根据权利要求3所述的内存装置，其特征在于，所述第一群组至少划分为第一子群组和第二子群组，且在所述控制电路对所述第一子群组所执行的所述正常更新操作结束时，所述控制电路在所述行预充电时间之后对所述第一子群组的所述受害行执行所述受害行更新操作。
5.根据权利要求4所述的内存装置，其特征在于，所述控制电路依序对所述第一子群组和所述第二子群组执行所述正常更新操作。
6.根据权利要求3所述的内存装置，其特征在于，所述第一群组至少划分为第一子群组和第二子群组，且在所述控制电路对所述第二子群组所执行的所述正常更新操作结束时，所述控制电路在所述行预充电时间之后对所述第二子群组的所述受害行执行所述受害行更新操作。
7.根据权利要求6所述的内存装置，其特征在于，所述控制电路依序对所述第二子群组和所述第一子群组执行所述正常更新操作。
8.根据权利要求1所述的内存装置，其特征在于，当所述控制电路依据自动更新命令而对所述第二群组执行所述正常更新操作时，所述控制电路对所述第一群组的所述受害行执行所述受害行更新操作，且对所述第二群组执行所述正常更新操作的启动时间早于对所述第一群组的所述受害行执行所述受害行更新操作的启动时间。
9.根据权利要求8所述的内存装置，其特征在于，在所述控制电路对所述第二群组的所述受害行所执行的所述受害行更新操作结束时，所述控制电路在行预充电时间之后对所述第二群组执行所述正常更新操作。
10.根据权利要求9所述的内存装置，其特征在于，所述第二群组至少划分为第三子群组和第四子群组，且在所述控制电路对所述第四子群组的所述受害行所执行的所述受害行更新操作结束时，所述控制电路在所述行预充电时间之后对所述第四子群组执行所述正常更新操作。
11.根据权利要求10所述的内存装置，其特征在于，所述控制电路依序对所述第三子群组和所述第四子群组执行所述正常更新操作。
12.根据权利要求9所述的内存装置，其特征在于，所述第二群组至少划分为第三子群组和第四子群组，且在所述控制电路对所述第三子群组的所述受害行所执行的所述受害行更新操作结束时，所述控制电路在所述行预充电时间之后对所述第三子群组执行所述正常更新操作。
13.根据权利要求12所述的内存装置，其特征在于，所述控制电路依序对所述第四子群组和所述第三子群组执行所述正常更新操作。
14.一种用于更新内存装置的方法，其中所述内存装置包括多个内存库，所述方法包括：
将所述多个内存库至少划分为第一群组和第二群组；
对所述第一群组和所述第二群组中的一个执行正常更新操作；以及
在对所述第一群组和所述第二群组中的一个执行所述正常更新操作的期间，对所述第一群组和所述第二群组中的另一个的受害行执行受害行更新操作，
其中，分配给对所述第一群组和所述第二群组中的另一个的所述受害行执行所述受害行更新操作的时间小于分配给对所述第一群组和所述第二群组中的一个执行所述正常更新操作的时间，
其中，所述受害行更新操作为隐藏的，而不影响所述正常更新操作的频率或针对每一更新命令分配给所述正常更新操作的时间。
15.根据权利要求14所述的更新内存装置的方法，其特征在于，在依据自动更新命令而对所述第一群组和所述第二群组中的一个执行所述正常更新操作之后，在行预充电时间之后对所述第一群组和所述第二群组中的另一个的所述受害行执行所述受害行更新操作，且对所述第一群组和所述第二群组中的一个执行所述正常更新操作的启动时间早于对所述第一群组和所述第二群组中的另一个的所述受害行执行所述受害行更新操作的启动时间。
16.根据权利要求15所述的更新内存装置的方法，其特征在于，将所述内存库至少划分为所述第一群组和所述第二群组还包括将所述第一群组至少划分为第一子群组和第二子群组，且其中在对所述第一子群组和所述第二子群组中的一个所执行的所述正常更新操作结束时，在所述行预充电时间之后对所述第一子群组和所述第二子群组中的任一个的所述受害行执行所述受害行更新操作。
17.根据权利要求15所述的更新内存装置的方法，其特征在于，将所述内存库至少划分为所述第一群组和所述第二群组还包括将所述第二群组至少划分为第三子群组和第四子群组，且其中在对所述第三子群组和所述第四子群组中的一个的所述受害行所执行的所述受害行更新操作结束时，在所述行预充电时间之后对所述第三子群组和所述第四子群组中的所述一个执行所述正常更新操作。
CN202011625514.8A 2019-12-31 2020-12-30 内存装置与用于更新内存装置的方法 Active CN113129979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/731,081 2019-12-31
US16/731,081 US11238916B2 (en) 2019-12-31 2019-12-31 Method for refreshing a memory device, in which the victim row refresh operation is hidden in the normal refresh operation without affecting the time allocated for the normal refresh operation

Publications (2)

Publication Number Publication Date
CN113129979A CN113129979A (zh) 2021-07-16
CN113129979B true CN113129979B (zh) 2023-12-08

Family

ID=76546526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011625514.8A Active CN113129979B (zh) 2019-12-31 2020-12-30 内存装置与用于更新内存装置的方法

Country Status (3)

Country Link
US (1) US11238916B2 (zh)
CN (1) CN113129979B (zh)
TW (1) TWI758024B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN110275673A (zh) * 2018-03-13 2019-09-24 爱思开海力士有限公司 存储装置及其操作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755967B2 (en) * 2008-09-29 2010-07-13 Qimonda North America Corp. Memory device refresh method and apparatus
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102468728B1 (ko) * 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10490251B2 (en) * 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10170174B1 (en) * 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10141041B1 (en) * 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared
CN108319556B (zh) 2017-12-28 2019-01-18 湖北经济学院 一种新的面向刷新的内存预取控制器及方法
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102358563B1 (ko) * 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10504577B1 (en) * 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN110275673A (zh) * 2018-03-13 2019-09-24 爱思开海力士有限公司 存储装置及其操作方法

Also Published As

Publication number Publication date
CN113129979A (zh) 2021-07-16
TW202127444A (zh) 2021-07-16
US11238916B2 (en) 2022-02-01
US20210201985A1 (en) 2021-07-01
TWI758024B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN108242248B (zh) 存储器件、包括存储器件的存储系统及其操作方法
KR20140002928A (ko) 셀 어레이 및 이를 포함하는 메모리 장치
KR100456989B1 (ko) 반도체기억장치, 이를 제어하는 방법, 및 전자정보장치
JPS62149099A (ja) メモリアクセス制御回路
WO2020005856A1 (en) Apparatuses and methods for configurable memory array bank architectures
US10475503B2 (en) Circuit for selecting row to be refreshed
CN106856098B (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
US20090268544A1 (en) Memory device and method having programmable address configurations
US20200066329A1 (en) Memory system and operation method of memory system
CN113129979B (zh) 内存装置与用于更新内存装置的方法
US6930943B2 (en) Methods, circuits, and systems for refreshing memory cells in a memory device that have different refresh periods
TWI389135B (zh) 用於增進記憶體裝置之列及／或行存取效率的技術
US20230154520A1 (en) Semiconductor device performing refresh operation
US20090097347A1 (en) Sense-amplifier circuit for a memory device with an open bit line architecture
US6675270B2 (en) Dram with memory independent burst lengths for reads versus writes
CN109979502B (zh) 动态随机存取存储器
US20230125774A1 (en) Dynamic random access memory and operation method thereof
CN118212957B (zh) 存储器冗余字线刷新方法、装置、设备和介质
TWI740773B (zh) 半導體記憶裝置
US11990174B2 (en) Method for detecting memory device, computer storage medium, and electronic device
KR102704190B1 (ko) 메모리 시스템 및 이의 동작 방법
JPS5845692A (ja) リフレツシユ要求制御方式
EP3271921A1 (en) Static random access memory (sram) arrays having substantially constant operational performance across multiple modes of operation
US20150029781A1 (en) Method and apparatus for sensing in a memory
US20190066765A1 (en) Dram and method for operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant