CN113126688A - 一种抑制过冲的基准产生电路 - Google Patents
一种抑制过冲的基准产生电路 Download PDFInfo
- Publication number
- CN113126688A CN113126688A CN201911413723.3A CN201911413723A CN113126688A CN 113126688 A CN113126688 A CN 113126688A CN 201911413723 A CN201911413723 A CN 201911413723A CN 113126688 A CN113126688 A CN 113126688A
- Authority
- CN
- China
- Prior art keywords
- voltage
- temperature coefficient
- overshoot
- triode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供一种抑制过冲的基准产生电路，包括：正温度系数电流产生模块，包括两级运算放大器，用于在将启动电压输入至两级运算放大器之间的输入节点以打破电路简并点时，根据三极管比例和电阻值产生一具有正温度系数的电流；参考电压产生模块，连接于正温度系数电流产生模块，用于产生一具有负温度系数的电压，同时将该电流转换为具有正温度系数的电压，并将具有正、负温度系数的电压进行叠加，从而产生一与温度无关的参考电压；过冲抑制和环路补偿模块，连接于所述输入节点，用于在输入节点的节点电压发生瞬变时，对节点电压进行抑制以避免其发生过冲，从而避免参考电压发生过冲。通过本发明解决了现有基准电路存在启动电压过冲的问题。
Description
技术领域
本发明涉及集成电路设计领域，特别是涉及一种抑制过冲的基准产生电路。
背景技术
基准电压源或电压参考(Voltage Reference)通常是指在电路中用作电压基准的高稳定度的电压源，随着集成电路规模的不断增大，尤其是系统集成技术(SOC)的发展，基准电压源也成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。
理想的基准电压源应不受电源和温度的影响，在电路中能提供稳定的电压，“基准”这一术语正说明基准电压源的数值应比一般电源具有更高的精度和稳定性。但通常情况下，基准电路会因启动电路的存在而存在启动电压过冲的问题，从而导致其产生的基准电压发生过冲，进而对相关模块的功能实现产生影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种抑制过冲的基准产生电路，用于解决现有基准电路存在启动电压过冲的问题。
为实现上述目的及其他相关目的，本发明提供一种抑制过冲的基准产生电路，所述基准产生电路包括：
正温度系数电流产生模块，包括两级运算放大器，用于在将启动电压输入至所述两级运算放大器之间的输入节点以打破所述基准产生电路的简并点时，根据三极管比例和电阻值产生一具有正温度系数的电流以输出；
参考电压产生模块，连接于所述正温度系数电流产生模块，用于产生一具有负温度系数的电压，同时将所述正温度系数电流产生模块输出的具有正温度系数的电流转换为具有正温度系数的电压，并将具有正温度系数的电压和具有负温度系数的电压进行叠加，从而产生一与温度无关的参考电压以输出；
过冲抑制和环路补偿模块，连接于所述两级运算放大器之间的输入节点，用于在所述输入节点的节点电压发生瞬变时，对所述节点电压进行抑制以避免其发生过冲，从而避免所述参考电压产生模块输出的所述参考电压发生过冲。
可选地，所述正温度系数电流产生模块包括：第一三极管、第二三极管、第一电阻、第一级运算放大器、第二级运算放大器、第一PMOS管及第二PMOS管，所述第一三极管的基极连接于所述第一三极管的集电极、所述第二三极管的基极及所述第二三极管的集电极，同时接地，所述第一三极管的发射级连接于所述第一级运算放大器的第一输入端及所述第一PMOS管的漏极端，所述第二三极管的发射极连接于所述第一电阻的一端，所述第一电阻的另一端连接于所述第一级运算放大器的第二输入端及所述第二PMOS管的漏极端，所述第一级运算放大器的输出端连接于所述第二级运算放大器的输入端，同时作为所述正温度系数电流产生模块的输入节点以接入所述启动电压，所述第二级运算放大器的输出端连接于所述第一PMOS管的栅极端及所述第二PMOS管的栅极端，同时作为所述正温度系数电流产生模块的输出端，所述第一PMOS管的源极端连接于所述第二PMOS管的源极端，同时接入电源电压。
可选地，所述参考电压产生模块包括：第三三极管、第二电阻及第三PMOS管，所述第三三极管的基极连接于所述第三三极管的集电极，同时接地，所述第三三极管的发射极连接于所述第二电阻的一端，所述第二电阻的另一端连接于所述第三PMOS管的漏极端，同时作为所述参考电压产生模块的输出端，所述第三PMOS管的源极端接入电源电压，所述第三PMOS管的栅极端连接于所述正温度系数电流产生模块的输出端。
可选地，所述参考电压产生模块还包括：第三电阻，所述第三电阻的一端连接于所述第三三极管的集电极，所述第三电阻的另一端连接于所述第二电阻的另一端。
可选地，所述过冲抑制和环路补偿模块包括：耦合电容、第四电阻及一NMOS管，所述耦合电容的一端连接于所述NMOS管的漏极端，同时连接于所述两级运算放大器之间的输入节点，所述耦合电容的另一端连接于所述第四电阻的一端及所述NMOS管的栅极端，所述第四电阻的另一端连接于所述NMOS管的源极端，同时接地。
可选地，所述基准产生电路还包括：启动电压产生模块，连接于所述过冲抑制和环路补偿模块前端，用于在所述基准产生电路存在简并点时，输出所述启动电压以打破所述基准产生电路的简并点，从而完成所述基准产生电路的启动。
如上所述，本发明的一种抑制过冲的基准产生电路，通过正温度系数电流产生模块、参考电压产生模块及过冲抑制和环路补偿模块的设计，实现在输入节点的节点电压发生瞬变时，对所述节点电压进行抑制，以将其削弱在可接受的范围内，从而避免输出的所述参考电压发生过冲，同时在不增加额外功耗的情况下实现了快速启动。
附图说明
图1显示为本发明所述抑制过冲的基准产生电路的具体电路图。
元件标号说明
100 基准产生电路
101 正温度系数电流产生模块
102 参考电压产生模块
103 过冲抑制和环路补偿模块
104 启动电压产生模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本实施例提供一种抑制过冲的基准产生电路，所述基准产生电路100包括：
正温度系数电流产生模块101，包括两级运算放大器，用于在将启动电压输入至所述两级运算放大器之间的输入节点以打破所述基准产生电路100的简并点时，根据三极管比例和电阻值产生一具有正温度系数的电流以输出；
参考电压产生模块102，连接于所述正温度系数电流产生模块101，用于产生一具有负温度系数的电压，同时将所述正温度系数电流产生模块101输出的具有正温度系数的电流转换为具有正温度系数的电压，并将具有正温度系数的电压和具有负温度系数的电压进行叠加，从而产生一与温度无关的参考电压Vref以输出；
过冲抑制和环路补偿模块103，连接于所述两级运算放大器之间的输入节点，用于在所述输入节点的节点电压发生瞬变时，对所述节点电压进行抑制以避免其发生过冲，从而避免所述参考电压产生模块102输出的所述参考电压Vref发生过冲。
作为示例，如图1所示，所述基准产生电路100还包括：启动电压产生模块104，连接于所述过冲抑制和环路补偿模块103前端，用于在所述基准产生电路100存在简并点时，输出所述启动电压以打破所述基准产生电路100的简并点，从而完成所述基准产生电路100的启动。本示例中，所述启动电压产生模块104为现有任一种可产生启动电压的电路结构，本示例对其具体电路组成并不进行限定。
作为示例，如图1所示，所述正温度系数电流产生模块101包括：第一三极管Q1、第二三极管Q2、第一电阻R1、第一级运算放大器OP1、第二级运算放大器OP2、第一PMOS管PM1及第二PMOS管PM2，所述第一三极管Q1的基极连接于所述第一三极管Q1的集电极、所述第二三极管Q2的基极及所述第二三极管Q2的集电极，同时接地，所述第一三极管Q1的发射级连接于所述第一级运算放大器OP1的第一输入端及所述第一PMOS管PM1的漏极端，所述第二三极管Q2的发射极连接于所述第一电阻R1的一端，所述第一电阻R1的另一端连接于所述第一级运算放大器OP1的第二输入端及所述第二PMOS管PM2的漏极端，所述第一级运算放大器OP1的输出端连接于所述第二级运算放大器OP2的输入端，同时作为所述正温度系数电流产生模块101的输入节点以接入所述启动电压，所述第二级运算放大器OP2的输出端连接于所述第一PMOS管PM1的栅极端及所述第二PMOS管PM2的栅极端，同时作为所述正温度系数电流产生模块101的输出端，所述第一PMOS管PM1的源极端连接于所述第二PMOS管PM2的源极端，同时接入电源电压。具体的，所述第二三极管Q2面积是所述第一三极管Q1面积的N倍，所述第一PMOS管PM1的宽长比和所述第二PMOS管PM2的宽长比相同。本示例中，通过所述第二三极管Q2和所述第一三极管Q1的面积比例N和所述第一电阻R1产生具有正温度系数的电流以输出。
作为示例，如图1所示，所述参考电压产生模块102包括：第三三极管Q3、第二电阻R2及第三PMOS管PM3，所述第三三极管Q3的基极连接于所述第三三极管Q3的集电极，同时接地，所述第三三极管Q3的发射极连接于所述第二电阻R2的一端，所述第二电阻R2的另一端连接于所述第三PMOS管PM3的漏极端，同时作为所述参考电压产生模块102的输出端，所述第三PMOS管PM3的源极端接入电源电压，所述第三PMOS管PM3的栅极端连接于所述正温度系数电流产生模块101的输出端。本示例中，所述第三三极管Q3的基极-发射极电压具有负温度系数，所述第三PMOS管PM3和所述正温度系数电流产生模块101中的所述第一PMOS管PM1组成电流镜，以将所述正温度系数电流产生模块101产生的具有正温度系数的电流镜像至所述参考电压产生模块102中，并通过所述第二电阻R2将具有正温度系数的电流转换为具有正温度系数的电压，最后将具有正温度系数的电压叠加到所述第三三极管Q3的负温度系数电压上，从而得到一与温度无关的参考电压Vref以输出。
作为示例，如图1所示，所述参考电压产生模块102还包括：第三电阻R3，所述第三电阻R3的一端连接于所述第三三极管Q3的集电极，所述第三电阻R3的另一端连接于所述第二电阻R2的另一端。本示例中，通过调整所述第一电阻R1的阻值可以调整正温度系数电流，通过调整所述第二电阻R2的阻值可以调节温度系数，通过调整所述第三电阻R3的阻值可以调节参考电压Vref，以上电阻均可独立调整，从而不仅可实现对所述参考电压Vref的电压值进行调整，同时还可实现对参考电压Vref的温度系数的调整。
作为示例，如图1所示，所述过冲抑制和环路补偿模块103包括：耦合电容C1、第四电阻R4及一NMOS管NM1，所述耦合电容C1的一端连接于所述NMOS管NM1的漏极端，同时连接于所述两级运算放大器之间的输入节点，所述耦合电容C1的另一端连接于所述第四电阻R4的一端及所述NMOS管NM1的栅极端，所述第四电阻R4的另一端连接于所述NMOS管NM1的源极端，同时接地。本示例中，在所述基准产生电路100启动时，所述启动电路104会将输入节点X的电位瞬间拉高，由于该信号属于AC信号，故在启动时间约大于1/2πRC时，耦合电容C1和第四电阻R4所在支路导通，此时G点电位升高，从而控制所述NMOS管NM1导通，以实现利用所述NMOS管NM1将输入节点X的电位拉低，进而防止输入节点X发生电压过冲以引出参考电压的过冲。需要注意的是，由于本示例所述过冲抑制和环路补偿模块103仅是对输入节点X瞬变的电压过冲进行抑制，使其在一个可接受的范围内，而非完全消除电压过冲，故本示例所述过冲抑制和环路补偿模块103仍然可实现电路的快速启动；而且本示例所述过冲抑制和环路补偿模块103仅在电路启动瞬间产生一定的功耗，在电路正常工作的直流下不产生额外功耗，故可认为本示例所述过冲抑制和环路补偿模块103几乎不增加电路的额外功耗。
综上所述，本发明的一种抑制过冲的基准产生电路，通过正温度系数电流产生模块、参考电压产生模块及过冲抑制和环路补偿模块的设计，实现在输入节点的节点电压发生瞬变时，对所述节点电压进行抑制，以将其削弱在可接受的范围内，从而避免输出的所述参考电压发生过冲，同时在不增加额外功耗的情况下实现了快速启动。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种抑制过冲的基准产生电路，其特征在于，所述基准产生电路包括：
正温度系数电流产生模块，包括两级运算放大器，用于在将启动电压输入至所述两级运算放大器之间的输入节点以打破所述基准产生电路的简并点时，根据三极管比例和电阻值产生一具有正温度系数的电流以输出；
参考电压产生模块，连接于所述正温度系数电流产生模块，用于产生一具有负温度系数的电压，同时将所述正温度系数电流产生模块输出的具有正温度系数的电流转换为具有正温度系数的电压，并将具有正温度系数的电压和具有负温度系数的电压进行叠加，从而产生一与温度无关的参考电压以输出；
过冲抑制和环路补偿模块，连接于所述两级运算放大器之间的输入节点，用于在所述输入节点的节点电压发生瞬变时，对所述节点电压进行抑制以避免其发生过冲，从而避免所述参考电压产生模块输出的所述参考电压发生过冲。
2.根据权利要求1所述的抑制过冲的基准产生电路，其特征在于，所述正温度系数电流产生模块包括：第一三极管、第二三极管、第一电阻、第一级运算放大器、第二级运算放大器、第一PMOS管及第二PMOS管，所述第一三极管的基极连接于所述第一三极管的集电极、所述第二三极管的基极及所述第二三极管的集电极，同时接地，所述第一三极管的发射级连接于所述第一级运算放大器的第一输入端及所述第一PMOS管的漏极端，所述第二三极管的发射极连接于所述第一电阻的一端，所述第一电阻的另一端连接于所述第一级运算放大器的第二输入端及所述第二PMOS管的漏极端，所述第一级运算放大器的输出端连接于所述第二级运算放大器的输入端，同时作为所述正温度系数电流产生模块的输入节点以接入所述启动电压，所述第二级运算放大器的输出端连接于所述第一PMOS管的栅极端及所述第二PMOS管的栅极端，同时作为所述正温度系数电流产生模块的输出端，所述第一PMOS管的源极端连接于所述第二PMOS管的源极端，同时接入电源电压。
3.根据权利要求1所述的抑制过冲的基准产生电路，其特征在于，所述参考电压产生模块包括：第三三极管、第二电阻及第三PMOS管，所述第三三极管的基极连接于所述第三三极管的集电极，同时接地，所述第三三极管的发射极连接于所述第二电阻的一端，所述第二电阻的另一端连接于所述第三PMOS管的漏极端，同时作为所述参考电压产生模块的输出端，所述第三PMOS管的源极端接入电源电压，所述第三PMOS管的栅极端连接于所述正温度系数电流产生模块的输出端。
4.根据权利要求3所述的抑制过冲的基准产生电路，其特征在于，所述参考电压产生模块还包括：第三电阻，所述第三电阻的一端连接于所述第三三极管的集电极，所述第三电阻的另一端连接于所述第二电阻的另一端。
5.根据权利要求1所述的抑制过冲的基准产生电路，其特征在于，所述过冲抑制和环路补偿模块包括：耦合电容、第四电阻及一NMOS管，所述耦合电容的一端连接于所述NMOS管的漏极端，同时连接于所述两级运算放大器之间的输入节点，所述耦合电容的另一端连接于所述第四电阻的一端及所述NMOS管的栅极端，所述第四电阻的另一端连接于所述NMOS管的源极端，同时接地。
6.根据权利要求1所述的抑制过冲的基准产生电路，其特征在于，所述基准产生电路还包括：启动电压产生模块，连接于所述过冲抑制和环路补偿模块前端，用于在所述基准产生电路存在简并点时，输出所述启动电压以打破所述基准产生电路的简并点，从而完成所述基准产生电路的启动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911413723.3A CN113126688B (zh) | 2019-12-31 | 2019-12-31 | 一种抑制过冲的基准产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911413723.3A CN113126688B (zh) | 2019-12-31 | 2019-12-31 | 一种抑制过冲的基准产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113126688A true CN113126688A (zh) | 2021-07-16 |
| CN113126688B CN113126688B (zh) | 2023-01-10 |
Family
ID=76770318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911413723.3A Active CN113126688B (zh) | 2019-12-31 | 2019-12-31 | 一种抑制过冲的基准产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113126688B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113311896A (zh) * | 2021-07-29 | 2021-08-27 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040155700A1 (en) * | 2003-02-10 | 2004-08-12 | Exar Corporation | CMOS bandgap reference with low voltage operation |
| US20110006749A1 (en) * | 2009-07-08 | 2011-01-13 | Dialog Semiconductor Gmbh | Startup circuit for bandgap voltage reference generators |
| CN102385407A (zh) * | 2011-09-21 | 2012-03-21 | 电子科技大学 | 一种带隙基准电压源 |
| CN107153440A (zh) * | 2017-05-27 | 2017-09-12 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
| CN110568898A (zh) * | 2019-09-25 | 2019-12-13 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
-
2019
- 2019-12-31 CN CN201911413723.3A patent/CN113126688B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040155700A1 (en) * | 2003-02-10 | 2004-08-12 | Exar Corporation | CMOS bandgap reference with low voltage operation |
| US20110006749A1 (en) * | 2009-07-08 | 2011-01-13 | Dialog Semiconductor Gmbh | Startup circuit for bandgap voltage reference generators |
| CN102385407A (zh) * | 2011-09-21 | 2012-03-21 | 电子科技大学 | 一种带隙基准电压源 |
| CN107153440A (zh) * | 2017-05-27 | 2017-09-12 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
| CN110568898A (zh) * | 2019-09-25 | 2019-12-13 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113311896A (zh) * | 2021-07-29 | 2021-08-27 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
| CN113311896B (zh) * | 2021-07-29 | 2021-12-17 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
| WO2023005778A1 (zh) * | 2021-07-29 | 2023-02-02 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113126688B (zh) | 2023-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| CN110362144B (zh) | 基于指数补偿的低温漂高电源抑制比带隙基准电路 | |
| CN210691139U (zh) | 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器 | |
| CN102981545B (zh) | 一种高阶曲率补偿的带隙基准电压电路 | |
| CN112987836B (zh) | 一种高性能的带隙基准电路 | |
| CN109656299B (zh) | Ldo电路 | |
| CN107831819B (zh) | 一种基准电压源以及包括其的基准电流源 | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN108334144B (zh) | 一种高性能基准电压源及其实现方法 | |
| CN111142602B (zh) | 一种带隙基准电压源快速启动电路 | |
| Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
| CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
| CN111665897B (zh) | 负温度系数的稳压源电路 | |
| CN112859998A (zh) | 一种低功耗芯片的过温保护电路 | |
| CN113126688B (zh) | 一种抑制过冲的基准产生电路 | |
| TWI716323B (zh) | 電壓產生器 | |
| CN112181036B (zh) | 一种用于抗辐射场景的电压和电流基准电路 | |
| CN104820460B (zh) | 一种带隙基准电压源电路 | |
| CN211044054U (zh) | 一种电压和温度系数独立可调的基准电路 | |
| CN111293876A (zh) | 一种电荷泵的线性化电路 | |
| CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
| JPS58501343A (ja) | 電流源回路 | |
| CN115079762A (zh) | 低压差线性稳压器电路 | |
| CN116501121B (zh) | 带隙基准电路及芯片 | |
| CN114510104B (zh) | 一种带隙基准启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |