CN113113462A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN113113462A CN113113462A CN202110400268.4A CN202110400268A CN113113462A CN 113113462 A CN113113462 A CN 113113462A CN 202110400268 A CN202110400268 A CN 202110400268A CN 113113462 A CN113113462 A CN 113113462A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- display panel
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
Abstract
本申请实施例提供一种显示面板及显示装置,用于提高显示面板中膜层设置的灵活性。显示面板,包括多个子像素单元;衬底以及依次设置在衬底上的第一导电层、第二导电层和第一电极层;第一导电层,包括栅线以及位于子像素单元的第一栅极和第二栅极;栅线与第一栅极电连接;第二导电层,包括位于子像素单元的第一导电图案和第二导电图案,第一导电图案相对第二导电图案靠近第一栅极设置;第一电极层,包括位于子像素单元的辅助图案和电极图案,辅助图案与第二栅极和第一导电图案分别电连接;电极图案与所述第二导电图案电连接。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板及显示装置。
背景技术
目前市场对有机电致发光二极管(organic light-emitting diode,OLED)显示面板的需求较大,OLED显示面板由于具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、高色域、高对比度、响应速度快、耗能小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点,而成为当下显示产品追求采用的热点。
发明内容
本发明的实施例提供一种显示面板及显示装置,用于提高显示面板中膜层设置的灵活性。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,一种显示面板,包括多个子像素单元;衬底以及依次设置在所述衬底上的第一导电层、第二导电层和第一电极层;所述第一导电层,包括栅线以及位于所述子像素单元的第一栅极和第二栅极;所述栅线与所述第一栅极电连接;所述第二导电层,包括位于所述子像素单元的第一导电图案和第二导电图案,所述第一导电图案相对所述第二导电图案靠近所述第一栅极设置;所述第一电极层,包括位于所述子像素单元的辅助图案和电极图案,所述辅助图案与所述第二栅极和所述第一导电图案分别电连接;所述电极图案与所述第二导电图案电连接。
可选的,所述显示面板还包括第一绝缘层,所述第一绝缘层设置在所述第一导电层与所述第二导电层之间;所述第二导电层还包括电源线,所述电源线在所述衬底上的正投影与所述第二栅极在所述衬底上的正投影交叠;所述电源线的至少部分与所述第二栅极的至少部分构成电容器。
可选的,所述第二栅极沿第一方向,从所述子像素单元未设置有所述第一栅极的一端向所述第一栅极延伸,与所述第一栅极之间具有间隙;所述第二栅极沿第二方向的宽度大于所述第一栅极沿所述第二方向的宽度;所述第二方向为所述栅线的延伸方向,所述第二方向与所述第一方向相交。
可选的,所述电源线沿第二方向的宽度大于所述第一导电图案沿所述第二方向的宽度;所述电源线包括凹陷部,所述辅助图案在所述衬底上的正投影和所述第一导电图案在所述衬底上的正投影位于所述凹陷部在所述衬底上的正投影内;所述第二方向为所述栅线的延伸方向。
可选的,所述第一绝缘层上设置有第一过孔,所述第一过孔露出所述第二栅极;所述显示面板还包括第二绝缘层,所述第二绝缘层设置在所述第二导电层与所述第一电极层之间;所述第二绝缘层上设置有第二过孔、第三过孔以及第四过孔,所述第二过孔露出所述第二导电图案,所述第三过孔露出所述第一导电图案,所述第四过孔露出所述第一过孔。
可选的,所述显示面板还包括半导体层,所述半导体层设置在所述第二导电层靠近所述衬底一侧;所述半导体层包括第一半导体图案和第二半导体图案;至少一个所述子像素单元中,所述第一半导体图案和所述第二半导体图案独立间隔设置。
可选的,至少一个所述子像素单元中,所述半导体层包括独立间隔设置的多个所述第二半导体图案。
可选的,所述第二导电层还包括数据线,所述数据线包括朝向所述第一导电图案伸出的第一凸部,所述第一凸部与所述第一半导体图案电连接。
可选的,在所述显示面板还包括电源线的情况下,所述电源线包括朝向所述第二导电图案伸出的第二凸部,所述第二凸部与所述第二半导体图案电连接。
可选的,所述第二导电层包括多个沿第一方向依次排布的所述第二导电图案,多个所述第二导电图案均与所述电极图案电连接;其中,所述第一方向与所述栅线的延伸方向相交。
可选的,所述显示面板还包括依次设置在所述第一电极层远离所述衬底一侧的第一电致发光层和第二电极层以及依次设置在所述第一电极层朝向所述衬底一侧的第二电致发光层和第三电极层;所述第一电致发光层用于在所述电极图案与所述第二电极层的驱动下发光,所述第二电致发光层用于在所述电极图案与所述第三电极层的驱动下发光;其中,所述第一电极层的材料为透光材料。
可选的,所述第二电极层与所述第三电极层电连接。
可选的,所述第一电极层的材料的功函数大于4.7电子伏特。
第二方面,提供一种显示装置,包括第一方面所述的显示面板。
本发明提供的显示面板,通过采用与电极图案同层设置的辅助图案,将像素电路中的开关TFT的第二极与驱动TFT的栅极电连接。这样一来,在不增加膜层数量的情况下,可以无需限定开关TFT的第二极与驱动TFT的栅极的位置关系,从而可提高显示面板中膜层设置的灵活性,降低设计难度。
另外,显示面板将第一发光单元和第二发光单元通过共用的第一电极层并联叠层设置,实现一种具有双层发光层、并联叠层发光单元的结构,实现一种高发光亮度的全彩化OLED显示面板。在像素电路驱动显示面板中的发光单元发光时,第一发光单元和第二发光单元同时发光。这样一来,第一发光单元和第二发光单元的发光亮度叠加,可以有效提升显示面板的亮度,改善常规OLED显示面板亮度提升的问题。再者,若第一发光单元和第二发光单元中的一个发光单元失效后,另外一个发光单元仍然可以正常工作。因此,并联叠层设置第一发光单元和第二发光单元可以有效延长显示面板的寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种显示装置的结构示意图;
图2A为本申请实施例提供的一种子像素单元分布的示意图;
图2B为本申请实施例提供的一种显示面板的结构示意图;
图3A为本申请实施例提供的一种像素电路的示意图;
图3B为本申请实施例提供的另一种像素电路的示意图;
图4为本申请实施例提供的一种第一导电层的结构示意图;
图5为本申请实施例提供的一种第一绝缘层上第一过孔的结构示意图;
图6为本申请实施例提供的一种半导体层的结构示意图;
图7A为本申请实施例提供的一种第二导电层的结构示意图;
图7B为本申请实施例提供的另一种第二导电层的结构示意图;
图8A为本申请实施例提供的一种第二绝缘层上第二过孔、第三过孔及第四过孔的结构示意图;
图8B为图8A沿A-A向的剖视图;
图9为本申请实施例提供的一种第一电极层的结构示意图;
图10为本申请实施例提供的一种C-HTL的结构示意图;
图11为本申请实施例提供的一种HTL的结构示意图;
图12为本申请实施例提供的一种第一电致发光层的结构示意图;
图13为本申请实施例提供的一种C-ETL的结构示意图;
图14为本申请实施例提供的一种第二电极层的结构示意图;
图15A为本申请实施例提供的另一种显示面板的结构示意图;
图15B为本申请实施例提供的又一种像素电路的示意图;
图16为本申请实施例提供的又一种显示面板的结构示意图。
附图标记:
01-显示装置;100-显示面板;110-中框;120-壳体;130-盖板;1-衬底;2-第一发光单元;2′-第二发光单元;21-第一电极层;211-辅助图案;212-电极图案;22-第二电极层;22′-第三电极层;23-第一电致发光层;23′-第二电致发光层;3-封装层;4-像素电路;41-第一导电层;411-第一栅极;411′-栅线;412-第二栅极;42-第一绝缘层;421-第一过孔;43-半导体层;431-第一半导体图案;432-第二半导体图案;44-第二导电层;441-第一导电图案;442-第二导电图案;443-数据线;443′-第一凸部;444-电源线;444′-第二凸部;444″-凹陷部;45-第三绝缘层;5-第一像素界定层;5′-第二像素界定层;6-第二绝缘层;61-第二过孔;62-第三过孔;63-第四过孔;STFT-开关TFT;DTFT-驱动TFT;Cst-电容器;Data-数据信号端;VDD-第一电源信号端;VSS-第二电源信号端。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
此外,本申请中,“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义的,应当理解到,这些方向性术语是相对的概念,它们用于相对于的描述和澄清,其可以根据附图中部件所放置的方位的变化而相应地发生变化。
在本申请中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以通过中间媒介间接相连。“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
本申请实施例提供一种显示装置,本申请实施例涉及的显示装置例如可以是:平板电脑、手机、电子阅读器、遥控器、个人计算机(personal computer,简称PC)、笔记本电脑、个人数字助理(personal digital assistant,简称PDA)、车载设备、网络电视、可穿戴设备、电视机等。
本申请实施例对上述显示装置的具体形式不做特殊限制,以下为了方便说明,是以显示装置为手机为例进行的说明。
如图1所示,上述显示装置01,主要包括显示面板100、中框110、壳体120以及盖板130,显示面板100和中框110设置于壳体120内。
其中,上述中框110位于显示面板100和壳体120之间,中框110远离显示面板100的表面用于安装电池、电路板、摄像头(camera)、天线等内部元件。
盖板130位于显示面板100远离中框110一侧,盖板130例如可以是盖板玻璃(coverglass,简称CG),该盖板玻璃可以具有一定的韧性。
显示面板100具有能够看到显示画面的出光侧和与上述出光侧相对设置的背面,显示面板100的背面靠近中框110,盖板130设置在显示面板100的出光侧。
在本申请的一些实施例中,上述显示面板100例如可以为有机发光二极管(organic light emitting diode,简称OLED)显示面板或者量子点发光二极管(quantumdot light emitting diodes,简称QLED)显示面板。
以下为了便于说明,以显示面板100为OLED显示面板为例进行说明。
其中,OLED显示面板可以是顶发光型显示面板,也可以是底发光型显示面板,还可以是双面发光型显示面板。本申请实施例提供的OLED显示面板仅为一种示意,不做任何限定。
以下以几个示例对本申请实施例提供的显示面板100进行详细说明。
示例一
如图2A所示,显示面板100包括设置在衬底1上的多条栅线411′、多条数据线443以及由栅线411′与数据线443相交所围成的多个子像素(sub pixel)单元。
多个子像素单元包括发多种颜色光的子像素单元。上述多种颜色光至少包括第一颜色、第二颜色和第三颜色,第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。基于此,示例的,如图2A所示,显示面板100包括红光子像素单元R、绿光子像素单元G以及蓝光子像素单元B。其中,如图2B所示,显示面板100上的每个子像素单元均设置有第一发光单元2和像素电路4。
基于此,如图2B所示,显示面板100包括衬底1、设置在衬底1上的像素电路4、第一发光单元2以及封装层3。
其中,衬底1的材料可以包括柔性树脂材料。这样一来,该显示面板100为柔性显示面板。
关于像素电路4,如图3A所示,像素电路4包括数据写入子电路和驱动子电路,数据写入子电路连接扫描信号端Gate、数据信号端Data、第一电源信号端VDD以及驱动子电路,用于在扫描信号端Gate的控制下,将数据信号端Data的信号传输至驱动子电路。驱动子电路还连接第一电源信号端VDD,用于在数据写入子电路的控制下,将第一电源信号端VDD的信号传输至第一发光单元2。
第一发光单元2还连接第二电源信号端VSS,用于在驱动子电路输出的信号和第二电源信号端VSS的驱动下进行发光。
关于像素电路4中各子电路的结构,在本申请的一些实施例中,如图3A所示,数据写入子电路包括开关薄膜晶体管(thin film transistor,简称TFT)STFT和电容器Cst。驱动子电路包括驱动薄膜晶体管DTFT。
开关TFT的栅极连接扫描信号端Gate,开关TFT的第一极连接数据信号端Data,开关TFT的第二极连接电容器Cst的一端和驱动TFT的栅极。
电容器Cst的另一端连接第一电源信号端VDD。
驱动TFT的第一极连接第一电源信号端VDD,驱动TFT的第二极连接第一发光单元2。
基于上述像素电极4的结构,在驱动过程中,在扫描信号端Gate传输的开启信号的控制下,开关TFT打开。数据信号端Data的数据信号经电容器Cst的一端存储至电容器Cst,并传输至驱动TFT的栅极,控制驱动TFT的栅极打开。第一电源信号端VDD的第一电源信号经驱动TFT传输至第一发光单元2。第一发光单元2在驱动TFT传输的第一电源信号和第二电源信号端VSS传输的第二电源信号的驱动下发光。
需要说明的是,数据写入子电路还可以包括与开关TFT并联的多个开关晶体管。上述仅仅是对数据写入子电路的举例说明,其它与数据写入子电路功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
同理,如图3B所示,驱动子电路还可以包括与驱动TFT并联的多个驱动晶体管。上述仅仅是对驱动子电路的举例说明,其它与驱动子电路功能相同的结构在此不再一一赘述,但都应当属于本发明的保护范围。
另外,本发明实施例提供的晶体管的第一极可以为源极,第二极可以为漏极,或者晶体管的第一极可以为漏极,第二极为源极,本发明对此不作限定,根据晶体管的类型合理选择即可。图3A和图3B仅是以晶体管为N型晶体管为例进行示意。
以下为了便于说明,以像素电路4中驱动子电路包括多个并联的驱动TFT为例进行说明。
需要说明的是,本申请实施例提供的显示面板100的截面图(图2B)中,每个子像素单元仅示意了开关TFT,未示意驱动TFT。
关于上述显示面板100中第一发光单元2,如图2B所示,第一发光单元2设置于像素电路4远离衬底1的一侧。
示例的,第一发光单元2包括层叠设置的第一电极层21、有机材料功能层和第二电极层22。第一电极层21设置在第二电极22靠近像素电路4一侧。有机材料功能层设置在第一电极21和第二电极22之间。
在本申请的一些实施例中,有机材料功能层包括第一电致发光层23,第一电致发光层23用于在第一电极层21和第二电极层22的驱动下发光。
示例的,如图2B所示,红光子像素单元R包括的第一电致发光层23发红光,绿光子像素单元G包括的第一电致发光层23发绿光,蓝光子像素单元B包括的第一电致发光层23发蓝光。在这种情况下,显示面板100可以无需设置彩色滤光层。
或者示例的,每个子像素单元包括的第一电致发光层23发的光均为白光。在这种情况下,显示面板100还包括彩色滤光层(color filter,CF)。
或者示例的,每个子像素单元包括的第一电致发光层23发的光均为蓝光。在这种情况下,显示面板100还包括色变换层(capsulated color filter,CCF)。
在本申请的另一些实施例中,为了提高空穴和电子传输至第一电致发光层23的效率,有机材料功能层还可以包括公共空穴传输层(common hole transport layer,简称C-HTL)、空穴传输层(hole transport layer,简称HTL)以及公共电子传输层(commonelectron transport layer,简称C-ETL)。
C-HTL设置于第一电极层21靠近第一电致发光层23一侧,HTL设置于C-HTL和第一电致发光层23之间,C-ETL设置于第二电极层22和第一电致发光层23之间。
其中,如图2B所示,C-HTL可以理解为各个子像素单元共用同一C-HTL,或者理解为C-HTL为整层结构。HTL可以理解为与每个子像素单元各自对应的HTL。例如,与红光子像素单元R对应的HTL、与绿光子像素单元G对应的HTL以及与蓝光子像素单元B对应的HTL分别为独立的图案结构。
在此基础上,如图2B所示,显示面板100还包括第二绝缘层6,第二绝缘层6设置在像素电路4与第一发光单元2之间,用于避免像素电路4与第一发光单元2中的第一电极层21直接接触而发生短路。
如图2B所示,显示面板100还包括第一像素界定层5。第一像素界定层5设置在第二绝缘层6远离衬底1的一侧,且位于相邻第一电致发光层23之间,用于避免相邻第一发光单元2发出的基色光发生串扰。
关于显示面板100中的封装层3,如图2B所示,封装层3设置于第一发光单元2远离衬底1的一侧,用于对显示面板100进行封装。
其中,如图2A所示,显示面板100包括多个子像素单元,多个子像素单元阵列设置。以下,对显示面板100中各膜层位于一个子像素单元中的图案进行示意说明,各膜层中位于一个子像素单元中的图案可以阵列设置,以对应设置在多个子像素单元中。如图2B所示,显示面板100包括衬底1以及依次层叠设置在衬底1上的第一导电层41、第一绝缘层42、半导体层43、第二导电层44、第二绝缘层6、第一电极层21、C-HTL、第一像素界定层5、HTL、第一电致发光层23、C-ETL、第二电极层22和封装层3。
关于显示面板100中的第一导电层41,如图2B所示,第一导电层41设置在衬底1的表面上。
如图4所示,第一导电层41例如可以包括栅线411′、第一栅极411和第二栅极412,栅线411′与第一栅极411电连接。
其中,栅线411′例如可以和第一栅极411为一体结构,以便于提高显示面板100的集成度。基于此,第一栅极411可以理解为栅线411′上沿垂直于其延伸方向上的凸起。
本申请实施例中,将与栅线411′延伸方向相交的方向称为第一方向X,将栅线411′的延伸方向称为第二方向Y。
关于第一栅极411和第二栅极412的结构,如图4所示,第二栅极412的面积大于第一栅极411的面积。
示例的,第二栅极412沿第一方向X从子像素单元的未设置有第一栅极411的一端向第一栅极411延伸,与第一栅极411之间具有间隙,且第二栅极412沿第二方向Y的宽度s1大于第一栅极411沿第二方向Y的宽度s2。
其中,第二栅极412与第一栅极411之间间隙的大小,根据需要合理设置即可。
需要说明的是,本申请实施例中不对第一导电层41的材料进行限定,相关技术中用做栅极的材料均适用于本申请。
其中,第一导电层41中的第一栅极411作为像素电路4中开关TFT的栅极,第一导电层41中的第二栅极412作为像素电路4中驱动TFT的栅极。栅线411′与像素电路4中扫描信号端Gate电连接,用于向扫描信号端Gate传输扫描信号。
关于显示面板100中的第一绝缘层42,如图5所示,第一绝缘层42上设置有第一过孔421,第一过孔421露出第二栅极412。
其中,如图2B所示,第一绝缘层42设置在第一导电层41远离衬底1一侧。
需要说明的是,为了清楚的示意各膜层之间的关系,第一绝缘层42在后续的膜层示意图中均不示出,仅标记出第一过孔421的位置。
另外,本申请实施例对第一绝缘层42的材料不做限定,第一绝缘层42的材料可以是任意绝缘材料。
关于显示面板100中的半导体层43,如图2B所示,半导体层43设置在第一绝缘层42远离衬底1一侧。
如图6所示,半导体层43例如可以包括第一半导体图案431和第二半导体图案432。
至少一个子像素单元中,第一半导体图案431和第二半导体图案432独立间隔设置。
其中,显示面板中的多个子像素单元中半导体层43的结构可以相同。
关于第一半导体图案431,在一些实施例中,第一半导体图案431在衬底1上的正投影与第一栅极411在衬底1上的正投影交叠。
示例的,如图6所示,第一半导体图案431在衬底上的正投影落入第一栅极411在衬底上的正投影内。
关于第二半导体图案432,在一些实施例中,第二半导体图案432在衬底1上的正投影与第二栅极412在衬底1上的正投影交叠。
示例的,如图6所示,第二半导体图案432在衬底上的正投影落入第二栅极412在衬底上的正投影内。
在本申请的一些实施例中,至少一个子像素单元中,半导体层43包括一个第二半导体图案432。
在本申请的另一些实施例中,至少一个子像素单元中,半导体层43包括独立间隔设置的多个第二半导体图案432。
示例的,如图6所示,半导体层43包括多个第二半导体图案432,多个第二半导体图案432沿第一方向X依次独立间隔排布。
需要说明的是,本申请实施例对半导体层43的材料不做限定,半导体层43的材料例如可以包括有机半导体材料、氧化物半导体材料、多晶硅半导体材料或者非晶硅半导体材料等。
其中,半导体层43中的第一半导体图案431作为像素电路4中开关TFT的有源层,半导体层43中的第二半导体图案432作为像素电路4中驱动TFT的有源层。
关于显示面板100中的第二导电层44,如图2B所示,第二导电层44设置在半导体层43远离衬底1一侧。
如图7A所示,第二导电层44例如可以包括第一导电图案441、第二导电图案442、数据线443以及电源线444。
数据线443沿第一方向X延伸,与第一导电层41中的栅线411′相交,多条数据线443与多条栅线411′相交围成多个子像素单元。
数据线443包括朝向第一导电图案441伸出的第一凸部443′,第一凸部443′与上述第一半导体图案431电连接,第一导电图案441也与第一半导体图案431电连接。
第一凸部443′作为上述像素电路4中开关TFT的第一极,第一导电图案441作为上述像素电路4中开关TFT的第二极。数据线443与像素电路4中的数据信号端Data电连接,用于向数据信号端Data传输数据信号。
电源线444在衬底1上的正投影与第二栅极412在衬底1上的正投影交叠,电源线444包括朝向第二导电图案442伸出的第二凸部444′,第二凸部444′与第二半导体图案432电连接,第二导电图案442也与第二半导体图案432电连接。
其中,电源线444在衬底1上的正投影与第二栅极412在衬底1上的正投影交叠,可以理解为电源线444在衬底1上的正投影与第二栅极412在衬底1上的正投影至少部分重合,即,电源线444的至少部分和第二栅极412的至少部分交叠。
本申请实施例中,电源线444的至少部分与第二栅极412的至少部分构成上述像素电路4中的电容器Cst。
可以理解的是,电源线444的至少部分和第二栅极412的至少部分交叠,因此,电源线444和第二栅极412交叠的部分构成上述像素电路4中的电容器Cst。
第二凸部444′作为上述像素电路4中驱动TFT的第一极,第二导电图案442作为上述像素电路4中驱动TFT的第二极。电源线444与像素电路4中的第一电源信号端VDD电连接,用于向第一电源信号端VDD传输第一电源信号。
关于电源线444与第一导电图案441的位置关系,在本申请的一些实施例中,如图7A所示,电源线444沿第二方向Y的宽度大于第一导电图案441沿第二方向Y的宽度。
这样一来,上述第二栅极412和电源线444的面积均较大,使得由第二栅极412的至少部分、电源线444的至少部分以及位于两者之间的第一绝缘层42构成电容器Cst的存储量较大,有利于稳定驱动TFT栅极的电压。
在本申请的一些实施例中,如图7A所示,电源线444包括凹陷部444″,第一导电图案441在衬底1上的正投影位于凹陷部444″在衬底1上的正投影内,上述第一绝缘层42上的第一过孔421在衬底1上的正投影也位于凹陷部444″在衬底1上的正投影内。
其中,电源线444包括凹陷部444″,可以理解为,电源线444沿第二方向Y的宽度较宽,电源线444形成有凹陷部444″的那一段相对较窄,但电源线444依旧是一条完整的信号线,可以保证电源线444上信号的传递。
另外,通过上述关于第一过孔421的描述可知,第一过孔421露出第二栅极412。因此,第一过孔421在衬底1上的正投影位于凹陷部444″在衬底1上的正投影内,说明第二栅极412延伸至凹陷部444″所在区域内。或者理解为,第二栅极412在衬底1上的正投影与凹陷部444″在衬底1上的正投影交叠。
关于第一导电图案441与第二栅极412的位置关系,在本申请的一些实施例中,如图7A所示,第一导电图案441在衬底1上的正投影与第二栅极412在衬底1上的正投影交叠。
在本申请的另一些实施例中,如图7B所示,第一导电图案441在衬底1上的正投影与第二栅极412在衬底1上的正投影无交叠。这样一来,第一导电图案441与第二栅极412不存在正对的部分,可以减少导电层之间的电磁干扰。
其中,如图7B所示,在第二半导体图案432沿第一方向X依次排布的情况下,第二导电层44包括多个第二导电图案442,多个第二导电图案442沿第一方向X依次排布。
在这种情况下,多个沿第一方向X依次排布的第二半导体图案432与多个沿第一方向X依次排布的第二导电图案442对应设置。
另外,第一导电图案441作为开关TFT的第二极,第二导电图案442作为驱动TFT的第二极。因此,第一导电图案441靠近第一栅极411设置,第二导电图案442靠近第二栅极412设置。或者理解为,第一导电图案441相对第二导电图案442靠近第一栅极411设置。
需要说明的是,本申请实施例中不对第二导电层44的材料进行限定,相关技术中用做源漏电极的材料均适用于本申请。
关于显示面板100中的第二绝缘层6,如图2B所示,第二绝缘层6设置在第二导电层44远离衬底1一侧。
如图8A所示,第二绝缘层6上设置有第二过孔61、第三过孔62以及第四过孔63。
第二过孔61设置在第二导电图案442的上方,露出第二导电图案442。第三过孔62设置在第一导电图案441的上方,露出第一导电图案441。第四过孔63设置在上述第一绝缘层42中第一过孔421的上方,露出第一过孔421。
图8B为图8A沿A-A方向的剖视图,如图8B所示第四过孔63露出第一过孔421。
需要说明的是,为了清楚的示意各膜层之间的关系,第二绝缘层6在后续的膜层示意图中均不示出,仅标记出第二过孔61、第三过孔62的位置。由于第四过孔63设置在第一过孔421的上方,同样为了清楚示意,第四过孔63在后续的膜层示意图中不示出。
另外,本申请实施例对第二绝缘层6的材料不做限定,第二绝缘层6的材料可以是任意绝缘材料。
关于显示面板100中的第一电极层21,如图2B所示,第一电极层21设置在第二绝缘层6远离衬底1一侧。
如图9所示,第一电极层21例如可以包括辅助图案211和电极图案212。
辅助图案211在衬底1上的正投影位于上述电源线444的凹陷部444″在衬底1上的正投影内。电源线442′在衬底1上的正投影与辅助图案211在衬底1上的正投影无交叠。
辅助图案211通过第二绝缘层6上的第四过孔和第一绝缘层42上的第一过孔421与第二栅极412电连接,辅助图案211还通过第二绝缘层6上的第三过孔62与第一导电图案441电连接。
也就是说,像素电路4中的开关TFT的第二极与驱动TFT的栅极通过辅助图案211电连接。
电极图案212通过第二绝缘层6上的第二过孔61与第二导电图案442电连接。其中,在第二导电层44包括多个第二导电图案442的情况下,多个第二导电图案442均与电极图案212电连接。
也就是说,电极图案212通过第二过孔61与像素电路4中的驱动TFT的第二极电连接。
关于第一电极层21的材料,在本申请的一些实施例中,第一电极层21的材料为高功函数材料。
示例的,第一电极层21的材料的功函数大于4.7电子伏特。
例如,第一电极层21的材料可以是氧化铟锡(俗称ITO)、三氧化钼等金属氧化物。
第一电极层21的材料还可以是聚合物,如PEDOT:PSS。PEDOT:PSS是由PEDOT和PSS两种物质构成的。PEDOT是EDOT(3,4-乙烯二氧噻吩单体)的聚合物,PSS是聚苯乙烯磺酸盐。
其中,第一电极层21例如可以通过开口掩模版(open mask)利用溅射、热蒸镀、喷墨打印或旋转涂覆等方式形成。
关于显示面板100中的C-HTL,如图2B所示,C-HTL设置在第一电极层21远离衬底1一侧。
如图10所示,C-HTL为整层结构,位于显示面板100的多个子像素单元中。
其中,C-HTL用于提高空穴传输至第一电致发光层23的效率。本申请实施例中不对C-HTL的材料进行限定。
关于C-HTL的制备工艺,例如可以通过open mask利用蒸镀工艺形成C-HTL。
需要说明的是,为了清楚示意,在显示面板100的膜层结构示意图中,C-HTL不示出。
关于显示面板100中的第一像素界定层5,如图2B所示,第一像素界定层5设置在C-HTL远离衬底1一侧,位于相邻电极图案212之间,用于界定出显示面板100的发光区。
其中,第一像素界定层5例如可以构图工艺(例如包括曝光、显影、刻蚀等步骤)制备得到。
关于显示面板100中的HTL,如图2B所示,HTL设置在C-HTL远离衬底1一侧。
如图11所示,HTL在衬底上的正投影位于电极图案212在衬底上的正投影内,用于提高空穴传输至第一电致发光层23的效率。
也就是说,每个子像素单元分别设置有HTL,或者理解为,红光子像素单元R中对应设置有R-HTL、绿光子像素单元G中对应设置有G-HTL以及蓝光子像素单元B中对应设置有B-HTL。
需要说明的是,图11中HTL的图案仅为一种示意,不做任何限定。
关于HTL的制备工艺,例如可以通过精细掩模版(fine metal mask,简称FMM)利用蒸镀工艺完成R-HTL、G-HTL及B-HTL的制作。
关于显示面板100中的第一电致发光层23,如图2B所示,第一电致发光层23设置HTL远离衬底1一侧。
如图12所示,第一电致发光层23在衬底上的正投影位于电极图案212在衬底上的正投影内,用于在电极图案212和第二电极层22的驱动下发光。
也就是说,每个子像素单元分别设置有第一电致发光层23,或者理解为,红光子像素单元R中对应设置有第一电致发光层23、绿光子像素单元G中对应设置有第一电致发光层23以及蓝光子像素单元B中对应设置有第一电致发光层23。
需要说明的是,图12中第一电致发光层23的图案仅为一种示意,不做任何限定。
关于第一电致发光层23的制备方式,例如可以通过FMM利用蒸镀工艺完成第一电致发光层23的制备。
在本申请的一些实施例中,第一电致发光层23和HTL例如可以通过同一道FMM制备得到。在这种情况下,第一电致发光层23和HTL的图案大小相同。或者理解为,第一电致发光层23在衬底1上的正投影和HTL在衬底1上的正投影重合。
在这种情况下,显示面板100中的红光子像素单元R中的第一电致发光层23和HTL通过同一道FMM制备得到。显示面板100中的绿光子像素单元G中的第一电致发光层23和HTL通过同一道FMM制备得到。显示面板100中的蓝光子像素单元B中的第一电致发光层23和HTL通过同一道FMM制备得到。
即,位于红光子像素单元R、绿光子像素单元G以及蓝光子像素单元B中的第一电致发光层23和HTL总共通过3道FMM即可得到。
关于显示面板100中的C-ETL,如图2B所示,C-ETL设置第一电致发光层23远离衬底1一侧。
如图13所示,C-ETL为整层结构,位于显示面板100的多个子像素单元中。
其中,C-ETL用于提高电子传输至第一电致发光层23的效率。本申请实施例中不对C-ETL的材料进行限定。
关于C-ETL的制备方式,例如可以通过开口掩模版利用蒸镀工艺完成C-ETL的制作。
需要说明的是,以下为了清楚示意,在显示面板100的膜层结构示意图中C-ETL不示出。
关于显示面板100中的第二电极层22,如图2B所示,第二电极层22设置在C-ETL远离衬底1一侧。
如图14所示,第二电极层22为整层结构,位于显示面板100的多个子像素单元中。
关于显示面板100中的封装层3,如图2B所示,封装层3设置在第二电极层22远离衬底1一侧,用于对像素电路4和发光单元2进行封装。
基于此,通过上述描述可知,电极图案212相当于发光单元2中的阳极,第二电极层22相当于发光单元2中的阴极。电极图案212接收显示面板100中像素电路4传输的第一电源信号,第二电极层22接收第二电源信号端VSS传输的第二电源信号。第一电致发光层23在电极图案212和第二电极层22的驱动下发光。
其中,第一电源信号例如为高电平信号vdd,第二电源信号例如为低电平信号vss。
本示例中提供的显示面板100,通过采用与电极图案212同层设置的辅助图案211,将像素电路4中的开关TFT的第二极与驱动TFT的栅极电连接。这样一来,在不增加膜层数量的情况下,可以无需限定开关TFT的第二极与驱动TFT的栅极的位置关系,从而可提高显示面板100中膜层设置的灵活性,降低设计难度。
示例二
示例二与示例一的不同之处在于,显示面板100中还包括第二发光单元。也就是说,显示面板100中的每个子像素单元中同时包括第一发光单元2和第二发光单元。
如图15A所示,本申请实施例还提供一种显示面板100,显示面板100包括衬底1、设置在衬底1上的像素电路4、第二发光单元2′、第二像素界定层5′、第一发光单元2、第一像素界定层5以及封装层3。
像素电路4、第一像素界定层5以及封装层3的结构可以与示例一中相同,可以参考示例一中的相关描述,此处不再赘述。
关于显示面板100中的第一发光单元2,如图15A所示,第一发光单元2包括依次层叠设置的第一电极层21、C-HTL、HTL、第一电致发光层23、C-ETL以及第二电极层22。
第一发光单元2中各膜层的结构,可以与示例一中相同,可以参考相关描述,此处不再赘述。
关于显示面板100中的第二发光单元2′,如图15A所示,第二发光单元2′设置在第一发光单元2靠近衬底1的一侧。
第二发光单元2′包括沿远离衬底1的方向,依次层叠设置的第三电极层22′、C-ETL′、第二电致发光层23′、HTL′、C-HTL′。或者理解为,第二发光单元2′包括沿朝向衬底1的方向,依次层叠设置的C-HTL′、HTL′、第二电致发光层23′、C-ETL′、第三电极层22′。
第三电极层22′设置在第二绝缘层6远离衬底1一侧,第三电极层22′的结构可以与第一发光单元2中的第二电极层22的结构相同,可以参考相关描述,此处不再赘述。
其中,第三电极层22′的材料例如可以是反光材料。示例的,第三电极层22′的材料为ITO/Ag(银)/ITO。
C-ETL′设置在第三电极层22′远离衬底1一侧,C-ETL′的结构可以与第一发光单元2中的C-ETL的结构相同,可以参考相关描述,此处不再赘述。
第二电致发光层23′设置在C-ETL′远离衬底1一侧,第二电致发光层23′的结构可以与第一发光单元2中的第一电致发光层23的结构相同,可以参考相关描述,此处不再赘述。
HTL′设置在第二电致发光层23′远离衬底1一侧,HTL′的结构可以与第一发光单元2中的HTL的结构相同,可以参考相关描述,此处不再赘述。
其中,参考实施例一中的相关描述可知,第二电致发光层23′和HTL′可以采用同一道FMM制备得到。在这种情况下,第二电致发光层23′和HTL′的图案大小相同。或者理解为,第二电致发光层23′在衬底1上的正投影和HTL′在衬底1上的正投影重合。
在这种情况下,显示面板100中的红光子像素单元R中的第二电致发光层23′和HTL′通过同一道FMM制备得到。显示面板100中的绿光子像素单元G中的第二电致发光层23′和HTL′通过同一道FMM制备得到。显示面板100中的蓝光子像素单元B中的第二电致发光层23′和HTL′通过同一道FMM制备得到。
即,位于红光子像素单元R、绿光子像素单元G以及蓝光子像素单元B中的第二电致发光层23′和HTL′总共通过3道FMM即可得到。
这样一来,位于红光子像素单元R、绿光子像素单元G以及蓝光子像素单元B中的第一电致发光层23和HTL总共通过3道FMM制备得到,位于红光子像素单元R、绿光子像素单元G以及蓝光子像素单元B中的第二电致发光层23′和HTL′总共通过3道FMM制备得到,总共需要6道FMM即可得到,采用的FMM数量少,工艺步骤简单。
C-HTL′设置在HTL′远离衬底1一侧,C-HTL′的结构可以与第一发光单元2中的C-HTL的结构相同,可以参考相关描述,此处不再赘述。
在上述结构的基础上,在本申请的一些实施例中,第二发光单元2′还包括第四电极层,第四电极层设置在C-HTL′远离衬底1一侧。
这种情况下,第二电致发光层23′用于在第三电极层22′和第四电极层的驱动下发光。
如图15A所示,在本申请的另一些实施例中,第二发光单元2′与第一发光单元2共用第一电极层21。
这种情况下,第二电致发光层23′用于在第三电极层22′和第一电极层21的驱动下发光。
这样一来,可以减少显示面板100的膜层数量,降低显示面板100的厚度。
在本申请的一些实施例中,第一电极层21的材料为透光材料。第一电极层21的材料例如为半透明或者高透明材料。
这样一来,可以保证第二发光单元2′发的光透过第一电极层21,到达显示面板100的出光侧,以提高显示面板100的亮度。
在本申请的一些实施例中,第三电极层22′和第二电极层22电连接,二者连接同一第二电源信号端VSS。
关于显示面板100中的第二像素界定层5′,如图15A所示,第二像素界定层5′设置在C-ETL′远离衬底1一侧,位于相邻第二发光单元2′之间,用于界定出显示面板100的发光区,避免相邻第二发光单元2′发出的光发生串扰。
同理,可以理解的是,第一像素界定层5位于相邻第一发光单元2之间,用于界定出显示面板100的发光区,避免相邻第一发光单元2发出的光发生串扰。
基于本示例提供的显示面板100的结构,如图15B所示,显示面板中的像素电路4与第一发光单元2和第二发光单元2′均电连接。像素电路4中的驱动TFT传输的第一电源信号传输至第一电极层21,共用第一电极层21的第一发光单元2和第二发光单元2′同时发光。或者,像素电路4中的驱动TFT传输的第一电源信号传输至第一电极层21和第四电极层,以驱动第一发光单元2和第二发光单元2′同时发光。
本示例中,第一发光单元2和第二发光单元2′通过共用的第一电极层21并联叠层设置,实现一种具有双层发光层、并联叠层发光单元的结构,实现一种高发光亮度的全彩化OLED显示面板。在像素电路4驱动显示面板100中的发光单元发光时,第一发光单元2和第二发光单元2′同时发光。这样一来,第一发光单元2和第二发光单元2′的发光亮度叠加,可以有效提升显示面板100的亮度,改善常规OLED显示面板亮度提升的问题。
另外,若第一发光单元2和第二发光单元2′中的一个发光单元失效后,另外一个发光单元仍然可以正常工作。例如可以是第一发光单元2失效,第二发光单元2′仍然正常工作。也可以是第二发光单元2′失效,第一发光单元2仍然正常工作。因此,并联叠层设置第一发光单元2和第二发光单元2′可以有效延长显示面板100的寿命。
示例三
示例三与示例一和示例二的不同之处在于,显示面板100中像素电路4的TFT中膜层位置关系不同。
如图16所示,本申请实施例还提供一种显示面板100,显示面板100包括衬底1、依次层叠设置在衬底1上的半导体层43、第一绝缘层42、第一导电层41、第三绝缘层45、第二导电层44、第二绝缘层6、第一发光单元2、第二发光单元2′以及封装层3。
第一发光单元2、第二发光单元2′以及封装层3可以与示例二中相同,可以参考示例二中的相关描述,此处不再赘述。
第一绝缘层42与示例一的不同之处在于,第一绝缘层42在示例一结构的基础上,还包括用于实现第二导电层44中的第一导电图案441和第一凸起443′与半导体层43上的第一半导体图案431电连接的第五过孔,以及用于实现第二导电层44中的第二导电图案442和第二凸起444′与半导体层43上的第二导体图案432电连接的第六过孔。
第三绝缘层45设置在第一导电层41与第二导电层44之间,第三绝缘层45包括用于实现第二导电层44中的第一导电图案441和第一凸起443′与半导体层43上的第一半导体图案431电连接的第七过孔。其中,第七过孔露出第一绝缘层42上的第五过孔。
第三绝缘层45还包括用于实现第二导电层44中的第二导电图案442和第二凸起444′与半导体层43上的第二导体图案432电连接的第八过孔。其中,第八过孔露出第一绝缘层42上的第六过孔。半导体层43、第一导电层41、第二导电层44以及第二绝缘层6的结构,可以与示例一中相同,可以参考示例一中的相关描述,此处不再赘述。与示例一的不同之处在于,膜层之间的相对位置关系不同。
也就是说,如图2B所示,示例一中,半导体层43设置在第一绝缘层42背离衬底1一侧,第一导电层41设置在第一绝缘层42朝向衬底1一侧。
或者理解为,示例一中像素电路4包括的TFT为底栅型TFT。
如图16所示,本示例中,半导体层43设置在第一绝缘层42朝向衬底1一侧,第一导电层41设置在第一绝缘层42背离衬底1一侧。
或者理解为,本示例中像素电路4包括的TFT为顶栅型TFT。
在这种情况下,第二导电层44中的第一导电图案441和第一凸起443′通过第一绝缘层42上的第五过孔和第三绝缘层45上的第七过孔与半导体层43上的第一半导体图案431电连接。
第二导电层44中的第二导电图案442和第二凸起444′通过第一绝缘层42的第六过孔和第三绝缘层45上的第八过孔与半导体层43上的第二导体图案432电连接。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种显示面板,其特征在于,包括多个子像素单元;
衬底以及依次设置在所述衬底上的第一导电层、第二导电层和第一电极层;
所述第一导电层,包括栅线以及位于所述子像素单元的第一栅极和第二栅极;所述栅线与所述第一栅极电连接;
所述第二导电层,包括位于所述子像素单元的第一导电图案和第二导电图案,所述第一导电图案相对所述第二导电图案靠近所述第一栅极设置;
所述第一电极层,包括位于所述子像素单元的辅助图案和电极图案,所述辅助图案与所述第二栅极和所述第一导电图案分别电连接;所述电极图案与所述第二导电图案电连接。
2.根据权利要求1所述的显示面板,其特征在于,所述显示面板还包括第一绝缘层,所述第一绝缘层设置在所述第一导电层与所述第二导电层之间;
所述第二导电层还包括电源线,所述电源线在所述衬底上的正投影与所述第二栅极在所述衬底上的正投影交叠;
所述电源线的至少部分与所述第二栅极的至少部分构成电容器。
3.根据权利要求2所述的显示面板,其特征在于,所述第二栅极沿第一方向,从所述子像素单元未设置有所述第一栅极的一端向所述第一栅极延伸,与所述第一栅极之间具有间隙;所述第二栅极沿第二方向的宽度大于所述第一栅极沿所述第二方向的宽度;
所述第二方向为所述栅线的延伸方向,所述第二方向与所述第一方向相交。
4.根据权利要求2所述的显示面板,其特征在于,所述电源线沿第二方向的宽度大于所述第一导电图案沿所述第二方向的宽度;所述电源线包括凹陷部,所述辅助图案在所述衬底上的正投影和所述第一导电图案在所述衬底上的正投影位于所述凹陷部在所述衬底上的正投影内;
所述第二方向为所述栅线的延伸方向。
5.根据权利要求2所述的显示面板,其特征在于,所述第一绝缘层上设置有第一过孔,所述第一过孔露出所述第二栅极;
所述显示面板还包括第二绝缘层,所述第二绝缘层设置在所述第二导电层与所述第一电极层之间;所述第二绝缘层上设置有第二过孔、第三过孔以及第四过孔,所述第二过孔露出所述第二导电图案,所述第三过孔露出所述第一导电图案,所述第四过孔露出所述第一过孔。
6.根据权利要求1-5任一项所述的显示面板,其特征在于,所述显示面板还包括半导体层,所述半导体层设置在所述第二导电层靠近所述衬底一侧;所述半导体层包括第一半导体图案和第二半导体图案;
至少一个所述子像素单元中,所述第一半导体图案和所述第二半导体图案独立间隔设置。
7.根据权利要求6所述的显示面板,其特征在于,至少一个所述子像素单元中,所述半导体层包括独立间隔设置的多个所述第二半导体图案。
8.根据权利要求6所述的显示面板,其特征在于,所述第二导电层还包括数据线,所述数据线包括朝向所述第一导电图案伸出的第一凸部,所述第一凸部与所述第一半导体图案电连接。
9.根据权利要求6所述的显示面板,其特征在于,在所述显示面板还包括电源线的情况下,所述电源线包括朝向所述第二导电图案伸出的第二凸部,所述第二凸部与所述第二半导体图案电连接。
10.根据权利要求1所述的显示面板,其特征在于,所述第二导电层包括多个沿第一方向依次排布的所述第二导电图案,多个所述第二导电图案均与所述电极图案电连接;
其中,所述第一方向与所述栅线的延伸方向相交。
11.根据权利要求1所述的显示面板,其特征在于,所述显示面板还包括依次设置在所述第一电极层远离所述衬底一侧的第一电致发光层和第二电极层以及依次设置在所述第一电极层朝向所述衬底一侧的第二电致发光层和第三电极层;
所述第一电致发光层用于在所述电极图案与所述第二电极层的驱动下发光,所述第二电致发光层用于在所述电极图案与所述第三电极层的驱动下发光;
其中,所述第一电极层的材料为透光材料。
12.根据权利要求11所述的显示面板,其特征在于,所述第二电极层与所述第三电极层电连接。
13.根据权利要求11所述的显示面板,其特征在于,所述第一电极层的材料的功函数大于4.7电子伏特。
14.一种显示装置,其特征在于,包括权利要求1-13任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110400268.4A CN113113462B (zh) | 2021-04-14 | 2021-04-14 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110400268.4A CN113113462B (zh) | 2021-04-14 | 2021-04-14 | 显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113113462A true CN113113462A (zh) | 2021-07-13 |
CN113113462B CN113113462B (zh) | 2023-08-11 |
Family
ID=76716762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110400268.4A Active CN113113462B (zh) | 2021-04-14 | 2021-04-14 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113113462B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113707693A (zh) * | 2021-08-13 | 2021-11-26 | 深圳市华星光电半导体显示技术有限公司 | 有机发光二极管像素结构及其制造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318556A (ja) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | アクティブマトリクス型平面表示装置およびその製造方法 |
KR20040063518A (ko) * | 2003-01-08 | 2004-07-14 | 삼성전자주식회사 | 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2010060683A (ja) * | 2008-09-02 | 2010-03-18 | Hitachi Displays Ltd | 表示装置 |
CN103794633A (zh) * | 2014-01-27 | 2014-05-14 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN104393188A (zh) * | 2014-11-28 | 2015-03-04 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示基板及其制作方法、显示装置 |
CN105405402A (zh) * | 2015-12-30 | 2016-03-16 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路及其驱动方法、oled显示面板及显示装置 |
CN107342304A (zh) * | 2016-04-29 | 2017-11-10 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
CN207425859U (zh) * | 2017-10-27 | 2018-05-29 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN108336107A (zh) * | 2017-01-19 | 2018-07-27 | 京东方科技集团股份有限公司 | 有机发光二极管(oled)阵列基板及其制备方法、显示装置 |
JP2019012642A (ja) * | 2017-06-30 | 2019-01-24 | 株式会社Joled | 有機el表示パネル及び有機el表示パネルの製造方法 |
CN109728054A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
CN110764329A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示面板、显示装置 |
-
2021
- 2021-04-14 CN CN202110400268.4A patent/CN113113462B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318556A (ja) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | アクティブマトリクス型平面表示装置およびその製造方法 |
KR20040063518A (ko) * | 2003-01-08 | 2004-07-14 | 삼성전자주식회사 | 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2010060683A (ja) * | 2008-09-02 | 2010-03-18 | Hitachi Displays Ltd | 表示装置 |
CN103794633A (zh) * | 2014-01-27 | 2014-05-14 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN104393188A (zh) * | 2014-11-28 | 2015-03-04 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示基板及其制作方法、显示装置 |
CN105405402A (zh) * | 2015-12-30 | 2016-03-16 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路及其驱动方法、oled显示面板及显示装置 |
CN107342304A (zh) * | 2016-04-29 | 2017-11-10 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
CN108336107A (zh) * | 2017-01-19 | 2018-07-27 | 京东方科技集团股份有限公司 | 有机发光二极管(oled)阵列基板及其制备方法、显示装置 |
JP2019012642A (ja) * | 2017-06-30 | 2019-01-24 | 株式会社Joled | 有機el表示パネル及び有機el表示パネルの製造方法 |
CN207425859U (zh) * | 2017-10-27 | 2018-05-29 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN109728054A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
CN110764329A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示面板、显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113707693A (zh) * | 2021-08-13 | 2021-11-26 | 深圳市华星光电半导体显示技术有限公司 | 有机发光二极管像素结构及其制造方法 |
CN113707693B (zh) * | 2021-08-13 | 2023-12-05 | 深圳市华星光电半导体显示技术有限公司 | 有机发光二极管像素结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113113462B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
US20200411622A1 (en) | Array substrate, display panel and fabrication method of array substrate | |
US10964772B2 (en) | OLED plate, display panel and display device using the same | |
US20210141304A1 (en) | Mask strips, array substrates and display screens | |
CN114373774A (zh) | 显示基板及其制备方法、显示装置 | |
US11805677B2 (en) | Display substrate, display panel, and manufacturing method of display substrate | |
CN113644220B (zh) | 一种显示面板、一种显示面板的制备方法和显示装置 | |
CN112331708B (zh) | 显示面板 | |
CN114830220A (zh) | 显示面板及显示装置 | |
CN115425053A (zh) | 显示基板及显示装置 | |
US20220223669A1 (en) | Display device | |
US20240040880A1 (en) | Display panel and display device | |
CN215266306U (zh) | 显示面板及显示装置 | |
CN113113462B (zh) | 显示面板及显示装置 | |
WO2024022123A1 (zh) | 显示面板及其制备方法、电子设备 | |
US11864420B2 (en) | Display panel with anode electrode comprising first transparent conductive layer and metal layer, and manufacturing method thereof, and display apparatus | |
CN115497998A (zh) | 显示基板及其制备方法、显示装置 | |
CN110047879B (zh) | 一种显示面板以及电子装置 | |
CN114335122A (zh) | 显示面板和显示装置 | |
CN113196492A (zh) | 显示面板及显示装置 | |
CN113948661B (zh) | 显示基板和显示装置 | |
US20220399379A1 (en) | Driving backplane and method of manufacturing the same, and display apparatus | |
US20220416198A1 (en) | Display substrate and display device | |
CN113594212B (zh) | 显示面板及其制备方法、显示装置 | |
WO2024060127A1 (zh) | 显示基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |