CN113113437B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN113113437B CN113113437B CN202110333691.7A CN202110333691A CN113113437B CN 113113437 B CN113113437 B CN 113113437B CN 202110333691 A CN202110333691 A CN 202110333691A CN 113113437 B CN113113437 B CN 113113437B
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- electrode
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010409 thin film Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 39
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 231
- 239000004065 semiconductor Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- -1 polyethylene Polymers 0.000 description 7
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000747 poly(lactic acid) Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004626 polylactic acid Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请实施例公开了一种阵列基板及其制备方法，在阵列基板中，第一导电层设置在薄膜晶体管结构层上，第一导电层包括第一电极；感光二极管设置在第一电极上；第一绝缘层覆盖所述感光二极管，第一绝缘层上开设有第一开孔，第一开孔裸露出感光二极管；第二导电层包括保护部，保护部设置在第一开孔内且与感光二极管相连；第二绝缘层覆盖第一绝缘层，第二绝缘层上开设有第二开孔和第三开孔，第二开孔裸露出保护部，第二开孔的深度小于第三开孔的深度；第三导电层设置在第二绝缘层上，第三导电层包括第二电极，第二电极通过第二开孔连接于保护部。本申请在感光二极管上形成一保护部，避免在曝光和蚀刻第三开孔的过程，降低感光二极管的性能。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
光学指纹识别技术利用光的折射和反射原理，当光照射到手指上，被手指反射到感光器件上，由于指纹谷和脊对光的反射不同，感光器件所接受到谷和脊的反射光强不同，然后再将光信号转换为电学信号，从而进行指纹识别。
在对现有技术的研究和实践过程中，本申请的发明人发现，目前，在光学指纹识别模块集成在面板中的制程中，由于感光器件设置在薄膜晶体管结构层之上，因此在绝缘叠层上同时形成不同孔深的开孔时，浅孔对应的器件长时间处于蚀刻中，导致器件的性能变差；比如对应于感光器件的浅孔和对应于感光器件下方的导电膜层的深孔，感光器件长时间处在曝光和蚀刻中，导致感光器件的性能变差。
发明内容
本申请实施例提供一种阵列基板及其制备方法，用于在绝缘层上同时形成深孔和浅孔的制程中，达到保护浅孔对应的器件的效果。
本申请实施例提供一种阵列基板，其包括：
基板；
薄膜晶体管结构层，所述薄膜晶体管结构层设置在所述基板上，所述薄膜晶体管结构层包括第一薄膜晶体管；
第一导电层，所述第一导电层设置在所述薄膜晶体管结构层上，所述第一导电层包括第一电极，所述第一电极与所述第一薄膜晶体管连接；
感光二极管，所述感光二极管设置在所述第一电极上；
第一绝缘层，所述第一绝缘层覆盖所述感光二极管和所述薄膜晶体管结构层，所述第一绝缘层上开设有第一开孔，所述第一开孔裸露出所述感光二极管；
第二导电层，所述第二导电层设置在所述第一绝缘层上，所述第二导电层包括保护部，所述保护部设置在所述第一开孔内且与所述感光二极管相连；
第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述第二导电层，所述第二绝缘层上开设有第二开孔和第三开孔，所述第二开孔裸露出所述保护部，所述第二开孔的深度小于所述第三开孔的深度；以及
第三导电层，所述第三导电层设置在所述第二绝缘层上，所述第三导电层包括第二电极，所述第二电极通过所述第二开孔连接于所述保护部。
可选的，在本申请的一些实施例中，所述保护部设置在所述第一开孔内，并自所述第一开孔的周壁向所述第一开孔的外周延伸设定距离，所述设定距离小于或等于0.5微米。
可选的，在本申请的一些实施例中，所述薄膜晶体管结构层包括第二薄膜晶体管，所述第三导电层包括像素电极，所述像素电极通过所述第三开孔连接于所述第二薄膜晶体管的源极或漏极。
可选的，在本申请的一些实施例中，所述第一导电层还包括触控走线和信号走线，所述第二导电层包括公共电极和电容器的部分；所述触控走线连接于所述公共电极，所述第一电极连接于所述电容器；
所述第二电极连接于所述信号走线；所述像素电极连接于裸露的源极或漏极。
可选的，在本申请的一些实施例中，所述感光二极管与所述第一薄膜晶体管重叠设置。
相应的，本申请实施例还提供一种阵列基板的制备方法，其包括以下步骤：
在基板上形成薄膜晶体管结构层，所述薄膜晶体管结构层包括第一薄膜晶体管；
在所述薄膜晶体管结构层上形成第一导电层，所述第一导电层包括第一电极，所述第一电极与所述第一薄膜晶体管连接；
在所述第一电极上形成感光二极管；
在所述感光二极管上形成第一绝缘层，所述第一绝缘层还覆盖所述薄膜晶体管结构层，所述第一绝缘层上开设有第一开孔，所述第一开孔裸露出所述感光二极管；
在所述第一绝缘层上形成第二导电层，所述第二导电层包括保护部，所述保护部设置在所述第一开孔内且与所述感光二极管相连；
在所述第二导电层上形成第二绝缘层，所述第二绝缘层上开设有第二开孔和第三开孔，所述第二开孔裸露出所述保护部，所述第二开孔的深度小于所述第三开孔的深度；
在所述第二绝缘层上形成第三导电层，所述第三导电层包括第二电极，所述第二电极通过所述第二开孔连接于所述保护部。
可选的，在本申请的一些实施例中，所述保护部设置在所述第一开孔内，并自所述第一开孔的周壁向所述第一开孔的外周延伸设定距离，所述设定距离小于或等于0.5微米。
可选的，在本申请的一些实施例中，所述薄膜晶体管结构层包括第二薄膜晶体管；在所述第二导电层上形成第二绝缘层，包括以下步骤：
在所述第二导电层上沉积绝缘材料形成绝缘材料层；
对所述绝缘材料层对应于所述保护部和所述第二薄膜晶体管的源极或漏极的部分进行曝光和蚀刻处理，形成第二开孔和第三开孔；所述第二开孔裸露所述保护部，所述第三开孔裸露所述第二薄膜晶体管的源极或漏极。
可选的，在本申请的一些实施例中，所述第一导电层还包括触控走线和信号走线，所述第二导电层包括公共电极和电容器的部分；所述触控走线连接于所述公共电极，所述第一电极连接于所述电容器；
所述第二电极连接于所述信号走线；所述第三导电层包括像素电极，所述像素电极通过所述第三开孔连接于所述源极或所述漏极。
可选的，在本申请的一些实施例中，所述感光二极管与所述第一薄膜晶体管重叠设置。
本申请实施例在第二开孔形成之前，在对应的感光二极管上形成一保护部，随后在第二绝缘层形成第二开孔(浅孔)和第三开孔(深孔)的过程中，避免在曝光和蚀刻第三开孔的过程，降低感光二极管的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构示意图；
图2是本申请实施例提供的阵列基板的制备方法的流程示意图；
图3是本申请实施例提供的阵列基板的制备方法的步骤B1的示意图；
图4是本申请实施例提供的阵列基板的制备方法的步骤B2的示意图；
图5是本申请实施例提供的阵列基板的制备方法的步骤B3的示意图；
图6是本申请实施例提供的阵列基板的制备方法的步骤B4的示意图；
图7是本申请实施例提供的阵列基板的制备方法的步骤B5的示意图；
图8是本申请实施例提供的阵列基板的制备方法的步骤B6的示意图；
图9是本申请实施例提供的阵列基板的制备方法的步骤B7的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板及其制备方法，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
本申请实施例提供一种阵列基板100，其包括基板11、薄膜晶体管结构层12、第一导电层13、第三绝缘层14、感光二极管15、第一绝缘层16、第二导电层17、第二绝缘层18和第三导电层19。
薄膜晶体管结构层12设置在基板11上。薄膜晶体管结构层12包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。
其中，第一薄膜晶体管TFT1可以是顶栅型薄膜晶体管或底栅型薄膜晶体管；第二薄膜晶体管TFT2可以是顶栅型薄膜晶体管或底栅型薄膜晶体管。第一薄膜晶体管TFT1可以是P型薄膜晶体管或N型薄膜晶体管；第二薄膜晶体管TFT2可以是P型薄膜晶体管或N型薄膜晶体管。在本第一实施例中，以第一薄膜晶体管TFT1和第二薄膜晶体管TFT2均为N型的顶栅薄膜晶体管为例进行阐述，但不限于此。
第一导电层13设置在薄膜晶体管结构层12上。第一导电层13包括第一电极131、触控走线132和信号走线133。第一电极131与第一薄膜晶体管TFT1连接。
第三绝缘层14设置在第一导电层13上。
感光二极管15设置在第一电极131上。可选的，感光二极管15包括依次设置在第一电极131上的第一半导体层151、本征半导体层152和第二半导体层153。
本实施例以第一半导体层151是N型半导体层，第二半导体层153是P型半导体层为例进行说明，但不限于此，比如第一半导体层151也可以是P型半导体层，第二半导体层153是N型半导体层。
在一些实施例中，也可以是节省第二半导体层153。
第一绝缘层16覆盖感光二极管15和薄膜晶体管结构层12。第一绝缘层16上开设有第一开孔161。第一开孔161裸露出感光二极管15。
第二导电层17设置在第一绝缘层16上。第二导电层17包括保护部171、公共电极172和电容器173的部分，保护部171设置在第一开孔161内且与感光二极管15相连。
触控走线132连接于公共电极172。第一电极131连接于所述电容器173。
第二绝缘层18覆盖第一绝缘层16和第二导电层17。第二绝缘层18上开设有第二开孔181和第三开孔182。第二开孔181裸露出保护部171。第二开孔181的深度小于第三开孔182的深度。
第三导电层19设置在第二绝缘层18上。第三导电层19包括第二电极191和像素电极192。第二电极191通过第二开孔181连接于保护部171。
第二电极191连接于信号走线133。像素电极192连接于裸露的第二薄膜晶体管TFT2的源极或漏极。
需要说明的是，由于在第二绝缘层18形成第二开孔181和第三开孔182的制程中，第二开孔181需要对应于感光二极管15，而第三开孔182需要对应于其他金属膜层，由于第三开孔182的深度较深，因此在形成第三开孔182的制程中需要较长的时间进行曝光和蚀刻，但是第二开孔181的形成时间相对较短；故在第二开孔181形成后，第三开孔182还需要继续曝光和蚀刻，这样便会使得第二开孔181裸露出的保护部171被持续地曝光和蚀刻，降低感光二极管15被持续地曝光和蚀刻的风险。
因此，本实施例在第二绝缘层18形成第二开孔181和第三开孔182之前，设置保护部171覆盖感光二极管15，达到保护感光二极管15的效果。
可选的，保护部171设置在第一开孔161内，并自第一开孔161的周壁向第一开孔161的外周延伸设定距离。设定距离小于或等于0.5微米。这样的设置以保证即使工艺存在误差，后续的第二开孔181也能仅裸露出保护部171，避免裸露感光二极管15。另外将设定距离设定为小于或等于0.5微米，起到保证光线的透过率。
在一些实施例中，保护部171也可以仅设置在第一开孔161内。
可选的，本实施例将第三开孔182对应于第二薄膜晶体管TFT2的源极或漏极。像素电极192通过第三开孔182连接于第二薄膜晶体管TFT2的源极或漏极。
在一些实施例中，第三开孔182也可以对应于其他的信号线，比如数据线、扫描线或第一导电层13中的走线或器件。
本实施例中，感光二极管15与第一薄膜晶体管TFT1重叠设置，以提高开口率。
可选的，基板11可为硬性基板或者柔性衬底。基板11的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚对苯二甲酸乙二醇酯、聚酰亚胺或聚氨酯中的一种。
第一导电层13的材料可以是氧化铟锡、氧化铟锌等金属氧化物、金属、合金或金属叠层材料，比如铜、银、铝、钛/铝/钛、钼/铜、钼/铝/钼。
感光二极管15中的第一半导体层151的材料为N型非晶硅；本征半导体层152的材料为非晶硅；第二半导体层153的材料为P型非晶硅。
第一绝缘层16、第二绝缘层18和第三绝缘层14的材料可以是氮化硅、氧化硅以及有机光阻中的至少一种。
第二导电层17的材料包括但不限于氧化铟锡、氧化铟锌等透光的导电材料。
第三导电层19材料包括但不限于氧化铟锡、氧化铟锌等透光的导电材料。
请参照图1，薄膜晶体管结构层12包括依次设置在基板11上的遮光层121、缓冲层122、有源层123、栅极绝缘层124、第一金属层125、层间介质层126、第二金属层127和平坦化层128。
请参照图2，相应的，本申请实施例还提供一种阵列基板的制备方法，其包括以下步骤：
步骤B1：在基板上形成薄膜晶体管结构层，所述薄膜晶体管结构层包括第一薄膜晶体管；
步骤B2：在所述薄膜晶体管结构层上依次形成第一导电层和第三绝缘层，所述第一导电层包括第一电极，所述第一电极与所述第一薄膜晶体管连接；
步骤B3：在所述第一电极上形成感光二极管；
步骤B4：在所述感光二极管上形成第一绝缘层，所述第一绝缘层还覆盖所述薄膜晶体管结构层，所述第一绝缘层上开设有第一开孔，所述第一开孔裸露出所述感光二极管；
步骤B5：在所述第一绝缘层上形成第二导电层，所述第二导电层包括保护部，所述保护部设置在所述第一开孔内且与所述感光二极管相连；
步骤B6：在所述第二导电层上形成第二绝缘层，所述第二绝缘层上开设有第二开孔和第三开孔，所述第二开孔裸露出所述保护部，所述第二开孔的深度小于所述第三开孔的深度；
步骤B7：在所述第二绝缘层上形成第三导电层，所述第三导电层包括第二电极，所述第二电极通过所述第二开孔连接于所述保护部。
需要说明的是，本实施例的阵列基板的制备方法用于制备上实施例的阵列基板100。
在第二绝缘层形成第二开孔和第三开孔的制程中，第二开孔需要对应于感光二极管，而第三开孔需要对应于其他金属膜层，由于第三开孔的深度较深，因此在形成第三开孔的制程中需要较长的时间进行曝光和蚀刻，但是第二开孔的形成时间相对较短；故在第二开孔形成后，第三开孔还需要继续曝光和蚀刻，这样便会使得第二开孔裸露出的保护部被持续地曝光和蚀刻，降低感光二极管被持续地曝光和蚀刻的风险。
具体的，请参照图3，步骤B1，在基板11上形成薄膜晶体管结构层12，薄膜晶体管结构层12包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。
可选的，基板11可为硬性基板或者柔性衬底。基板11的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚对苯二甲酸乙二醇酯、聚酰亚胺或聚氨酯中的一种。
可选的，步骤B1包括以下步骤：
步骤B11：在基板11上形成遮光层121。其中遮光层121用于遮挡第一薄膜晶体管TFT1和后续制程的感光二极管15。可选的，先在基板11上形成一金属材料层，随后采用光刻工艺对该金属材料层进行图案化处理，以形成遮光层121。随后转入步骤B12。
步骤B12：在遮光层121上依次形成缓冲层122和有源层123。有源层123与遮光层121重叠设置。
缓冲层122的材料包括但不限于氮化硅或氧化硅。有源层123的材料可以是多晶硅或金属氧化物。本实施例的制备方法以有源层123是多晶硅为例进行说明，但不限于此。
可选，依次在遮光层121上形成一层缓冲层122和非晶硅层；随后对该非晶硅层进行准分子激光退火处理，将非晶硅层转变为多晶硅层；接着采用光刻工艺对所述多晶硅层进行图案化处理；然后对该多晶硅层进行磷离子掺杂形成N+掺杂区即重掺杂区；最后以后续制程中的第一金属层125为掩模，对多晶硅层进行N-离子植入，形成轻掺杂区。
步骤B13：在有源层123上依次形成栅极绝缘层124和第一金属层125。第一金属层125包括多个栅极。
可选的，栅极绝缘层124的材料可包括氮化硅、氧化硅以及有机光阻中的至少一种。第一金属层125的材料可包括铜、铝以及钛中的至少一种。
可选的，首先在基板11上形成栅极绝缘层124和第一金属材料层，二者均覆盖上述的图案化的多晶硅层和基板11；随后采用光刻工艺对该第一金属材料层进行图案化处理，形成第一金属层125。随后转入对多晶硅层进行轻掺杂处理，之后转入步骤B14。
步骤B14：在第一金属层125上形成层间介质层126。层间介质层126的材料可包括氮化硅、氧化硅以及有机光阻中的至少一种。
可选的，在第一金属层125上形成一有机层，随后采用曝光和蚀刻的方式对该有机层进行图案化处理以形成层间介质层126。随后转入步骤B15。
步骤B15：在层间介质层126上形成第二金属层127。
第二金属层127包括多个源极和多个漏极。有源层123的部分、一栅极、一源极和一漏极形成第一薄膜晶体管TFT1。有源层123的部分、一栅极、一源极和一漏极形成第二薄膜晶体管TFT2。
可选的，在层间介质层126上形成一第二金属材料层，随后采用光刻工艺对该第二金属材料层进行图案化处理以形成第二金属层127。随后转入步骤B16。
步骤B16：在第二金属层127上形成平坦化层128。平坦化层128的材料可包括氮化硅、氧化硅以及有机光阻中的至少一种。
可选的，在第二金属层127上形成一有机层，随后采用曝光和蚀刻的方式对该有机层进行图案化处理，形成平坦化层128。随后转入步骤B2。
请参照图4，步骤B2：在薄膜晶体管结构层12上依次形成第一导电层13和第三绝缘层14。第一导电层13包括第一电极131、触控走线132和信号走线133。第一电极131与第一薄膜晶体管TFT1连接。
可选的，步骤B2包括：采用光刻工艺在薄膜晶体管结构层12上形成第一导电层13；随后在第一导电层13上形成第三绝缘层14。随后转入步骤B3。
请参照图5，步骤B3：在第一电极131上形成感光二极管15。
可选的，步骤B3包括：在第一电极131上连续沉积第一半导体材料层、本征半导体材料层和第二半导体材料层，随后采用曝光和蚀刻将第一半导体材料层、本征半导体材料层和第二半导体材料层进行图案化处理，形成感光二极管15。随后转入步骤B4。
第一半导体材料层的材料为N型非晶硅；本征半导体材料层的材料为非晶硅；第二半导体材料层的材料为P型非晶硅。
可选的，感光二极管15与第一薄膜晶体管TFT1重叠设置，以提高开口率。
请参照图6，步骤B4：在感光二极管15上形成第一绝缘层16。第一绝缘层16还覆盖薄膜晶体管结构层12。第一绝缘层16上开设有第一开孔161。第一开孔161裸露出感光二极管15。随后转入步骤B5。
请参照图7，步骤B5：在第一绝缘层16上形成第二导电层17。第二导电层17包括保护部171、公共电极172和电容器173的部分。保护部171设置在第一开孔161内且与感光二极管15相连。触控走线132连接于公共电极172，第一电极131连接于电容器173。
其中，保护部171起到保护感光二极管15的作用。
可选的，保护部171设置在第一开孔161内，并自第一开孔161的周壁向第一开孔161的外周延伸设定距离。设定距离小于或等于0.5微米，比如可以是0.1微米、0.2微米、0.3微米、0.4微米或0.5微米。
这样的设置以保证即使工艺存在误差，后续的第二开孔181也能仅裸露出保护部171，避免裸露感光二极管15。另外将设定距离设定为小于或等于0.5微米，起到保证光线的透过率。
在一些实施例中，保护部171也可以仅设置在第一开孔161内。
可选的，采用光刻工艺在第一绝缘层16上形成第二导电层17，随后转入步骤B6。
请参照图8，步骤B6：在第二导电层17上形成第二绝缘层18。第二绝缘层18上开设有第二开孔181和第三开孔182。第二开孔181裸露出保护部171。第二开孔181的深度小于第三开孔182的深度。
其中，第二开孔181贯穿第二绝缘层18。第三开孔182贯穿第二绝缘层18、第一绝缘层16、第三绝缘层14和平坦化层128。
可选的，步骤B6包括：在第二导电层17上沉积绝缘材料形成绝缘材料层；随后，对绝缘材料层对应于保护部171和第二薄膜晶体管TFT2的源极或漏极的部分进行曝光和蚀刻处理，形成第二开孔181和第三开孔182；第二开孔181裸露保护部171，第三开孔182裸露第二薄膜晶体管TFT2的源极或漏极。随后转入步骤B7。
请参照图9，步骤B7：在第二绝缘层18上形成第三导电层19。第三导电层19包括第二电极191和像素电极192。第二电极191通过第二开孔181连接于保护部171。第二电极191连接于信号走线133。像素电极192通过第三开孔182连接于第二薄膜晶体管TFT2的源极或漏极。
这样便完成了本实施例的阵列基板的制备过程。
本申请实施例在第二开孔形成之前，在对应的感光二极管上形成一保护部，随后在第二绝缘层形成第二开孔(浅孔)和第三开孔(深孔)的过程中，避免在曝光和蚀刻第三开孔的过程，降低感光二极管的性能。
以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (6)
1.一种阵列基板，其特征在于，包括：
基板；
薄膜晶体管结构层，所述薄膜晶体管结构层设置在所述基板上，所述薄膜晶体管结构层包括第一薄膜晶体管和第二薄膜晶体管；
第一导电层，所述第一导电层设置在所述薄膜晶体管结构层上，所述第一导电层包括第一电极、触控走线和信号走线，所述第一电极与所述第一薄膜晶体管连接；
感光二极管，所述感光二极管设置在所述第一电极上；
第一绝缘层，所述第一绝缘层覆盖所述感光二极管和所述薄膜晶体管结构层，所述第一绝缘层上开设有第一开孔，所述第一开孔裸露出所述感光二极管；
第二导电层，所述第二导电层设置在所述第一绝缘层上，所述第二导电层包括保护部、公共电极和电容器的部分，所述保护部设置在所述第一开孔内且与所述感光二极管相连；所述触控走线连接于所述公共电极，所述第一电极连接于所述电容器；
第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述第二导电层，所述第二绝缘层上开设有第二开孔和第三开孔，所述第二开孔裸露出所述保护部，所述第二开孔的深度小于所述第三开孔的深度；以及
第三导电层，所述第三导电层设置在所述第二绝缘层上，所述第三导电层包括第二电极和像素电极，所述第二电极通过所述第二开孔连接于所述保护部，所述第二电极连接于所述信号走线，所述像素电极通过所述第三开孔连接于所述第二薄膜晶体管的源极或漏极。
2.根据权利要求1所述的阵列基板，其特征在于，所述保护部设置在所述第一开孔内，并自所述第一开孔的周壁向所述第一开孔的外周延伸设定距离，所述设定距离小于或等于0.5微米。
3.根据权利要求1所述的阵列基板，其特征在于，所述感光二极管与所述第一薄膜晶体管重叠设置。
4.一种阵列基板的制备方法，其特征在于，包括以下步骤：
在基板上形成薄膜晶体管结构层，所述薄膜晶体管结构层包括第一薄膜晶体管和第二薄膜晶体管；
在所述薄膜晶体管结构层上形成第一导电层，所述第一导电层包括第一电极、触控走线和信号走线，所述第一电极与所述第一薄膜晶体管连接；
在所述第一电极上形成感光二极管；
在所述感光二极管上形成第一绝缘层，所述第一绝缘层还覆盖所述薄膜晶体管结构层，所述第一绝缘层上开设有第一开孔，所述第一开孔裸露出所述感光二极管；
在所述第一绝缘层上形成第二导电层，所述第二导电层包括保护部、公共电极和电容器的部分，所述保护部设置在所述第一开孔内且与所述感光二极管相连；所述触控走线连接于所述公共电极，所述第一电极连接于所述电容器；
在所述第二导电层上沉积绝缘材料形成绝缘材料层；
对所述绝缘材料层对应于所述保护部和所述第二薄膜晶体管的源极或漏极的部分进行曝光和蚀刻处理，形成开设有第二开孔和第三开孔的第二绝缘层，所述第二开孔裸露所述保护部，所述第三开孔裸露所述第二薄膜晶体管的源极或漏极；所述第二开孔的深度小于所述第三开孔的深度；
在所述第二绝缘层上形成第三导电层，所述第三导电层包括第二电极和像素电极，所述第二电极通过所述第二开孔连接于所述保护部，所述第二电极连接于所述信号走线，所述像素电极通过所述第三开孔连接于所述第二薄膜晶体管的源极或漏极。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述保护部设置在所述第一开孔内，并自所述第一开孔的周壁向所述第一开孔的外周延伸设定距离，所述设定距离小于或等于0.5微米。
6.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述感光二极管与所述第一薄膜晶体管重叠设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110333691.7A CN113113437B (zh) | 2021-03-29 | 2021-03-29 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110333691.7A CN113113437B (zh) | 2021-03-29 | 2021-03-29 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113437A CN113113437A (zh) | 2021-07-13 |
| CN113113437B true CN113113437B (zh) | 2022-09-09 |
Family
ID=76712688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110333691.7A Active CN113113437B (zh) | 2021-03-29 | 2021-03-29 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113437B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107229153A (zh) * | 2017-07-07 | 2017-10-03 | 昆山龙腾光电有限公司 | 内嵌触控型阵列基板及制作方法和显示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI464808B (zh) * | 2008-07-21 | 2014-12-11 | Au Optronics Corp | 薄膜電晶體陣列基板及其製作方法 |
| JP2012133580A (ja) * | 2010-12-21 | 2012-07-12 | Dainippon Printing Co Ltd | 保護カバー付タッチパネルセンサ |
| JP2016071242A (ja) * | 2014-09-30 | 2016-05-09 | 富士フイルム株式会社 | 金属パターン基板の製造方法、タッチセンサー、タッチパネル、液晶表示装置及び有機ｅｌ表示装置 |
| CN105977314B (zh) * | 2016-06-30 | 2017-06-16 | 京东方科技集团股份有限公司 | 一种感光元件、指纹识别面板及制备方法、指纹识别装置 |
| CN106055162B (zh) * | 2016-06-30 | 2019-05-03 | 京东方科技集团股份有限公司 | 显示组件和显示装置 |
| CN106708326A (zh) * | 2017-01-10 | 2017-05-24 | 京东方科技集团股份有限公司 | 触控基板及显示装置 |
| CN106654067A (zh) * | 2017-01-11 | 2017-05-10 | 京东方科技集团股份有限公司 | 触控基板及其制备方法、显示装置 |
| CN107425038B (zh) * | 2017-06-09 | 2020-01-21 | 武汉天马微电子有限公司 | 一种有机发光显示面板及其制造方法、以及电子设备 |
| CN107480639B (zh) * | 2017-08-16 | 2020-06-02 | 上海天马微电子有限公司 | 一种触控显示面板和显示装置 |
| CN107422560A (zh) * | 2017-09-04 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板、其检测方法及显示装置 |
| CN110286796B (zh) * | 2019-06-27 | 2023-10-27 | 京东方科技集团股份有限公司 | 电子基板及其制作方法、显示面板 |
| CN110993616B (zh) * | 2019-11-28 | 2022-08-09 | 京东方科技集团股份有限公司 | 显示背板及其制备方法和显示装置 |
| CN111129038A (zh) * | 2019-12-26 | 2020-05-08 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN111509014B (zh) * | 2020-04-27 | 2022-05-06 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN111863906A (zh) * | 2020-07-28 | 2020-10-30 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN112018161B (zh) * | 2020-09-08 | 2022-07-19 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
-
2021
- 2021-03-29 CN CN202110333691.7A patent/CN113113437B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107229153A (zh) * | 2017-07-07 | 2017-10-03 | 昆山龙腾光电有限公司 | 内嵌触控型阵列基板及制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113113437A (zh) | 2021-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9690971B2 (en) | Photo-sensing unit, photo-sensing apparatus, and method for fabricating photo-sensing unit | |
| TWI694287B (zh) | 顯示面板及其製造方法 | |
| JP4737956B2 (ja) | 表示装置および光電変換素子 | |
| KR100917654B1 (ko) | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 | |
| CN108878449B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN110148606B (zh) | 显示面板及其制造方法 | |
| KR101569766B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN109190563B (zh) | 显示面板及其制备方法、显示装置 | |
| JP4579511B2 (ja) | Ｘ線検出アレイ素子を製造する方法 | |
| CN112198729B (zh) | 阵列基板、显示面板及电子设备 | |
| CN109686774B (zh) | 一种有机发光显示面板及其制造方法 | |
| CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
| CN113113437B (zh) | 阵列基板及其制备方法 | |
| CN111446264A (zh) | 阵列基板及其制造方法 | |
| US20240021765A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN113675252A (zh) | 显示面板、制作方法和显示装置 | |
| CN111863909A (zh) | 一种显示基板、其制作方法及显示装置 | |
| KR101277220B1 (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| US20240077776A1 (en) | Driving substrate, display panel, and manufacturing method of driving substrate | |
| CN112470278A (zh) | 阵列基板及其制造方法、显示装置 | |
| US12027543B2 (en) | Array substrate and display panel | |
| US20230154949A1 (en) | Array substrate and display panel | |
| US11844262B2 (en) | Under-screen fingerprint recognition module, display assembly and display device | |
| CN110600424B (zh) | 阵列基板的制备方法及阵列基板 | |
| KR20170103736A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |