CN113113430A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN113113430A
CN113113430A CN202110337569.7A CN202110337569A CN113113430A CN 113113430 A CN113113430 A CN 113113430A CN 202110337569 A CN202110337569 A CN 202110337569A CN 113113430 A CN113113430 A CN 113113430A
Authority
CN
China
Prior art keywords
layer
conductive
array substrate
far away
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110337569.7A
Other languages
English (en)
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110337569.7A priority Critical patent/CN113113430A/zh
Publication of CN113113430A publication Critical patent/CN113113430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法、显示面板，所述阵列基板具有像素区以及位于所述像素区旁侧的绑定区，所述阵列基板包括：衬底、薄膜晶体管、第一导电层、第二导电层和非晶透明导电膜层，所述衬底具有相对设置的第一面和第二面；所述薄膜晶体管设置在所述第一面，且所述薄膜晶体管位于所述像素区；所述第一导电层设置在所述第一面，且所述第一导电层位于所述绑定区；所述第二导电层设置在所述第一导电层远离所述第一面的一面上；所述非晶透明导电膜层设置在所述第二导电层远离所述第一导电层的一面，其中，所述第二导电层的结晶温度小于所述非晶透明导电膜层的结晶温度。

Description

阵列基板及其制作方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
随着显示技术的不断发展，消费者对显示面板的分别率和画面刷新速率的追求越来越高，因此，新材料和新工艺的发展也迫在眉睫。
目前，在显示面板中，导电层的材料主要以铝和钼为主，铝和钼的优点在于成膜工艺简单，黏附性和平坦性较好，较柔软不容易发生爬坡断线的风险，而且不容易扩散造成膜层污染的问题。对于小尺寸和低分辨率的显示面板而言，铝是首选的理想导电金属材料。但是，铝的电阻率相对较大，因此不能满足大尺寸和高分辨的显示面板的需求。因此，现有技术中常用铜作为导电金属材料以代替铝，铜作为导电金属材料时，其分辨率可以提升35.2％，亮度可以提高32％，同时闪现(Flicker)现象和线负载都大大降低，因此，铜将取代铝应用到未来的显示面板中。
然而，在阵列基板的绑定区，现有的设置是在导电膜层的上方覆盖氧化铟锡膜，以防止导电膜层被氧化，但是，在氧化铟锡膜进行退火(Anneal)处理后，氧化铟锡膜由非晶态转变为多晶态，其隔绝水和氧气的能力变差，水和氧气易从晶界扩散至下方的导电膜层，造成氧化铟锡膜下方的导电膜层被氧化，从而影响后续的绑定效果。
故，有必要提出一种新的技术方案，以解决上述技术问题。
发明内容
本申请实施例提供一种阵列基板及其制作方法，用于避免阵列基板的绑定区的导电层被氧化的风险。
本申请实施例提供一种阵列基板，所述阵列基板具有像素区以及位于所述像素区旁侧的绑定区，所述阵列基板包括：
衬底，所述衬底具有相对设置的第一面和第二面；
薄膜晶体管，所述薄膜晶体管设置在所述第一面，且所述薄膜晶体管位于所述像素区；
第一导电层，所述第一导电层设置在所述第一面，且所述第一导电层位于所述绑定区；
第二导电层，所述第二导电层设置在所述第一导电层远离所述第一面的一面上；
非晶透明导电膜层，所述非晶透明导电膜层设置在所述第二导电层远离所述第一导电层的一面，其中，所述第二导电层的结晶温度小于所述非晶透明导电膜层的结晶温度。
在本申请实施例提供的阵列基板中，所述第二导电层的材料为氧化铟锡，所述非晶透明导电膜层的材料为氧化铟锌和氧化铟镓锌中的至少一者。
在本申请实施例提供的阵列基板中，所述非晶透明导电膜层的厚度小于或等于150埃。
在本申请实施例提供的阵列基板中，所述第二导电层通过将导电材料层退火形成。
在本申请实施例提供的阵列基板中，所述阵列基板还包括栅极绝缘层、钝化层和像素电极；
所述薄膜晶体管包括栅极、有源层、源极和漏极；
所述栅极设置在所述第一面上；
所述栅极绝缘层覆盖所述栅极以及所述第一面，并且，所述第一导电层设置在所述栅极绝缘层上；
所述有源层设置在所述栅极绝缘层远离所述栅极的一面；
源极，所述源极设置在所述有源层远离所述栅极绝缘层的一面；
漏极，所述漏极设置在所述有源层远离所述栅极绝缘层的一面，并且，所述源极和所述漏极间隔设置；
所述钝化层覆盖所述栅极绝缘层、所述有源层、所述源极和所述漏极，且所述钝化层位于所述像素区；
像素电极，所述像素电极设置在所述钝化层远离所述栅极绝缘层的一面，并通过过孔与所述漏极电性连接。
本申请实施例还提供一种阵列基板的制作方法，所述阵列基板具有像素区以及位于所述像素区旁侧的绑定区，所述阵列基板的制作方法包括以下步骤：
提供一衬底，所述衬底具有相对设置的第一面和第二面；
在所述第一面上形成第一导电层和薄膜晶体管，所述第一导电层位于所述绑定区，所述薄膜晶体管位于所述像素区；
在所述第一导电层远离所述衬底的一面上形成导电材料层；
在所述导电材料层远离所述第一导电层的一面形成非晶透明导电膜层；
在预设温度下，对所述导电材料层进行退火处理，以形成第二导电层，其中，所述第二导电层的结晶温度小于所述非晶透明导电膜层的结晶温度。
在本申请实施例提供的阵列基板的制作方法中，所述预设温度介于120摄氏度至300摄氏度之间。
在本申请实施例提供的阵列基板的制作方法中，所述形成第一导电层和薄膜晶体管的步骤：
在所述第一面上形成栅极，所述栅极位于所述像素区；
在所述栅极绝缘层远离所述栅极的一面上形成有源层，且所述有源层位于所述像素区；
在所述有源层和所述栅极绝缘层远离所述衬底的一面形成金属材料层，并通过一次构图工艺，形成所述第一导电层、源极和漏极。
在本申请实施例提供的阵列基板的制作方法中，所述在所述第一导电层远离所述衬底的一面上形成导电材料层的步骤还包括：
在所述薄膜晶体管远离所述衬底的一面形成所述导电材料层。
本申请实施例还提供一种显示面板，所述显示面板包括上述的阵列基板。
本申请实施例提供一种阵列基板及其制作方法、显示面板，在本申请实施例提供阵列基板中，绑定区包括一次层叠设置的第一导电层、第二导电层和非晶透明导电膜层，由于第二导电层的结晶温度小于非晶透明导电膜层的结晶温度，因此，在对第二导电层进行退火处理形成多晶态的第二导电层后，位于第二导电层上的非晶透明导电膜层依然是非晶态，从而可以有效阻止水氧入侵第二导电层，避免第二导电层被氧化的风险。
为让本申请的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
附图说明
图1为本申请实施例提供的阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板的制作方法的步骤流程图；
图3为本申请实施例提供的阵列基板的制作方法中步骤B2的示意图；
图4为本申请实施例提供的阵列基板的制作方法中步骤B2之后的示意图；
图5为本申请实施例提供的阵列基板的制作方法中步骤B3的示意图；
图6为本申请实施例提供的阵列基板的制作方法中步骤B4的示意图；
图7为本申请实施例提供的阵列基板的制作方法中步骤B5的示意图；
图8为本申请实施例提供的显示面板的示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，请参照附图中的图式，其中相同的组件符号代表相同的组件，以下的说明是基于所示的本申请具体实施例，其不应被视为限制本申请未在此详述的其他具体实施例。本说明书所使用的词语“实施例”意指实例、示例或例证。
请参阅图1，图1为本申请实施例提供一种阵列基板。其中，阵列基板100具有像素区PA以及位于像素区PA旁侧的绑定区BA。
阵列基板100包括衬底101、薄膜晶体管102、栅极绝缘层103、第一导电层104、第二导电层105、非晶透明导电膜层106、钝化层107以及像素电极108。
具体的，如图1所示，衬底101具有相对设置的第一面101a和第二面101b。衬底101可以是玻璃衬底或者是柔性衬底中的一种。当衬底101为柔性衬底时，其材料可以是PI(聚酰亚胺)、PET(聚二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇脂)、PC(聚碳酸酯)、PES(聚醚砜)、PAR(含有聚芳酯的芳族氟甲苯)或PCO(多环烯烃)中的至少一种。
在一些实施例中，阵列基板100还可以包括设置在衬底101上的阻挡层和缓冲层，缓冲层由含硅的氮化物、含硅的氧化物或含硅的氮氧化物中的一种或两种及以上的堆栈结构组成。
薄膜晶体管102包括栅极102a、有源层102b、源极102c和漏极102d。且薄膜晶体管102位于像素区PA。其中，栅极102a设置在衬底101的第一面101a上，栅极102a的材料可以选用铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)、铜(Cu)等金属或合金，由多层金属组成的栅金属层也能满足需要。
在一实施例中，栅极102a的材料可以是钼金属层和铜金属层的叠层结构，其中，钼金属层设置在第一面101a，铜金属层设置在钼金属层远离第一面101a的一面。钼金属层可以作为铜金属层的阻挡层，用于阻挡水和氧气从衬底101的一侧入侵，避免铜金属层被氧化。
栅极绝缘层103设置在栅极102a远离衬底101的一面并覆盖衬底101和栅极102a，其中，栅极绝缘层103的材料可以是氮化硅、氧化硅、氮氧化硅或三氧化二铝中的一种或其任意组合。
有源层102b设置在栅极绝缘层103远离栅极102a的一面，有源层102b包括沟道区和掺杂区，掺杂区位于沟道区的两侧。有源层102b可以是氧化物有源层或低温多晶硅有源层。例如，在一些实施例中，有源层102b的材料为氧化铟锡，也可以采用Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。掺杂区可以是P型掺杂区或N型掺杂区，当掺杂区为P型掺杂区时，掺杂区的掺杂元素为硼、铟中的一种或两种的混合。当掺杂区为N型掺杂区时，掺杂区的掺杂元素为磷、砷和锑中的一种或几种的混合。
源极102c和漏极102d设置在有源层102b远离栅极绝缘层103的一面，且远离102c和漏极102d间隔设置。源极102c和漏极102d分别与位于沟道区两侧的所述掺杂区电性连接。源极102c和漏极102d可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
在一实施例中，源极102c和漏极102d的材料可以是钼金属层和铜金属层的叠层结构，其中，钼金属层设置在有源层102b上，铜金属层设置在钼金属层远离第一面101a的一面。
第一导电层104设置在第一面101a，第一导电层104位于绑定区BA，且第一导电层104位于栅极绝缘层103远离衬底101的一面。在一实施例中，第一导电层104的材料和源极102c以及漏极102d的材料相同。即，可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
在一实施例中，第一导电层104的材料可以是钼金属层和铜金属层的叠层结构，其中，钼金属层设置在栅极绝缘层103远离衬底101的一面，铜金属层设置在钼金属层远离栅极绝缘层103的一面。钼金属层可以作为铜金属层的阻挡层，用于阻挡水和氧气从衬底101的一侧入侵，避免铜金属层被氧化。
在一实施例中，第一导电层104和源极102c以及漏极102d可以由同一道掩模工艺形成。
第二导电层105设置在第一导电层104远离第一面101a的一面上。第二导电层105的材料为氧化铟锡。
在一实施例中，第二导电层105通过将导电材料层退火后形成。
非晶透明导电膜层106设置在第二导电层105远离第一导电层104的一面，其中，第二导电层105的结晶温度小于非晶透明导电膜层106的结晶温度。
非晶透明导电膜层106的厚度小于或等于150埃。例如，非晶透明导电膜层106的厚度可以是5埃、10埃、25埃、35埃、40埃、50埃、65埃、80埃、95埃、110埃、125埃、140埃或150埃中的任意一者。本实施例将非晶透明导电膜层106的厚度设置为小于或等于150埃，一方面，可以有效的阻隔水氧从非晶透明导电膜层106的上方入侵至第二导电层105，造成第二导电层105被氧化；另一方面，还可以保证非晶透明导电膜层106具备较好的导电性能，从而增强绑定区BA的导电层的导电性能。
在一实施例中，非晶透明导电膜层106的材料可以是氧化铟锌和氧化铟镓锌中的至少一者。由于第二导电层105的结晶温度小于非晶透明导电膜层106的结晶温度，因此，在对第二导电层105进行退火处理形成多晶态第二导电层105后，位于第二导电层105上的非晶透明导电膜层106依然是非晶体结构，从而可以有效阻止水氧入侵第二导电层105，避免第二导电层105被氧化。
钝化层107覆盖栅极绝缘层103、有源层102b、源极102c以及漏极102d，且钝化层107位于像素区PA。钝化层107的材料可以为SiOx、SiOx/SiNx叠层或SiOx/SiNx/Al2O3叠层的无机非金属膜层材料。
像素电极108设置在钝化层107远离栅极绝缘层103的一面，并通过过孔与漏极102d电性连接。在一实施例中，像素电极108的材料可以和第二导电层105的材料相同，即，像素电极108的材料可以是氧化铟锡。
在一实施例中，像素电极108和第二导电层105通过同一道掩模工艺形成。
接下来，本实施例将对阵列基板100的制作方法进行阐述。
请参阅图2，图2为本申请实施例提供的阵列基板的制作方法的步骤流程图。阵列基板的制作方法包括以下步骤：
步骤B1：提供一衬底101，衬底101具有相对设置的第一面101a和第二面101b，请参阅图3。
步骤B2：在第一面101a上形成第一导电层104和薄膜晶体管102，第一导电层104位于绑定区BA，薄膜晶体管102位于像素区PA，请继续参阅图3。
具体的，形成第一导电层104和薄膜晶体管102的步骤包括：
首先，在第一面101上形成栅极102a，栅极102a位于像素区PA。例如，在一实施例中，采用化学气相法在衬底101上沉积金属材料层，采用湿法蚀刻工艺或金属剥离工艺图案化该金属材料层，以形成栅极102a。
其次，在第一面101a上及栅极102a远离第一面101a的一面上形成栅极绝缘层103。在一实施例中，采用化学气相法沉积形成栅极绝缘层103。栅极绝缘层103覆盖衬底101和栅极102a。栅极绝缘层103的材质可为SiOx、SiOx/SiNx叠层或SiOx/SiNx/Al2O3叠层，其厚度介于2000埃-5000埃之间。例如，栅极绝缘层103的厚度可以是2000埃、2500埃、3000埃、4000埃、4500埃或5000埃中的任意一者。
接下来，在栅极绝缘层103远离所述栅极102a的一面上形成有源层102b，且有源层102b位于像素区PA。例如，利用物理气相沉积技术在栅极绝缘层103远离栅极102a的一面依次形成一非金属层，并对该非金属层进行图案化处理，形成有源层102b。
最后，在有源层102b和栅极绝缘层103远离衬底101的一面形成金属材料层，并通过一次构图工艺，形成第一导电层104、源极102c和漏极102d。例如，在一实施例中，利用化学气相沉积技术在有源层102b和栅极绝缘层103远离衬底101的一面上沉积金属材料层，并在金属材料层上涂布光刻胶层，并对光刻胶层进行曝光、显影处理，最后，对金属材料层进行蚀刻，保留与第一导电层104和源极102c以及漏极102d对应部分的金属材料层，以形成第一导电层104、源极102c和漏极102d。由此，形成第一导电层104和薄膜晶体管102。
在一实施例中，请参阅图4，在形成第一导电层104和薄膜晶体管102的步骤之后，还包括：
在薄膜晶体管102远离衬底101的一面上形成钝化层107。例如，在一实施例中，通过化学气相沉积法形成钝化层107，并且裸露出漏极102d一面的至少一部分。
步骤B3：在所述第一导电层远离所述衬底的一面上形成导电材料层，请参阅图5。
在一实施例中，在第一导电层104远离衬底101的一面上形成导电材料层的步骤还包括：在薄膜晶体管102远离衬底101的一面形成导电材料层105a，具体的，在钝化层107上形成导电材料层105a。例如，通过物理气相沉积技术在钝化层107以及第一导电层104上沉积一导电材料层105a。其中，导电材料层105a的材料可以是氧化铟锡。
步骤B4：在所述导电材料层105a远离所述第一导电层104的一面形成非晶透明导电膜层106，请参阅图6。
在一实施例中，在所述导电材料层105a远离所述第一导电层104的一面形成非晶透明导电膜层106的步骤还包括：在位于像素区PA的导电材料层105a上形成非晶透明导电膜层106。例如，在一具体实施例中，首先，通过物理气相沉积工艺在导电材料层105a远离栅极绝缘层103的一面上沉积非晶透明导电膜层106。然后，通过一次构图工艺对导电材料层105a和非晶透明导电膜层106进行处理，蚀刻部分非晶透明导电膜层以及部分导电材料层，保留位于第一导电层104上方的导电材料层105a和非晶透明导电膜层106，以及保留与漏极102d电性连接的且位于像素区PA的导电材料层105a，以及保留位于该导电材料层105a上的非晶透明导电膜层106，如图6所示。
步骤B5：在预设温度下，对导电材料层105a进行退火处理，以形成第二导电层105，其中，第二导电层105的结晶温度小于非晶透明导电膜层106的结晶温度。请结合图6和图7。
具体的，在预设温度下，对导电材料层105a进行退火处理，形成第二导电层105和像素电极108。
在一实施例中，预设温度介于120摄氏度至300摄氏度之间。例如，预设温度可以是120摄氏度、135摄氏度、150摄氏度、180摄氏度、210摄氏度、250摄氏度、280摄氏度或300摄氏度中的任意一者。本申请实施例将预设温度设置在120摄氏度至300摄氏度之间，该温度有利于导电材料层105a结晶形成第二导电层105以及像素电极108。
在一实施例中，在步骤B5之后，还包括对位于像素电极108上的非晶透明导电膜层106进行蚀刻，以除去像素电极108上的非晶透明导电膜层106，结合图1和图7。
具体的，利用一挡板遮住位于绑定区BA的非晶透明导电膜层106，然后，利用草酸蚀刻液蚀刻位于像素电极108上方的非晶透明导电膜层106。由于像素电极108处于多晶态，当利用草酸蚀刻液蚀刻位于像素电极108上方的非晶透明导电膜层106时，像素电极108则不会受到草酸蚀刻液的影响，因此，不影响像素电极108的透过率。
请参阅图8，本申请实施例还提供一种显示面板，显示面板1000包括上述阵列基板100。
在一实施例中，显示面板1000可以是液晶显示面板或有机发光二极管显示面板，当显示面板为液晶显示面板时，显示面板1000还包括：与阵列基板100相对设置的彩膜基板，以及设置在阵列基板100和彩膜基板之间的液晶层。
当显示面板1000为有机发光二极管显示面板时，显示面板1000包括上述阵列基板100，以及位于阵列基板100上的发光功能层等结构。
本申请实施例提供一种阵列基板及其制作方法、显示面板，在本申请实施例提供阵列基板中，绑定区包括一次层叠设置的第一导电层、第二导电层和非晶透明导电膜层，由于第二导电层的结晶温度小于非晶透明导电膜层的结晶温度，因此，在对第二导电层进行退火处理形成多晶态的第二导电层后，位于第二导电层上的非晶透明导电膜层依然是非晶态，从而可以有效阻止水氧入侵第二导电层，避免第二导电层被氧化的风险。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板具有像素区以及位于所述像素区旁侧的绑定区，所述阵列基板包括：
衬底，所述衬底具有相对设置的第一面和第二面；
薄膜晶体管，所述薄膜晶体管设置在所述第一面，且所述薄膜晶体管位于所述像素区；
第一导电层，所述第一导电层设置在所述第一面，且所述第一导电层位于所述绑定区；
第二导电层，所述第二导电层设置在所述第一导电层远离所述第一面的一面上；
非晶透明导电膜层，所述非晶透明导电膜层设置在所述第二导电层远离所述第一导电层的一面，其中，所述第二导电层的结晶温度小于所述非晶透明导电膜层的结晶温度。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二导电层的材料为氧化铟锡，所述非晶透明导电膜层的材料为氧化铟锌和氧化铟镓锌中的至少一者。
3.根据权利要求2所述的阵列基板，其特征在于，所述非晶透明导电膜层的厚度小于或等于150埃。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第二导电层通过将导电材料层退火形成。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括栅极绝缘层、钝化层和像素电极；
所述薄膜晶体管包括栅极、有源层、源极和漏极；
所述栅极设置在所述第一面上；
所述栅极绝缘层覆盖所述栅极以及所述第一面，并且，所述第一导电层设置在所述栅极绝缘层上；
所述有源层设置在所述栅极绝缘层远离所述栅极的一面；
源极，所述源极设置在所述有源层远离所述栅极绝缘层的一面；
漏极，所述漏极设置在所述有源层远离所述栅极绝缘层的一面，并且，所述源极和所述漏极间隔设置；
所述钝化层覆盖所述栅极绝缘层、所述有源层、所述源极和所述漏极，且所述钝化层位于所述像素区；
像素电极，所述像素电极设置在所述钝化层远离所述栅极绝缘层的一面，并通过过孔与所述漏极电性连接。
6.一种阵列基板的制作方法，其特征在于，所述阵列基板具有像素区以及位于所述像素区旁侧的绑定区，所述阵列基板的制作方法包括以下步骤：
提供一衬底，所述衬底具有相对设置的第一面和第二面；
在所述第一面上形成第一导电层和薄膜晶体管，所述第一导电层位于所述绑定区，所述薄膜晶体管位于所述像素区；
在所述第一导电层远离所述衬底的一面上形成导电材料层；
在所述导电材料层远离所述第一导电层的一面形成非晶透明导电膜层；
在预设温度下，对所述导电材料层进行退火处理，以形成第二导电层，其中，所述第二导电层的结晶温度小于所述非晶透明导电膜层的结晶温度。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述预设温度介于120摄氏度至300摄氏度之间。
8.根据权利要求6所述阵列基板的制作方法，其特征在于，所述形成第一导电层和薄膜晶体管的步骤：
在所述第一面上形成栅极，所述栅极位于所述像素区；
在所述栅极绝缘层远离所述栅极的一面上形成有源层，且所述有源层位于所述像素区；
在所述有源层和所述栅极绝缘层远离所述衬底的一面形成金属材料层，并通过一次构图工艺，形成所述第一导电层、源极和漏极。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在所述第一导电层远离所述衬底的一面上形成导电材料层的步骤还包括：
在所述薄膜晶体管远离所述衬底的一面形成所述导电材料层。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1至4任一项所述的阵列基板。
CN202110337569.7A 2021-03-30 2021-03-30 阵列基板及其制作方法、显示面板 Pending CN113113430A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110337569.7A CN113113430A (zh) 2021-03-30 2021-03-30 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110337569.7A CN113113430A (zh) 2021-03-30 2021-03-30 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN113113430A true CN113113430A (zh) 2021-07-13

Family

ID=76713081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110337569.7A Pending CN113113430A (zh) 2021-03-30 2021-03-30 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN113113430A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224152A (ja) * 2008-03-14 2009-10-01 Sumitomo Metal Mining Co Ltd 透明電極、透明導電性基板および透明タッチパネル
CN103928469A (zh) * 2013-04-23 2014-07-16 上海天马微电子有限公司 一种tft阵列基板及其制造方法、显示面板
CN112420739A (zh) * 2020-11-02 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224152A (ja) * 2008-03-14 2009-10-01 Sumitomo Metal Mining Co Ltd 透明電極、透明導電性基板および透明タッチパネル
CN103928469A (zh) * 2013-04-23 2014-07-16 上海天马微电子有限公司 一种tft阵列基板及其制造方法、显示面板
CN112420739A (zh) * 2020-11-02 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Similar Documents

Publication Publication Date Title
KR101593443B1 (ko) 어레이 기판의 제조방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
US20150295092A1 (en) Semiconductor device
US9337213B2 (en) Semiconductor device and method for manufacturing same
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN114256328A (zh) 薄膜晶体管基板和显示装置
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
US9224869B2 (en) Semiconductor device and method for manufacturing same
US9508544B2 (en) Semiconductor device and method for manufacturing same
US9276126B2 (en) Semiconductor device and method for producing same
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
US20120270392A1 (en) Fabricating method of active device array substrate
CN111755507A (zh) 有源矩阵基板及其制造方法
KR20100007561A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US10825843B2 (en) Active matrix substrate and method for producing same
US11476282B2 (en) Active matrix substrate and method for manufacturing same
US9373648B2 (en) Semiconductor device and method of manufacture thereof
US9035303B2 (en) Semiconductor device and method for manufacturing same
CN113113430A (zh) 阵列基板及其制作方法、显示面板
JP5964967B2 (ja) 半導体装置およびその製造方法
KR20150061256A (ko) 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination