CN113112954A - 具有源极跟随器的tft像素阈值电压补偿电路 - Google Patents

具有源极跟随器的tft像素阈值电压补偿电路 Download PDF

Info

Publication number
CN113112954A
CN113112954A CN202110012839.7A CN202110012839A CN113112954A CN 113112954 A CN113112954 A CN 113112954A CN 202110012839 A CN202110012839 A CN 202110012839A CN 113112954 A CN113112954 A CN 113112954A
Authority
CN
China
Prior art keywords
transistor
voltage
terminal
gate
drive transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110012839.7A
Other languages
English (en)
Other versions
CN113112954B (zh
Inventor
陆彤
M·J·布朗洛
蒂姆·米迦勒·斯米顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113112954A publication Critical patent/CN113112954A/zh
Application granted granted Critical
Publication of CN113112954B publication Critical patent/CN113112954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

一种用于显示设备的像素电路，最小化一个水平时间，同时保持对驱动晶体管的阈值电压的精确补偿，并进一步考虑电压电源的任何变化。像素电路包括第一驱动晶体管，被配置为根据施加到第一驱动晶体管的栅极和第一端子的电压来控制在发光阶段期间流向发光器件的电流量；以及第二驱动晶体管，被配置为源极跟随器，其中第二驱动晶体管的第一端子连接到第一电源线，并且第二驱动晶体管的第二端子连接到第一驱动晶体管的第一端子。第一驱动晶体管是p型或n型晶体管中的一种，并且第二驱动晶体管是p型或n型晶体管中的另一种。发光器件在发光阶段在第一端子处电连接到第一驱动晶体管的第二端子，并且在第二端子处电连接到第二电源线。

Description

具有源极跟随器的TFT像素阈值电压补偿电路
技术领域
本发明涉及电子电路的设计和操作，这些电子电路用于将电流输送到显示设备中的元件，例如有源矩阵OLED(AMOLED)显示设备的像素中的有机发光二极管(OLED)。
背景技术
有机发光二极管(OLED)通过电子和空穴的复合产生光，并且当有偏压施加在阳极和阴极之间时发光，这样就有电流在它们之间通过。光的亮度与电流的量有关。如果没有电流，就不会发光，因此OLED技术是一种能够实现绝对黑并且在显示应用中使用时实现像素之间几乎“无限”对比度的技术。
现有技术中教导了几种方法，使得像素薄膜晶体管(TFT)电路通过p型驱动晶体管将电流输送到显示设备的元件，例如有机发光二极管(OLED)。在一个示例中，采用诸如低“SCAN”信号之类的输入信号来切换电路中的晶体管，以在写入阶段期间可将数据电压VDAT存储到存储电容器上。当SCAN信号为高电平并且开关晶体管将电路与数据电压隔离时，VDAT电压被电容器保持，并且该电压施加到驱动晶体管的栅极。在驱动晶体管具有阈值电压VTH的情况下，流向OLED的电流量与驱动晶体管栅极上的电压的关系为：
Figure BDA0002885819460000011
其中VDD是连接到驱动晶体管的源极的电源。
TFT器件的特性，尤其是TFT阈值电压VTH，可能会随时间发生变化或在同等的器件之间会有差异，例如这是由于制造工艺或在操作过程中TFT器件的应力和老化所致。因此，在相同的VDAT电压下，由于这种阈值电压变化，驱动TFT所输送的电流量可能会有很大的变化。因此，对于给定的VDAT值，显示器中的像素可能不会显示均匀的亮度。
因此，现有地，OLED像素电路通过采用对驱动晶体管的特性不匹配而进行补偿的电路，对驱动晶体管的阈值电压和/或载流子迁移率的变化具有高容差范围。例如，在US7414599(Chung等人，2008年8月19日授权)中描述了一种方法，该方法描述了一种电路，在该电路中，驱动TFT被配置成在写入期间作为二极管连接的器件，并且数据电压施加到驱动晶体管的源极。
阈值补偿时间由驱动晶体管的特性决定，这可能需要较长的补偿时间以实现高补偿精度。对于数据写入时间，为写入电容器充电所需的RC常数时间决定了写入时间。如本领域中所指出的，一个水平(1H)时间是针对一行进行数据写入所花的时间。
利用如US7414599中的电路配置，在补偿驱动晶体管的阈值电压的同时对数据进行写入。然而，期望具有尽可能短的一个水平时间以增强显示设备的响应性和操作。这是因为每行必须独立写入，而其他操作，例如驱动晶体管的补偿可能同时针对多行执行。因此，显示设备的响应性往往最主要由写入的一个水平时间决定。在与补偿驱动晶体管相同的操作阶段期间进行数据写入时，由于对驱动晶体管的补偿精度要求，一个水平时间不能进一步减少，因为补偿要求限制了写入阶段的任何时间减少。
如US7414599中所述的同等配置的电路的另一个缺点是，电源线上的电压变化，例如电源ELVDD线的IR压降将影响OLED电流。在数据写入和阈值补偿阶段结束时，电容器两端存储的电压为：
VDDPROG-(VDAT-|VTH|)
其中VDDPROG是在写入和补偿阶段结束时施加到存储电容器第一极板的ELVDD电压。VDAT-|VTH|是存储电容器第二极板的写入和补偿的电压。
取决于写入数据电压，同一SCAN行上每个像素的IR压降可能不同。类似地，取决于发光数据，不同行上的像素的IR压降是不同的。该IR压降的差异表明在写入期间ELVDD电源电压VDDPROG对于每个像素会不相同。即使写入的数据电压相同且阈值电压已得到完美补偿，这种差异也会导致OLED电流的差异。由于IR压降的差异导致的VDD电压电源变化会降低显示器的均匀性。
在US8378933(Won-Kyu Kwak，2013年2月19日授权)中描述了另一种方法。通过在驱动晶体管的栅极和源极之间添加第二电容器来补偿IR压降。在写入/补偿阶段和发光阶段之间的任何电源电压变化都会通过第二电容器转移到驱动晶体管的栅极。因此可以补偿电源电压的变化，但这种方法仅针对IR压降再多使用一个电容器，并且阈值补偿和数据写入阶段是同时执行的。因此，一个水平时间不能减少。
在US9626905(Hai-Jung In，2017年4月18日授权)中描述了另一种方法。首先补偿驱动晶体管的阈值电压并将其存储到一个电容器。然后，将数据电压写入并存储在另一个电容器中。驱动晶体管的栅极电压是数据电压和阈值电压之和。以这种方式，将阈值电压补偿和数据写入分开。因此一个水平时间可以减少来进行快速写入，但在阈值补偿期间，存储的电压仍取决于电源ELVDD。ELVDD电源线上的任何IR压降变化仍会影响OLED电流，因此降低了显示器的均匀性。
在US10242622(Chang-Ho Tseng，2019年3月26日授权)中描述了另一种方法。在这样的电路中，基准电压施加到二极管连接的驱动晶体管的源极；数据电压施加到存储电容器的第一极板；存储电容器的第二极板连接到二极管连接的驱动晶体管的栅极。以这种方式，在补偿和数据写入阶段，驱动晶体管两端存储的电压与电源电压ELVDD不相关。虽然几乎没有电流流过基准电压，电源电压ELVDD或基准电压都不会产生IR压降的不利影响，但该方案使用了多个附加晶体管，因此该电路配置不适合高分辨率显示应用。另外，阈值补偿和数据写入是同时执行的，因此也不能减少一个水平时间。
在US 9412299(Toshio Miyazawa，2016年8月9日授权)中描述了另一种方法。在这样的配置中，使用n型驱动晶体管。首先补偿驱动晶体管的阈值电压并将其存储到第一电容器。然后，将数据电压施加到第一电容器的一个极板上。由于阈值补偿和数据写入阶段是分开的，因此一个水平时间可以减少。当数据电压施加到第一电容器时，电源电压ELVDD将被移除，因此任何通过IR压降带来的电源电压变化都不会影响OLED电流。在发光阶段，数据电压在两个电容器之间缩放，但驱动晶体管的栅极-源极电压将取决于OLED电压，而该电压可能对于各像素是不同的，并且可能由于老化而发生变化，因此这种配置也存在不足。
发明内容
因此，本领域需要一种增强的像素电路，该像素电路(1)提供分开的补偿阶段和数据写入阶段以使一个水平(1H)时间最小化，并且(2)考虑电源电压VDD的变化以增强显示设备输出的均匀性。本发明涉及像素电路，这些像素电路能够以小于约2μs的超短的一个水平时间1H补偿驱动晶体管的阈值电压变化，该一个水平时间与现有配置相比较短。另外，本申请中描述的像素电路配置将电源与驱动晶体管隔离。因此，任何电源变化，例如由从电源到驱动晶体管的IR压降引起的电源变化都不会影响流向OLED的电流。因此，不管电源的电压降如何变化，都可以显示大体上均匀亮度的图像。
本申请的实施例提供了用于高刷新率要求，例如用于120Hz应用的像素电路。对于此类应用，通过将驱动晶体管的阈值补偿阶段和数据写入阶段分开来实现超短的1H时间(<2μs)。阈值补偿时间由驱动晶体管的特性决定，并且很难在不降低补偿精度的情况下进一步减少。通过将阈值补偿阶段和数据写入阶段分开，可以为阈值补偿分配较长的时间以实现补偿精度。如上文所指出，为电容器充电所需的RC常数时间决定了写入时间，这种写入时间可以减少到超短的1H时间(<2μs)。
通过将驱动晶体管与电压电源ELVDD隔离来考虑这种电源的变化。为了将驱动晶体管与电源ELVDD隔离，在第一驱动晶体管和电源ELVDD之间连接了配置为源极跟随器的第二驱动晶体管。第一驱动晶体管的源极电压由第二驱动晶体管配置的源极跟随器的输出来驱动。因此，第一驱动晶体管的源极电压不再受电源ELVDD的变化的影响。因此，电源ELVDD线上的任何IR压降都不会导致亮度不均匀。
在示例性实施例中，诸如IGZO(铟镓锌氧化物)晶体管的低漏电晶体管可以用作与各个电压电源线连接的开关晶体管。通过使用低漏电晶体管，可以使用低存储电容器来减小像素尺寸，或者可以使用低刷新率(例如30Hz或更低)来更好地显示静态或低运动图像。因此可以减少功耗。
因此本发明的一方面是一种用于显示设备的像素电路，该像素电路可在初始化阶段、补偿阶段、数据写入阶段和发光阶段中操作，由此最小化一个水平时间，同时保持对驱动晶体管的阈值电压的精确补偿，并进一步考虑电压电源的任何变化。在示例性实施例中，像素电路包括：第一驱动晶体管，被配置为根据施加到所述第一驱动晶体管的栅极和第一端子的电压来控制在发光阶段期间流向发光器件的电流量；第二驱动晶体管，被配置为源极跟随器，其中所述第二驱动晶体管的第一端子连接到第一电源线，并且所述第二驱动晶体管的第二端子连接到所述第一驱动晶体管的第一端子，并且所述第二驱动晶体管的第二端子处的电压跟随施加到所述第二驱动晶体管的栅极的电压；其中所述第一驱动晶体管是p型或n型晶体管中的一种，并且所述第二驱动晶体管是p型或n型晶体管中的另一种；以及发光器件，其在所述发光阶段在第一端子处电连接到所述第一驱动晶体管的第二端子，并且在第二端子处电连接到第二电源线。
在示例性实施例中，所述像素电路还包括第一电容器和第二电容器，其中所述第一电容器在第一极板上连接到所述第一驱动晶体管的栅极，且在第二极板上连接到所述第二电容器的第一极板，并且所述第二电容器在第二极板上连接到所述第二驱动晶体管的栅极。像素电路还可以包括多个开关晶体管，这些开关晶体管在操作的不同阶段期间控制将电源电压施加到第一驱动晶体管和第二驱动晶体管，施加到第一电容器和第二电容器，以及施加到发光器件。
本发明的另一方面是根据任何实施例的像素电路的操作方法，由此最小化一个水平时间，同时保持对驱动晶体管的阈值电压的精确补偿，并进一步考虑电压电源的任何变化。在示例性实施例中，所述操作方法包括以下步骤：提供根据任何实施例的像素电路；执行补偿阶段以补偿所述第一和第二驱动晶体管的阈值电压，包括：通过将第一开关晶体管置于导通状态来实现所述第一驱动晶体管的二极管连接，以通过所述第一开关晶体管将所述第一驱动晶体管的栅极和第二端子电连接；通过第三开关晶体管将基准电压从所述基准电压线施加到所述第二驱动晶体管的栅极；以及将所述发光器件的第一端子与所述第一驱动晶体管的第二端子电断开；其中所述第一和第二驱动晶体管的阈值电压存储在所述第一电容器的第一极板上；执行数据写入阶段以将来自所述数据电压线的数据电压写入到所述第二电容器，包括通过第二开关晶体管将所述数据电压施加到所述第二电容器的第二极板和所述第二驱动晶体管的栅极；以及执行发光阶段，在所述发光阶段期间从所述发光器件发光，包括：将第一电源施加到所述第二驱动晶体管的第一端子；以及将所述第一驱动晶体管的第二端子电连接到所述发光器件的第一极板，从而将第二电源施加到所述发光器件的第二端子。所述操作方法还可以包括执行初始化阶段以初始化所述第一驱动晶体管的栅极电压、所述第二驱动晶体管的栅极电压、所述发光器件两端的电压以及所述第一存储电容器和所述第二存储电容器两端的电压。
为了实现前述目的和相关目的，本发明则包括在下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了本发明的某些说明性实施例。然而，这些实施例仅表示可以采用本发明的原理的各种方式中的几种。当结合附图考虑时，根据本发明的以下详细描述，本发明的其他目的、优点和新颖特征将变得显而易见。
附图说明
图1是描绘根据本申请的实施例的第一电路配置的图。
图2是描绘与图1的电路的操作相关联的时序图的图。
图3A和图3B是描绘图1的第一电路配置的两个电路变形的图。
图4是描绘根据本申请的实施例的第二电路配置的图。
图5是描绘与图4的电路的操作相关联的时序图的图。
图6A和图6B是描绘图4的第二电路配置的两个电路变形的图。
图7是描绘根据本申请的实施例的第二电路配置的图。
图8是描绘与图7的电路的操作相关联的时序图的图。
图9A和图9B是描绘图7的第三电路配置的两个电路变形的图。
图10是描绘根据本申请的实施例的第四电路配置的图。
图11是描绘与图10的电路的操作相关联的时序图的图。
图12A和图12B是描绘图10的第四电路配置的两个电路变形的图。
图13是描绘根据本申请的实施例的第五电路配置的图。
图14是描绘与图13的电路的操作相关联的时序图的图。
图15A和图15B是描绘图13的第五电路配置的两个电路变形的图。
图16是描绘根据本申请的实施例的第六电路配置的图。
图17是描绘根据本申请的实施例的第七电路配置的图。
图18是描绘与图17的电路的操作相关联的时序图的图。
图19A和图19B是描绘图17的第七电路配置的两个电路变形的图。
图20是描绘根据本申请的实施例的第八电路配置的图。
具体实施方式
现在将参考附图描述本发明的实施例，其中在所有附图中相同的附图标记用于表示相同的元件。将理解的是，附图不一定按比例绘制。
图1是描绘根据本申请的实施例的第一电路配置10的图，并且图2是与图1的电路配置10的操作相关联的时序图。在该示例中，电路10被配置为薄膜晶体管(TFT)电路，其包括多个p型晶体管TDP、T1、T2、T3、T4、T5，n型晶体管TDN，以及两个电容器C1和C2。在该示例性实施例中，T1、T2、T3和T4是某些应用所期望的双栅TFT，它们在源极和漏极之间具有低漏电，尽管T1-T4各自可替代地为单栅TFT。这些电路元件驱动发光器件，例如OLED。发光器件(OLED)具有关联的内部电容，该内部电容在电路图中表示为Coled。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如微型LED和量子点LED的显示技术也可以使用同等的原理。
更具体地说，图1描绘了配置有多个p型TFT和一个n型TFT的TFT电路10。TDP是作为模拟TFT的p型驱动晶体管，T2-T5是p型数字开关TFT，而TDN是作为模拟TFT的n型驱动晶体管。如上文所指出，C1和C2是电容器，并且它们都是存储电容器。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVSS。
可以使用本领域现有的TFT制造工艺来制造OLED以及包括晶体管、电容器和连接线的TFT电路10。将理解的是，可以采用同等的制造工艺来制造根据任何实施例的TFT电路。
例如，TFT电路10(和后续实施例)可以设置在基板，例如玻璃、塑料或金属基板上。每个TFT可以包括栅电极、栅极绝缘层、半导体层、第一电极和第二电极。半导体层设置在基板上。栅极绝缘层设置在半导体层上，并且栅电极可以设置在绝缘层上。第一电极和第二电极可以设置在绝缘层上并且使用过孔连接到半导体层。第一电极和第二电极通常分别可以称作TFT的“源电极”和“漏电极”。电容器各自可以包括第一电极、绝缘层和第二电极，由此绝缘层在第一电极和第二电极之间形成绝缘势垒。电路中各组件之间的布线以及用于将信号引入电路的布线(例如SCAN、EMI、VDAT、VINIT和VREF)可包括金属线或掺杂的半导体材料。例如，金属线可以设置在基板和TFT的栅电极之间，并使用过孔连接到各电极。可以通过化学气相沉积来沉积半导体层，并且可以通过热蒸镀技术来沉积金属层。
OLED器件可以设置在TFT电路上方。OLED器件可以包括第一端子(例如OLED的阳极)，第一端子在该示例中连接到晶体管T4和T5；用于将电荷(例如空穴)注入或传输到发光层的一个或多个层；发光层；用于将电荷(例如电子)注入或传输到发光层的一个或多个层；以及第二端子(例如OLED的阴极)，第二端子在该示例中连接到电源ELVSS。注入层、传输层和发光层可以是有机材料，第一和第二电极可以是金属，并且所有这些层都可以通过热蒸镀技术来沉积。
结合图2的时序图参考图1的TFT电路10，TFT电路10在四个阶段中执行操作：初始化阶段、阈值补偿阶段、数据写入阶段和用于发光的发光阶段。如该时序图和随后的时序图中所示，用于执行写入阶段的时间段在本领域中被称为“一个水平时间”或“1H”时间。对于一列中具有大量像素(这对于高分辨率显示和例如用于120Hz应用的高刷新率来说是必需的)的显示，要求1H时间短。如上文所指出，一个水平时间短是很重要的，因为每行必须独立写入，而其他操作，例如驱动晶体管阈值补偿，可以同时针对多行执行。因此，设备的响应性往往最主要由写入的一个水平时间决定。
如下面更详细地描述的，通过将第一驱动晶体管TDP与电压电源ELVDD隔离来考虑这种电源的变化。为了将第一驱动晶体管与电源ELVDD隔离，第二驱动晶体管TDN被配置为源极跟随器，其中源极跟随器的输出跟随第二驱动晶体管的栅极电压。第二驱动晶体管的栅极连接到基准电压，其中很少有电流流过基准电压线，因此对于基准电压没有IR压降的问题。第一驱动晶体管的源极电压由第二驱动晶体管配置的源极跟随器的输出驱动。因此，电源ELVDD线上的任何IR压降都不会影响流到OLED的电流，这就避免了现有配置中可能出现的亮度不均匀。
因此，第一驱动晶体管的源极电压不再受电源ELVDD的变化的影响。另外，在补偿期间，第一和第二驱动晶体管的阈值电压被存储在电容器C1上，并且数据电压VDAT被施加到第二驱动晶体管用于数据写入。
在该第一实施例中，在前一发光阶段期间，EMI信号电平具有低电压值，因此晶体管T5导通，并且由连接至n型第二驱动晶体管TDN的输入驱动电压ELVDD来驱动发光，从而施加到OLED的实际电流由p型第一驱动晶体管TDP的栅极和第一端子处的电压确定。适用行的SCAN信号电平最初具有高电压值，因此晶体管T1、T3和T4均处于截止状态。适用行的SCAND信号电平最初具有高电压值，因此晶体管T2也处于截止状态。
接下来，在初始化阶段开始时，SCAN信号电平从高电压值变为低电压值，使得晶体管T1、T3和T4导通。由于晶体管T1导通，p型第一驱动晶体管TDP的栅极和漏极通过晶体管T1电连接在一起，并且驱动晶体管TDP变为二极管连接的。二极管连接的是指驱动晶体管TDP在其栅极和第二端子(例如，源极或漏极)电连接的情况下操作，这样使得电流沿一个方向流动。由于晶体管T3导通，基准电压VREF从基准电压输入线施加到n型第二驱动晶体管TDN的栅极。基准电压VREF设置为满足以下公式：
VREF>VINIT+|VTHp|+VTHn
其中VTHp是p型第一驱动晶体管的阈值电压，VTHn是n型第二驱动晶体管的阈值电压。由于晶体管T4导通，初始化电压VINIT从初始化电压输入线施加到OLED的阳极。VINIT电压设置为低于OLED的阈值电压加上ELVSS，因此VINIT电压在施加到OLED的阳极时不引起发光。由于T5导通，初始化电压VINIT还施加到p型驱动晶体管的二极管连接的栅极和漏极以及节点G，第一存储电容器C1的底部极板和p型驱动晶体管TDP的栅极在该节点G处连接。VINIT还下拉了p型驱动晶体管TDP的源极和n型驱动晶体管TDN的源极连接的节点Vx处的电压。在初始化阶段结束时，节点Vx的电压电平将为：
VINIT+|VTHp|<Vx≤VREF-VTHn
TFT电路10接下来可在阈值补偿阶段中操作，在该阶段期间，p型第一驱动晶体管TDP和n型第二驱动晶体管TDN的阈值电压被补偿。对于这样的阶段，EMI信号电平从低电压值变为高电压值，使得晶体管T5截止，并且p型驱动晶体管的二极管连接的栅极和漏极变为浮动。节点Vx处的电压也变为浮动。
在阈值补偿期间，随着n型第二驱动晶体管TDN截止，Vx电压将被上拉至VREF-VTHn。随着p型驱动晶体管TDP也截止，二极管连接的p型第一驱动晶体管的栅极和第一存储电容器C1的底部极板连接的节点G处的电压将被上拉至Vx-|VTHp|。
在阈值补偿阶段结束时，SCAN信号电平从高电压值变为低电压值，使得晶体管T1、T3和T4截止。由于晶体管T1截止，p型第一驱动晶体管TDP的栅极和漏极断开连接，p型驱动晶体管TDP不再是二极管连接的。节点G的电压为VREF-VTHn-|VTHp|。n型第二驱动晶体管TDN和p型第一驱动晶体管TDP的阈值电压被存储在存储电容器C1的底部极板上，而C1的顶部极板连接到基准电压线VREF。在晶体管T3截止的情况下，n型第二驱动晶体管TDN的栅极与基准电压线VREF断开连接。在晶体管T4截止的情况下，OLED的阳极与初始化电压线VINIT断开连接。
TFT电路10接下来可在数据写入阶段中操作。SCAND信号电平从高电压值变为低电压值，使得晶体管T2导通，从而将数据电压输入线VDAT电连接到第二存储电容器C2的顶部极板和n型第二驱动晶体管TDN的栅极。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前行DATA(n))，该数据值从数据电压输入线施加到第二存储电容器C2的顶部极板，而C2的底部极板连接到基准电压线VREF。
在数据写入阶段结束时，SCAND信号电平从低电压值变为高电压值，使得晶体管T2截止。n型第二驱动晶体管TDN的栅极和第二电容器C2的顶部极板与数据电压线VDAT断开连接。VDAT将变为用于下一个行数据写入的相应值。
TFT电路10接下来可在OLED能够发光的发光阶段中操作。EMI信号从高电压值变为低电压值，使得晶体管T5导通。由于晶体管T5导通，p型第一驱动晶体管TDP的漏极连接到OLED的阳极。相同的电流流过n型第二驱动晶体管TDN、p型第一驱动晶体管TDP和OLED。流过n型第二驱动晶体管的这种电流为：
Figure BDA0002885819460000121
其中
Figure BDA0002885819460000131
Coxn是n型驱动晶体管栅极氧化物的电容；
Wn是n型驱动晶体管沟道的宽度；
Ln是n型驱动晶体管沟道的长度(即，源极和漏极之间的距离)；
μn是n型驱动晶体管的载流子迁移率。
流过p型第一驱动晶体管的电流为：
Figure BDA0002885819460000132
其中
Figure BDA0002885819460000133
Coxp是p型驱动晶体管栅极氧化物的电容；
Wp是p型驱动晶体管沟道的宽度；
Lp是p型驱动晶体管沟道的长度(即，源极和漏极之间的距离)；
VG是节点G的电压；并且
μnp是p型驱动晶体管的载流子迁移率。
如上文所指出，这样的电流相等，因此使上述两个表达式相等，Idn＝Idp，得出：
Figure BDA0002885819460000134
由于
Figure BDA0002885819460000135
Figure BDA0002885819460000136
Figure BDA0002885819460000141
另外，如上文所指出，由于IOLED＝Idn＝Idp:
Figure BDA0002885819460000142
因此，流向OLED的电流不取决于p型第一驱动晶体管TDP的阈值电压或n型第二驱动晶体管TDN的阈值电压，因此，流向OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以这种方式，驱动晶体管的阈值电压的变化已经被补偿。
根据以上所述，n型第二驱动晶体管TDN将电源ELVDD与p型第一驱动晶体管TDP隔离。因此，n型驱动晶体管起到源极跟随器的作用。节点Vx处的n型驱动晶体管TDN的源极电压，也是p型驱动晶体管TDP的源极电压，仅与n型驱动晶体管TDN的栅极电压有关。n型源极跟随器设计为不限制从电源ELVDD流到OLED的电流，而p型驱动晶体管将控制或限制流到OLED的电流。该电流与p型晶体管的栅极电压和Vx电压有关。由于节点Vx与电源ELVDD隔离，因此由p型驱动晶体管TDP控制的流向OLED的电流不受电源ELVDD的变化，例如该电源线上的IR压降的影响。p型驱动晶体管还固有地不受漏极电压(电源ELVSS)变化的影响，至少不是在与显示器应用相关的第一顺位。
另外，如上所述，使用双电容器结构，由此第一电容器C1用于在补偿阶段期间进行阈值补偿，并且第二电容器C2用于在写入阶段和发光阶段期间存储数据电压。因此，阈值补偿和数据写入操作彼此独立，并且可以利用短的数据写入阶段实现短的一个水平时间。短的一个水平时间改善了OLED的响应性。
图3A和图3B分别是描绘作为图1的电路配置10的变形的两个电路配置12和14的图。图2的时序图同样适用于电路配置12和14。电路配置10与电路配置12和14之间的区别在于第一存储电容器C1的顶部极板和第二存储电容器C2的底部极板连接的节点所连接的电源。在电路配置10中，这样的节点连接到基准电源线VREF。在电路配置12中，这样的节点连接到初始化电源线VINIT，而在电路配置14中，这样的节点连接到电源ELVDD。一般来说，该节点可以连接到对于像素可用的固定电压电平的任何电源，以相对于驱动晶体管的栅极设置电容器之间的节点上的电压。
图4是描绘根据本申请的实施例的第二电路配置20的图，并且图5是与图4的电路配置20的操作相关联的时序图。在该示例中，与前一实施例类似，电路20被配置为TFT电路，其包括多个p型晶体管TDP、T1、T2_1、T2_2、T3、T4、T5，n型晶体管TDN，以及两个电容器C1和C2。这些电路元件驱动发光器件，例如OLED。发光器件(OLED)具有关联的内部电容，该内部电容在电路图中也表示为Coled(即，Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVSS。与前一实施例类似，TDP是作为模拟TFT的p型驱动晶体管，TDN是作为模拟TFT的n型驱动晶体管，并且T1、T2_1、T2_2、T2_3、T3、T4和T5是数字开关TFT。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如微型LED和量子点LED的显示技术也可以使用同等的原理。
一般来说，该实施例对于整个或更宽的显示设备中的其他像素行具有同等的控制信号EMI和SCAN，从而由于可以在不同行上共享公共控制线，使得显示配置中的控制信号线较少。对于该示例和随后的实施例，显示像素通过行和列进行寻址。当前行是第n行。前一行是第n-1行，前一行的前一行是第n-2行。下一行是第n+1行，其后一行是第n+2行，各行依此类推，与图中标识的相应控制信号有关。因此，例如，SCAN(n)是指第n行的扫描信号，SCAN(n+6)是指第n+6行的扫描信号，等等。EMI(n)指第n行的发光信号，各种控制信号依此类推。以这种方式，对于各种实施例，输入信号对应于所指示的行。
结合图5的时序图参考TFT电路20，TFT电路20也在四个阶段中执行操作：初始化阶段、补偿阶段、数据写入阶段和用于发光的发光阶段。因此，如下面进一步详述，除了电路20采用来自其他行的SCAN信号来代替第一实施例中的专用SCAND信号之外，电路20的组件配置和操作与图1的电路10的操作相似。
在该第二实施例中，在前一发光阶段期间，EMI(n)信号电平具有低电压值，因此晶体管T5导通，并且由连接至n型第二驱动晶体管TDN的输入驱动电压ELVDD来驱动发光，从而施加到OLED的实际电流由p型第一驱动晶体管TDP的栅极和第一端子处的电压确定。适用行的SCAN(n)信号电平最初具有高电压值，因此晶体管T1、T3和T4均处于截止状态。适用行的SCAN(n+1)和SCAN(n+6)信号电平最初具有高电压值，因此晶体管T2_1和T2_2均处于截止状态。
接下来，在初始化阶段开始时，SCAN(n)信号电平从高电压值变为低电压值，使得晶体管T1、T3和T4导通。由于晶体管T1导通，p型第一驱动晶体管TDP的栅极和漏极连接在一起，并且驱动晶体管TDP变为二极管连接的。由于晶体管T3导通，基准电压VREF从基准电压线施加到n型第二驱动晶体管TDN的栅极。基准电压VREF设置为满足以下公式，从而VREF将为：
VREF>VINIT+|VTHp|+VTHn
其中VTHP是p型驱动晶体管的阈值电压，VTHn是n型驱动晶体管的阈值电压。由于晶体管T4导通，初始化电压VINIT从初始化电压线施加到OLED的阳极。VINIT电压设置为低于OLED的阈值电压加上ELVSS，因此VINIT电压在施加到OLED的阳极时不引起发光。由于T5导通，初始化电压VINIT还施加到p型第一驱动晶体管的二极管连接的栅极和漏极以及节点G，第一存储电容器C1的底部极板和p型第一驱动晶体管的栅极在该节点处连接。VINIT还下拉了p型第一驱动晶体管的源极和n型第二驱动晶体管的源极连接的节点Vx处的电压。在初始化阶段结束时，Vx的电压电平将为：
VINIT+|VTHp|<Vx≤VREF-VTHn
在初始化阶段结束时，SCAN(n+1)信号电平从高电压值变为低电压值，使得晶体管T2_2导通并为数据写入阶段做准备，尽管由于晶体管T2_1保持在截止状态，还未施加数据电压VDAT。
TFT电路20接下来可在阈值补偿阶段中操作，在该阶段期间，p型第一驱动晶体管TDP和n型第二驱动晶体管TDN的阈值电压被补偿。对于这样的阶段，EMI(n)信号电平从低电压值变为高电压值，使得晶体管T5截止，并且p型驱动晶体管的二极管连接的栅极和漏极变为浮动。节点Vx处的电压也变为浮动。
在阈值补偿期间，随着n型第二驱动晶体管TDN截止，Vx电压将被上拉至VREF-VTHn。随着p型驱动晶体管TDP截止，二极管连接的p型第一驱动晶体管的栅极和第一存储电容器C1的底部极板连接的节点G处的电压将被上拉至Vx-|VTHp|。
在阈值补偿阶段结束时，SCAN(n)信号电平从低电压值变为高电压值，使得晶体管T1、T3和T4截止。由于晶体管T1截止，p型第一驱动晶体管TDP的栅极和漏极断开连接，p型驱动晶体管TDP不再是二极管连接的。节点G的电压为VREF-VTHn-|VTHp|。n型驱动晶体管TDN和p型驱动晶体管TDP的阈值电压被存储在第一存储电容器C1的底部极板上，而C1的顶部极板连接到基准电压线VREF。在晶体管T3截止的情况下，n型第一驱动晶体管TDN的栅极与基准电压线VREF断开连接。在晶体管T4截止的情况下，OLED的阳极与初始化电压线VINIT断开连接。
TFT电路20接下来可在数据写入阶段中操作。SCAN(n+6)信号从高电压值变为低电压值，使得晶体管T2_1导通。如上文所指出，在初始化阶段结束时，晶体管T2_2已经导通。数据电压线VDAT因此电连接到第二存储电容器C2的顶部极板和n型第二驱动晶体管TDN的栅极。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前行DATA(n))，该数据值从数据电压线施加到第二存储电容器C2的顶部极板，而C2的底部极板连接到基准电压线VREF。
对于写入阶段，采用施加到不同行的SCAN信号(例如，SCAN(n+1)和SCAN(n+6))以将数据电压线VDAT电连接到第二存储电容器C2的顶部极板。通过组合使用来自不同行的SCAN信号，SCAN信号的重叠会产生短的写入脉冲，从而使1H时间最小化，如图5的时序图所示。虽然在该实施例中使用多个扫描信号SCAN(n+1)和SCAN(n+6)来控制开关晶体管T2_2和T2_1产生短的写入脉冲，但也可以使用来自其他行的SCAN信号。该实施例具有使用现有SCAN信号线的优点，但需要两个晶体管T2_2和T2_1在写入阶段期间将VDAT连接到存储电容器C2。相比之下，前一实施例采用了附加的专用扫描线SCAND，但仅使用单个晶体管T2来施加数据电压。因此，这两种替代配置代表了可能适合给定应用的附加扫描控制线与附加晶体管之间的权衡。
在数据写入阶段结束时，SCAN(n+1)信号电平从低电压值变为高电压值，使得晶体管T2_2截止。n型第二驱动晶体管TDN的栅极和第二电容器C2的顶部极板与数据电压线VDAT断开连接。VDAT将变为用于下一个行数据写入的相应值。
TFT电路20接下来可在OLED能够发光的发光阶段中操作。EMI(n)信号从高电压值变为低电压值，使得晶体管T5导通。由于晶体管T5导通，p型第一驱动晶体管TDP的漏极连接到OLED的阳极。相同的电流流过n型第二晶体管TDN、p型第一驱动晶体管TDP和OLED。流过n型第二驱动晶体管的电流为：
Figure BDA0002885819460000191
流过p型第一驱动晶体管的电流为：
Figure BDA0002885819460000192
与前面的第一个实施例类似，由于Idn＝Idp＝IOLED，并且VG＝VREF-VTHn-|VTHp|，流过OLED的电流为：
Figure BDA0002885819460000193
因此，流过OLED的电流不取决于p型驱动晶体管TDP的阈值电压或n型驱动晶体管TDN的阈值电压，因此，流向OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以这种方式，驱动晶体管的阈值电压的任何变化已经被补偿。类似地，在该实施例中，通过使用双驱动晶体管配置，OLED电流不受电源ELVDD和ELVSS的变化，例如电压电源线上的IR压降的影响。此外，在该实施例中，阈值补偿和数据写入操作也彼此独立，并且可以利用短的数据写入阶段实现短的一个水平时间。短的一个水平时间改善了OLED的响应性。
图6A和图6B分别是描绘作为图4的电路配置20的变形的两个电路配置22和24的图。图5的时序图同样适用于电路配置22和24。电路配置20与电路配置22和24(与前一实施例类似)之间的区别在于第一存储电容器C1的顶部极板和第二存储电容器C2的底部极板连接的节点所连接的电源。在电路配置20中，这样的节点连接到基准电源线VREF。在电路配置22中，这样的节点连接到初始化电源线VINIT，而在电路配置24中，这样的节点连接到电源ELVDD。一般来说，该节点可以连接到对于像素可用的固定电压电平的任何电源，以相对于驱动晶体管的栅极设置电容器之间的节点上的电压。
图7是描绘根据本申请的实施例的第三电路配置30的图，并且图8是与图7的电路配置30的操作相关联的时序图。本申请的实施例使用诸如铟镓锌氧化物(IGZO)器件的超低漏电氧化物晶体管作为数据开关器件以及与存储电容器C1和C2相关联的开关。由于超低漏电晶体管的超低截止漏电特性，这允许存储的数据电压和存储的驱动晶体管阈值电压在电容器上保持更长时间。结果，与现有配置相比，刷新率可以降低到大约30Hz或更低，这特别适合于显示静态图像。与关于前面的实施例示出的p型双栅晶体管相比，IGZO晶体管器件通常被配置为n型晶体管。与前面的实施例相比，使用n型IGZO开关晶体管会在工作阶段期间改变某些控制信号的必要电压电平，如图8的时序图所示，并在下面进一步详述。
更具体地说，图7描绘了配置有多个p型TFT和n型IGZOTFT的TFT电路30。IGD是作为模拟TFT的IGZO驱动晶体管；IG1-IG4是IGZO数字开关TFT；TDP是作为模拟TFT的p型驱动晶体管，并且T5是的p型数字开关TFT。C1和C2是电容器，并且它们都是存储电容器。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVSS。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如微型LED和量子点LED的显示技术也可以使用同等的原理。
在该第三实施例中，在前一发光阶段期间，EMI信号电平具有低电压值，因此晶体管T5导通，并且由连接至IGZO第二驱动晶体管IGD的输入驱动电压ELVDD来驱动发光，从而施加到OLED的实际电流由p型第一驱动晶体管TDP的栅极和第一端子处的电压确定。适用行的SCAN信号电平最初具有低电压值，因此晶体管IG1、IG3和IG4均处于截止状态。适用行的SCAND信号电平最初具有低电压值，因此晶体管IG2也处于截止状态。
接下来，在初始化阶段开始时，SCAN信号电平从低电压值变为高电压值，使得晶体管IG1、IG3和IG4导通。由于晶体管IG1导通，p型第一驱动晶体管TDP的栅极和漏极连接在一起，并且驱动晶体管TDP变为二极管连接的。由于晶体管IG3导通，基准电压VREF从基准电压线施加到n型IGZO第二驱动晶体管IGD的栅极。基准电压VREF设置为满足以下公式，这样VREF将为：
VREF>VINIT+|VTHp|+VTHn
其中VTHp是p型第一驱动晶体管的阈值电压，VTHn是n型IGZO第二驱动晶体管的阈值电压。由于晶体管IG4导通，初始化电压VINIT从初始化电压线施加到OLED的阳极。VINIT电压设置为低于OLED的阈值电压加上ELVSS，因此VINIT电压在施加到OLED的阳极时不引起发光。由于T5导通，初始化电压VINIT还施加到p型驱动晶体管的二极管连接的栅极和漏极以及节点G，存储电容器C1的底部极板和p型第一驱动晶体管的栅极在该节点处连接。VINIT还下拉了p型第一驱动晶体管的源极和n型IGZO第二驱动晶体管的源极连接的节点Vx处的电压。在初始化阶段结束时，Vx的电压电平将为：
VINIT+|VTHp|<Vx≤VREF-VTHn
TFT电路30接下来可在阈值补偿阶段中操作，在该阶段期间，p型第一驱动晶体管TDP和n型IGZO第二驱动晶体管IGD的阈值电压被补偿。对于这样的阶段，EMI信号电平从低电压值变为高电压值，使得晶体管T5截止，并且p型第一驱动晶体管TDP的二极管连接的栅极和漏极变为浮动。节点Vx处的电压也变为浮动。在阈值补偿期间，随着n型IGZO第二驱动晶体管IGD截止，Vx电压将被上拉至VREF-VTHn。随着p型驱动晶体管TDP截止，二极管连接的p型第一驱动晶体管的栅极和第一存储电容器C1的底部极板连接的节点G处的电压将被上拉至Vx-|VTHp|。
在阈值补偿阶段结束时，SCAN信号电平从高电压值变为低电压值，使得晶体管IG1、IG3和IG4截止。由于晶体管IG1截止，p型第一驱动晶体管TDP的栅极和漏极断开连接，p型驱动晶体管TDP不再是二极管连接的。节点G的电压为VREF-VTHn-|VTHp|。n型IGZO第二驱动晶体管IGD和p型第一驱动晶体管TDP的阈值电压被存储在第一存储电容器C1的底部极板上，而C1的顶部极板连接到基准电压线VREF。在晶体管IG3截止的情况下，n型IGZO第二驱动晶体管IGD的栅极与基准电压线VREF断开连接。在晶体管IG4截止的情况下，OLED的阳极与初始化电压线VINIT断开连接。
TFT电路30接下来可在数据写入阶段中操作。SCAND信号电平从低电压值变为高电压值，使得晶体管IG2导通，从而将数据电压线VDAT电连接到存储电容器C2的顶部极板和n型IGZO第二驱动晶体管TDN的栅极。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前行DATA(n))，该数据值从数据电压线施加到存储电容器C2的顶部极板，而C2的底部极板连接到基准电压线VREF。
在数据写入阶段结束时，SCAND信号电平从高电压值变为低电压值，使得晶体管IG2截止。n型IGZO第二驱动晶体管IGD的栅极和第二电容器C2的顶部极板与数据电压线VDAT断开连接。VDAT将变为用于下一个行数据写入的相应值。
TFT电路30接下来可在OLED能够发光的发光阶段中操作。EMI信号从高电压值变为低电压值，使得晶体管T5导通。由于晶体管T5导通，p型第一驱动晶体管TDP的漏极连接到OLED的阳极。如在前面的实施例中那样，相同的电流流过n型IGZO第二驱动晶体管IGD、p型第一驱动晶体管TDP和OLED。流过n型IGZO驱动晶体管的电流为：
Figure BDA0002885819460000231
其中
Figure BDA0002885819460000232
Coxn是n型IGZO驱动晶体管栅极氧化物的电容；
Wn是n型IGZO驱动晶体管沟道的宽度；
Ln是n型IGZO驱动晶体管沟道的长度(即，源极和漏极之间的距离)；并且
μnn是n型IGZO驱动晶体管的载流子迁移率。流过p型第一驱动晶体管的电流为
Figure BDA0002885819460000233
其中
Figure BDA0002885819460000234
Coxp是p型驱动晶体管栅极氧化物的电容；
Wp是p型驱动晶体管沟道的宽度；
Lp是p型驱动晶体管沟道的长度(即，源极和漏极之间的距离)；并且
VG是节点G的电压；并且
μnp是p型驱动晶体管的载流子迁移率。
与前面的实施例类似，由于Idn＝Idp＝IOLED，并且VG＝VREF-VTHn-|VTHp|，流过OLED的电流将为：
Figure BDA0002885819460000235
因此，流向OLED的电流不取决于p型第一驱动晶体管TDP的阈值电压或n型IGZO第二驱动晶体管IGD的阈值电压，因此，流向OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以这种方式，已经补偿了驱动晶体管的阈值电压的任何变化。与前面的实施例类似，OLED电流不受电源ELVDD和ELVSS的变化，例如这样的电源线上的IR压降的影响。此外，阈值补偿和数据写入阶段彼此独立，并且可以利用短的数据写入阶段实现短的一个水平时间。短的一个水平时间改善了OLED的响应性。
另外，通过使用IGZO晶体管器件作为开关，大大减少了来自存储电容器C1和C2的漏电。具体地，使用IG1作为p型驱动晶体管的栅极和漏极之间的开关，减少了从存储电容器C1的底部极板到驱动晶体管的漏极的漏电。使用IG2作为VDAT电压电源和IGZO驱动晶体管的栅极之间的开关，可以减少从存储电容器C2的顶部极板到VDAT电压电源的漏电。使用IG3作为基准电压电源VREF和IGZO驱动晶体管的栅极之间的开关，可以减少从第二存储电容器C2的顶部极板到基准电压电源的漏电。因此，可以将存储在存储电容器C1和C2上的电压保持更长时间。结果，如上文所指出，与现有配置相比，刷新率可以降低到大约30Hz或更低，这特别适合于显示静态图像。
图9A和图9B分别是描绘作为图7的电路配置30的变形的两个电路配置32和34的图。图8的时序图同样适用于电路配置32和34。电路配置30与电路配置32和34(与前面的实施例类似)之间的区别在于第一存储电容器C1的顶部极板和第二存储电容器C2的底部极板连接的节点所连接的电源。在电路配置30中，这样的节点连接到基准电源线VREF。在电路配置32中，这样的节点连接到初始化电源线VINIT，而在电路配置34中，这样的节点连接到电源ELVDD。一般来说，该节点可以连接到对于像素可用的固定电压电平的任何电源，以相对于驱动晶体管的栅极设置电容器之间的节点上的电压。
图10是描绘根据本申请的实施例的第四电路配置40的图，并且图11是与图10的电路配置40的操作相关联的时序图。在该示例中，与前面的第三实施例类似，图10描绘了配置有多个p型TFT和n型IGZO TFT的TFT电路40。IGD是作为模拟TFT的IGZO n型驱动晶体管；IG1、IG2_1、IG2_2、IG3和IG4是IGZO n型数字开关TFT；TDP是作为模拟TFT的p型驱动晶体管，并且T5是的p型数字开关TFT。C1和C2是电容器，并且它们都是存储电容器。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVSS。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如微型LED和量子点LED的显示技术也可以使用同等的原理。
结合图11的时序图参考TFT电路40，TFT电路40也在四个阶段中执行操作：初始化阶段、补偿阶段、数据写入阶段和用于发光的发光阶段。因此，如下面进一步详述，除了电路40采用来自其他行的SCAN信号来代替第三实施例中的专用SCAND信号之外，电路40的组件配置和操作与图7的电路30的操作相似。
在该第四实施例中，在前一发光阶段期间，EMI(n)信号电平具有低电压值，因此晶体管T5导通，并且由连接至n型IGZO第二驱动晶体管IGD的输入驱动电压ELVDD来驱动发光，从而施加到OLED的实际电流由p型第一驱动晶体管的栅极和第一端子处的电压确定。适用行的SCAN(n)信号电平最初具有低电压值，因此IGZO晶体管IG1、IG3和IG4均处于截止状态。适用行的SCAN(n+1)和SCAN(n+6)信号电平最初具有低电压值，因此晶体管IG2_1和IG2_2均处于截止状态。
接下来，在初始化阶段开始时，SCAN(n)信号电平从低电压值变为高电压值，使得晶体管IG1、IG3和IG4导通。由于晶体管IG1导通，p型第一驱动晶体管TDP的栅极和漏极连接在一起，并且驱动晶体管TDP变为二极管连接的。由于晶体管IG3导通，基准电压VREF从基准电压线施加到n型IGZO第二驱动晶体管IGD的栅极。基准电压VREF设置为满足以下公式，这样VREF将为：
VREF>VINIT+|VTHp|+VTHn
其中VTHp是p型第一驱动晶体管的阈值电压，VTHn是n型IGZO第二驱动晶体管的阈值电压。由于晶体管IG4导通，初始化电压VINIT从初始化电压线施加到OLED的阳极。VINIT电压设置为低于OLED的阈值电压加上ELVSS，因此VINIT电压在施加到OLED的阳极时不引起发光。由于T5导通，初始化电压VINIT还施加到p型第一驱动晶体管的二极管连接的栅极和漏极以及节点G，第一存储电容器C1的底部极板和p型第一驱动晶体管的栅极在该节点处连接。VINIT还下拉了p型第一驱动晶体管的源极和n型IGZO第二驱动晶体管的源极连接的节点Vx处的电压。在初始化阶段结束时，Vx的电压电平将为：
VINIT+|VTHp|<Vx≤VREF-VTHn
在初始化阶段结束时，SCAN(n+1)信号电平从低电压值变为高电压值，使得晶体管IG2_2导通并为数据写入阶段做准备，尽管由于IG2_1保持在截止状态，还未施加数据电压VDAT。
TFT电路40接下来可在阈值补偿阶段中操作，在该阶段期间，p型第一驱动晶体管TDP和n型IGZO第二驱动晶体管IGD的阈值电压被补偿。对于这样的阶段，EMI(n)信号电平从低电压值变为高电压值，使得晶体管T5截止，并且p型第一驱动晶体管的二极管连接的栅极和漏极变为浮动。节点Vx处的电压也变为浮动。在阈值补偿期间，随着n型IGZO第二驱动晶体管IGD截止，Vx电压将被上拉至VREF-VTHn。随着p型第一驱动晶体管TDP截止，二极管连接的p型第一驱动晶体管的栅极和第一存储电容器C1的底部极板连接的节点G处的电压将被上拉至Vx-|VTHp|。
在阈值补偿阶段结束时，SCAN(n)信号电平从高电压值变为低电压值，使得晶体管IG1、IG3和IG4截止。由于晶体管IG1截止，p型第一驱动晶体管TDP的栅极和漏极断开连接，p型驱动晶体管TDP不再是二极管连接的。节点G的电压为VREF-VTHn-|VTHp|。n型IGZO第二驱动晶体管IGD和p型第一驱动晶体管TDP的阈值电压被存储在第一存储电容器C1的底部极板上，而C1的顶部极板连接到基准电压线VREF。在晶体管IG3截止的情况下，n型IGZO第二驱动晶体管IGD的栅极与基准电压线VREF断开连接。在晶体管IG4截止的情况下，OLED的阳极与初始化电压线VINIT断开连接。
TFT电路40接下来可在数据写入阶段中操作。SCAN(n+6)信号从低电压值变为高电压值，使得晶体管IG2_1导通。如上所述，初始化阶段结束时，晶体管IG2_2已经导通。数据电压线VDAT因此电连接到第二存储电容器C2以及n型IGZO第二驱动晶体管IGD的栅极。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前行DATA(n))，该数据值从数据电压线施加到存储电容器C2的顶部极板，而C2的底部极板连接到基准电压VREF。
对于写入阶段，采用施加到不同行的SCAN信号(例如，SCAN(n+1)和SCAN(n+6))以将数据电压线VDAT电连接到写入电容器C2的顶部极板。通过组合使用来自不同行的SCAN信号，SCAN信号的重叠会产生短的写入脉冲，从而使1H时间最小化，如图11的时序图所示。虽然在该实施例中使用SCAN(n+1)和SCAN(n+6)来控制开关晶体管IG2_2和IG2_1产生短的写入脉冲，但也可以使用来自其他行的SCAN信号。该实施例具有使用现有SCAN信号线的优点，但需要两个晶体管IG_2和IG2_1在写入阶段期间将VDAT连接到写入电容器C2。相比之下，前一实施例采用了附加的专用扫描线SCAND，但仅使用单个晶体管IG2来施加数据电压。与前面的具有这种差异的实施例类似，这两种替代配置代表了可能适合给定应用的附加扫描控制线与附加晶体管之间的权衡。
在数据写入阶段结束时，SCAN(n+1)信号电平从高电压值变为低电压值，使得晶体管IG2_2截止。n型IGZO第二驱动晶体管IGD的栅极和电容器C2的顶部极板与数据电压线VDAT断开连接。VDAT将变为用于下一个行数据写入的相应值。
TFT电路40接下来可在OLED能够发光的发光阶段中操作。EMI(n)信号从高电压值变为低电压值，使得晶体管T5导通。由于晶体管T5导通，p型第一驱动晶体管TDP的漏极连接到OLED的阳极。如在前面的实施例中那样，相同的电流流过n型IGZO第二驱动晶体管IGD、p型第一驱动晶体管TDP和OLED。流过n型第二驱动晶体管的电流为：
Figure BDA0002885819460000283
流过p型第一驱动晶体管的电流为：
Figure BDA0002885819460000281
与前面的实施例类似，由于Idn＝Idp＝IOLED，并且VG＝VREF-VTHn-|VTHp|，流过OLED的电流将为：
Figure BDA0002885819460000282
因此，流向OLED的电流不取决于p型驱动晶体管TDP的阈值电压和n型IGZO驱动晶体管IGD的阈值电压，因此，流向OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以这种方式，驱动晶体管的阈值电压的变化已经被补偿。与前面的实施例类似，OLED电流不受电压电源ELVDD和ELVSS的变化，例如这些电源线上的IR压降的影响。此外，阈值补偿和数据写入操作彼此独立，并且可以利用短的数据写入阶段实现短的一个水平时间。短的一个水平时间改善了OLED的响应性。另外，通过使用IGZO器件作为开关，大大减少了来自存储电容器C1和C2的漏电。结果，与现有配置相比，刷新率可以降低到大约30Hz或更低，这特别适合于显示静态图像。
图12A和图12B分别是描绘作为图10的电路配置40的变形的两个电路配置42和44的图。图11的时序图同样适用于电路配置42和44。电路配置40与电路配置42和44(与前面的实施例类似)之间的区别在于第一存储电容器C1的顶部极板和第二存储电容器C2的底部极板连接的节点所连接的电源。在电路配置40中，这样的节点连接到基准电源线VREF。在电路配置42中，这样的节点连接到初始化电源线VINIT，而在电路配置44中，这样的节点连接到电源ELVDD。一般来说，该节点可以连接到对于像素可用的固定电压电平的任何电源，以相对于驱动晶体管的栅极设置电容器之间的节点上的电压。
图13是描绘根据本申请的实施例的第五电路配置50的图，并且图14是与图13的电路配置50的操作相关联的时序图。在该示例中，电路50被配置为薄膜晶体管(TFT)电路，其包括多个n型晶体管TDN、T1、T2、T3、T4、T5，p型晶体管TDP，以及两个电容器C1和C2。在该示例性实施例中，T1、T2、T3和T4是作为示例性实施例的双栅TFT，它们在源极和漏极之间具有低漏电，尽管T1-T4各自可替代地可以是单栅TFT。
更具体地，图13描绘了配置有多个n型TFT和一个p型TFT的TFT电路50。TDN是作为模拟TFT的n型第一驱动晶体管，T2-T5是n型数字开关TFT，而TDP是作为模拟TFT的p型第二驱动晶体管。如上文所指出，C1和C2是电容器，并且它们都是存储电容器。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVDD。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如微型LED和量子点LED的显示技术也可以使用同等的原理。
结合图14的时序图参考图13的TFT电路50，TFT电路50在四个阶段中执行操作：初始化阶段、阈值补偿阶段、数据写入阶段和用于发光的发光阶段。除了电路配置50用n型晶体管而替代p型晶体管作为数字开关晶体管之外，图13的电路配置50与图1的电路配置10同等地操作。另外，第一驱动晶体管TDN被配置为n型晶体管，而第二驱动晶体管TDP被配置为p型晶体管。利用这种配置，p型驱动晶体管用作源极跟随器，而n型驱动晶体管用作控制流到OLED的电流的主驱动晶体管。如本领域中已知的，OLED的驱动特性可能更适合于p型晶体管与n型晶体管中的一个或另一个，并且本发明的原理适用于任一种类型的配置。
在该第五实施例中，在前一发光阶段期间，EMI信号电平具有高电压值，因此晶体管T5导通，并且由连接p型第二驱动晶体管TDP的输入驱动电压ELVSS来驱动发光，从而施加到OLED的实际电流由配置为n型第一驱动晶体管TDN的栅极和第一端子处的电压确定。适用行的SCAN信号电平最初具有低电压值，因此晶体管T1、T3和T4均处于截止状态。适用行的SCAND信号电平最初具有低电压值，因此晶体管T2处于截止状态。
接下来，在初始化阶段开始时，SCAN信号电平从低电压值变为高电压值，使得晶体管T1、T3和T4导通。由于晶体管T1导通，n型第一驱动晶体管TDN的栅极和漏极连接在一起，并且驱动晶体管TDN变为二极管连接的。由于晶体管T3导通，基准电压VREF从基准电压线施加到p型第二驱动晶体管TDP的栅极。基准电压VREF设置为满足以下公式，这样VREF将为：
VREF<VINIT-|VTHp|-VTHn
其中VTHp是p型第二驱动晶体管TDP的阈值电压，VTHn是n型第一驱动晶体管TDN的阈值电压。由于晶体管T4导通，初始化电压VINIT从初始化电压线施加到OLED阴极。VINIT电压设置为高于电源电压ELVDD减去OLED的阈值电压，因此VINIT电压在施加到OLED的阴极时不引起发光。由于T5导通，初始化电压VINIT还施加到n型第一驱动晶体管的二极管连接的栅极和漏极以及节点G，第一存储电容器C1的顶部极板和n型第一驱动晶体管的栅极在该节点处连接。VINIT还上拉了p型第二驱动晶体管的源极和n型第一驱动晶体管的源极连接的节点Vx处的电压。在初始化阶段结束时，Vx的电压电平将为：
VREF+|VTHp|≤Vx<VINIT-VTHn
TFT电路50接下来可在阈值补偿阶段中操作，在该阶段期间，p型第二驱动晶体管TDP和n型第一驱动晶体管TDN的阈值电压被补偿。对于这样的阶段，EMI信号电平从高电压值变为低电压值，使得晶体管T5截止，并且n型第一驱动晶体管的二极管连接的栅极和漏极变为浮动。节点Vx处的电压也变为浮动。在阈值补偿期间，随着p型第二驱动晶体管TDP截止，Vx电压将被下拉至VREF+|VTHp|。随着n型驱动晶体管TDN截止，二极管连接的n型第一驱动晶体管的栅极和第一存储电容器C1的顶部极板连接的节点G处的电压将被下拉至Vx+VTHn。
在阈值补偿阶段结束时，SCAN信号电平从高电压值变为低电压值，使得晶体管T1、T3和T4截止。由于晶体管T1截止，n型第一驱动晶体管TDN的栅极和漏极断开连接，n型驱动晶体管TDN不再是二极管连接的。节点G的电压为VREF+VTHn+|VTHp|。n型第一驱动晶体管TDN和p型第二驱动晶体管TDP的阈值电压被存储在存储电容器C1的顶部极板，而C1的底部极板连接到基准电压线VREF。在晶体管T3截止的情况下，p型第二驱动晶体管TDP的栅极与基准电压线VREF断开连接。在晶体管T4截止的情况下，OLED的阴极与初始化电压线VINIT断开连接。
TFT电路50接下来可在数据写入阶段中操作。SCAND信号电平从低电压值变为高电压值，使得晶体管T2导通，从而将数据电压线VDAT电连接到第二存储电容器C2的底部极板和p型第二驱动晶体管TDP的栅极。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前行DATA(n))，该数据值从数据电压线施加到第二存储电容器C2的底部极板，而C2的顶部极板连接到基准电压线VREF。
在数据写入阶段结束时，SCAND信号电平从高电压值变为低电压值，使得晶体管T2截止。p型第二驱动晶体管TDP的栅极和第二电容器C2的底部极板与数据电压线VDAT断开连接。VDAT将变为用于下一个行数据写入的相应值。
TFT电路50接下来可在OLED能够发光的发光阶段中操作。EMI信号从低电压值变为高电压值，使得晶体管T5导通。由于晶体管T5导通，n型第一驱动晶体管TDN的漏极连接到OLED的阴极。与前面的实施例类似，相同的电流流过n型第一驱动晶体管TDN、p型第二驱动晶体管TDP和OLED。流过n型第一驱动晶体管的电流为：
Figure BDA0002885819460000321
流过p型第二驱动晶体管的电流为：
Figure BDA0002885819460000322
因为如上文所提出，Idn＝Idp，
Figure BDA0002885819460000323
Figure BDA0002885819460000331
由于
Figure BDA0002885819460000332
Figure BDA0002885819460000333
由于IOLED＝Idn＝Idp
Figure BDA0002885819460000334
因此，流向OLED的电流不取决于p型第二驱动晶体管TDP的阈值电压和n型第一驱动晶体管TDN的阈值电压，因此，流向OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以这种方式，已经补偿了驱动晶体管的阈值电压的变化。
根据以上所述，p型第二驱动晶体管TDP将电源ELVSS与n型第一驱动晶体管隔离。因此，p型驱动晶体管起到源极跟随器的作用。节点Vx处的p型第二驱动晶体管TDP的源极电压，也是n型第一驱动晶体管TDN的源极电压，仅与p型驱动晶体管TDP的栅极电压有关。p型源极跟随器设计为不限制从电源ELVSS到OLED的电流。n型驱动晶体管将控制或限制流向OLED的电流，该电流与n型晶体管的栅极电压和Vx电压有关。由于Vx与电源ELVSS隔离，因此由n型驱动晶体管TDN控制的流向OLED的电流不受电源ELVSS的变化，例如该电源线上的IR压降的影响。n型驱动晶体管还固有地至少在一阶电路中不受漏极电压(电源ELVDD)变化的影响。与前面的实施例类似，阈值补偿和数据写入阶段彼此独立，并且可以利用短的数据写入阶段实现短的一个水平时间。短的一个水平时间改善了OLED的响应性。
图15A和图15B分别是描绘作为图13的电路配置50的变形的两个电路配置52和54的图。图14的时序图同样适用于电路配置52和54。电路配置50与电路配置52和54(与前面的实施例类似)之间的区别在于第一存储电容器C1的底部极板和第二存储电容器C2的顶部极板连接的节点所连接的电源。在电路配置50中，这样的节点连接到基准电源线VREF。在电路配置52中，这样的节点连接到初始化电源线VINIT，而在电路配置54中，这样的节点连接到电源ELVSS。一般来说，该节点可以连接到对于像素可用的固定电压电平的任何电源，以相对于驱动晶体管的栅极设置电容器之间的节点上的电压。
图16是描绘根据本发明的实施例的与图13的电路配置同等的第六电路配置60的图，因此图14也适用为与图16的电路配置60的操作相关联的时序图。在该示例中，电路60使用诸如铟镓锌氧化物(IGZO)器件的超低漏电氧化物晶体管作为数据开关器件以及与存储电容器相关联的开关。由于超低漏电晶体管的超低截止漏电特性，这允许存储的数据电压和阈值电压在电容器上保持更长时间。结果，与现有配置相比，刷新率可以降低到大约30Hz或更低，这特别适合于显示静态图像。
与电路配置50类似，图16描绘了配置有多个n型TFT和一个p型TFT的TFT电路50。TDN是作为模拟TFT的n型第一驱动晶体管，IG1-IG4和T5是n型数字开关TFT，而TDP是作为模拟TFT的p型第二驱动晶体管。如上文所指出，C1和C2是电容器，并且它们都是存储电容器。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVDD。电路配置60和电路配置50之间的主要区别在于：电路配置50中的双栅极开关TFTT1-T4被电路配置60中的超低漏电IGZO TFT IG1-IG4代替。电路配置60的时序和操作与电路配置50的时序和操作基本相同。另外，n型晶体管T5和第一驱动晶体管TDN也可以是IGZO器件。如果所有n型晶体管都被制成相同的类型，则可以降低生产成本。
图17是描绘根据本申请的实施例的第七电路配置70的图，并且图18是与图17的电路配置70的操作相关联的时序图。在该示例中，与第五实施例类似，电路70被配置为薄膜晶体管(TFT)电路，其包括多个n型晶体管TDN、T1、T2_1、T2_2、T3、T4、T5，p型晶体管TDP，以及两个电容器C1和C2。在该示例性实施例中，T1、T3和T4是作为示例性实施例的双栅TFT，它们在源极和漏极之间具有低漏电，尽管T1、T3和T4各自可替代地可以是单栅TFT。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVDD。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如微型LED和量子点LED的显示技术也可以使用同等的原理。
结合图18的时序图参考TFT电路70，TFT电路70也在四个阶段中执行操作：初始化阶段、补偿阶段、数据写入阶段和用于发光的发光阶段。因此，如下面进一步详述，除了电路70采用来自其他行的SCAN信号来代替第五实施例中的专用SCAND信号之外，电路70的组件配置和操作与图13的电路50的操作相似。
在该第七实施例中，在前一发光阶段期间，EMI(n)信号电平具有高电压值，因此晶体管T5导通，并且由连接p型第二驱动晶体管TDP的输入驱动电压ELVSS来驱动发光，从而施加到OLED的实际电流由配置为n型第一驱动晶体管TDN的栅极和第一端子处的电压确定。适用行的SCAN(n)信号电平最初具有低电压值，因此晶体管T1、T3和T4均处于截止状态。适用行的SCAN(n+1)和SCAN(n+6)信号电平最初具有低电压值，因此晶体管T2_1和T2_2均处于截止状态。
接下来，在初始化阶段开始时，SCAN(n)信号电平从低电压值变为高电压值，使得晶体管T1、T3和T4导通。由于晶体管T1导通，n型第一驱动晶体管TDN的栅极和漏极连接在一起，并且驱动晶体管TDN变为二极管连接的。由于晶体管T3导通，基准电压VREF从基准电压线施加到p型第二驱动晶体管TDP的栅极。基准电压VREF设置为满足以下公式，这样VREF将为：
VREF<VINIT-|VTHp|-VTHn
其中VTHp是p型第二驱动晶体管TDP的阈值电压，VTHn是n型第一驱动晶体管TDN的阈值电压。由于晶体管T4导通，初始化电压VINIT从初始化电压线施加到OLED阴极。VINIT电压设置为高于电源电压ELVDD减去OLED的阈值电压，因此VINIT电压在施加到OLED的阴极时不引起发光。由于T5导通，初始化电压VINIT还施加到n型第一驱动晶体管的二极管连接的栅极和漏极以及节点G，第一存储电容器C1的顶部极板和n型第一驱动晶体管的栅极在该节点处连接。VINIT还上拉了p型第二驱动晶体管的源极和n型第一驱动晶体管的源极连接的节点Vx处的电压。在初始化阶段结束时，Vx的电压电平将为：
VREF+|VTHp|≤Vx<VINIT-VTHn
在初始化阶段结束时，SCAN(n+1)信号电平从低电压值变为高电压值，使得晶体数据管T2_2导通并为数据写入阶段做准备。然而，由于晶体管T2_1保持在截止状态，此时不施加数据电压VDAT。
TFT电路70接下来可在阈值补偿阶段中操作，在该阶段期间，p型第二驱动晶体管TDP和n型第一驱动晶体管TDN的阈值电压被补偿。对于这样的阶段，EMI(n)信号电平从高电压值变为低电压值，使得晶体管T5截止，并且n型第一驱动晶体管的二极管连接的栅极和漏极变为浮动。节点Vx处的电压也变为浮动。在阈值补偿阶段期间，随着p型第二驱动晶体管TDP截止，Vx电压将被下拉至VREF+|VTHp|。随着n型第一驱动晶体管TDN截止，二极管连接的n型第一驱动晶体管的栅极和第一存储电容器C1的顶部极板连接的节点G处的电压将被下拉至Vx+VTHn。
在阈值补偿阶段结束时，SCAN(n)信号电平从高电压值变为低电压值，使得晶体管T1、T3和T4截止。由于晶体管T1截止，n型第一驱动晶体管TDN的栅极和漏极断开连接，n型驱动晶体管TDN不再是二极管连接的。节点G的电压为VREF+VTHn+|VTHp|。n型第一驱动晶体管TDN和p型第二驱动晶体管TDP的阈值电压被存储在存储电容器C1的顶部极板，而C1的底部极板连接到基准电压线VREF。在晶体管T3截止的情况下，p型第二驱动晶体管TDP的栅极与基准电压线VREF断开连接。在晶体管T4截止的情况下，OLED的阴极与初始化电压线VINIT断开连接。
TFT电路70接下来可在数据写入阶段中操作。SCAN(n+6)信号从低电压值变为高电压值，使得晶体管T2_1导通。如上所述，初始化阶段结束时，晶体管T2_2已经导通。数据电压线VDAT因此电连接到第二存储电容器C2以及p型第二驱动晶体管TDP的栅极。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前行DATA(n))，该数据值从数据电压线施加到第二存储电容器C2的底部极板，而C2的顶部极板连接到基准电压线VREF。
对于写入阶段，采用施加到不同行的SCAN信号(例如，SCAN(n+1)和SCAN(n+6))以将数据电压线VDAT电连接到写入电容器C2的底部极板。通过组合使用来自不同行的SCAN信号，SCAN信号的重叠会产生短的写入脉冲，从而使1H时间最小化，如图18的时序图所示。虽然在该实施例中使用SCAN(n+1)和SCAN(n+6)来控制开关晶体管T2_2和T2_1产生短的写入脉冲，但也可以使用来自其他行的SCAN信号。该实施例具有使用现有SCAN信号线的优点，但需要两个晶体管T2_2和T2_1在写入阶段期间将VDAT连接到写入电容器C2。相比之下，前一实施例采用了附加的专用扫描线SCAND，但仅使用单个晶体管T2来施加数据电压。与前面的具有这种差异的实施例类似，这两种替代配置代表了可能适合给定应用的附加扫描控制线与附加晶体管之间的权衡。
在数据写入阶段结束时，SCAN(n+1)信号电平从高电压值变为低电压值，使得晶体管T2_2截止。p型第二驱动晶体管TDP的栅极和第二电容器C2的底部极板与数据电压线VDAT断开连接。VDAT将变为用于下一个行数据写入的相应值。
TFT电路70接下来可在OLED能够发光的发光阶段中操作。EMI(n)信号从低电压值变为高电压值，使得晶体管T5导通。由于晶体管T5导通，n型第一驱动晶体管TDN的漏极连接到OLED的阴极。与前面的实施例类似，相同的电流流过n型第一驱动晶体管TDN、p型第二驱动晶体管TDP和OLED。流过n型第一驱动晶体管的电流为：
Figure BDA0002885819460000381
流过p型第二驱动晶体管的电流为：
Figure BDA0002885819460000382
与前面的实施例类似，由于Idn＝Idp＝IOLED，并且VG＝VREF+VTHn+|VTHp|，流过OLED的电流将为：
Figure BDA0002885819460000391
因此，流向OLED的电流不取决于p型第二驱动晶体管TDP的阈值电压和n型第一驱动晶体管TDN的阈值电压，因此，流向OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以这种方式，已经补偿了驱动晶体管的阈值电压的变化。与前面的实施例类似，OLED电流也不受电源ELVDD和ELVSS的变化，例如这些电源线上的IR压降的影响。此外，阈值补偿和数据写入操作彼此独立，并且可以利用短的数据写入阶段实现短的一个水平时间。短的一个水平时间改善了OLED的响应性。
图19A和图19B分别是描绘作为图17的电路配置70的变形的两个电路配置72和74的图。图18的时序图同样适用于电路配置72和74。电路配置70与电路配置72和74(与前面的实施例类似)之间的区别在于第一存储电容器C1的底部极板和第二存储电容器C2的顶部极板连接的节点所连接的电源。在电路配置70中，这样的节点连接到基准电源线VREF。在电路配置72中，这样的节点连接到初始化电源线VINIT，而在电路配置74中，这样的节点连接到电源ELVSS。一般来说，该节点可以连接到对于像素可用的固定电压电平的任何电源，以相对于驱动晶体管的栅极设置电容器之间的节点上的电压。
图20是描绘根据本发明的实施例的与图17的电路配置70同等的第八电路配置80的图，因此图18也适用为与图20的电路配置80的操作相关联的时序图。在该示例中，电路80使用诸如铟镓锌氧化物(IGZO)器件的超低漏电氧化物晶体管作为数据开关器件以及与存储电容器相关联的开关。由于超低漏电晶体管的超低截止漏电特性，这允许存储的数据电压和驱动晶体管阈值电压在电容器上保持更长时间。结果，与现有配置相比，刷新率可以降低到大约30Hz或更低，这特别适合于显示静态图像。
与电路配置70类似，图20描绘了配置有多个n型TFT和一个p型TFT的TFT电路80。TDN是作为模拟TFT的n型第一驱动晶体管，IG1、IG2_1、IG2_2、IG3、IG4和T5是n型数字开关TFT，而TDP是作为模拟TFT的p型第二驱动晶体管。如上文所指出，C1和C2是电容器，并且它们都是存储电容器。Coled是OLED器件的内部电容(即Coled不是单独的组件，而是OLED固有的)。如现有的那样，OLED还连接到电源ELVDD。另外，虽然主要结合OLED作为发光器件描述了实施例，但采用其他类型的发光器件，包括例如也可以使用同等的原理。电路配置80和电路配置70之间的主要区别在于：电路配置70中的双栅极开关TFT T1、T2_1、T2_2、T3和T4被电路配置80中的超低漏电IGZO TFT IG1、IG2_1、IG2_2、IG3和IG4代替。电路配置80的时序和操作与电路配置70的时序和操作基本相同。另外，n型晶体管T5和第一驱动晶体管TDN也可以是IGZO器件。如果所有n型晶体管都被制成相同的类型，则可以降低生产成本。
因此本发明的一方面是一种用于显示设备的像素电路，该像素电路可在初始化阶段、补偿阶段、数据写入阶段和发光阶段中操作，由此最小化一个水平时间，同时保持对驱动晶体管的阈值电压的精确补偿，并进一步考虑电压电源的任何变化。在示例性实施例中，像素电路包括：第一驱动晶体管，被配置为根据施加到所述第一驱动晶体管的栅极和第一端子的电压来控制在发光阶段期间流向发光器件的电流量；第二驱动晶体管，被配置为源极跟随器，其中所述第二驱动晶体管的第一端子连接到第一电源线，并且所述第二驱动晶体管的第二端子连接到所述第一驱动晶体管的第一端子；其中所述第一驱动晶体管是p型或n型晶体管中的一种，并且所述第二驱动晶体管是p型或n型晶体管中的另一种；以及发光器件，其在所述发光阶段在第一端子处电连接到所述第一驱动晶体管的第二端子，并且在第二端子处电连接到第二电源线。所述像素电路可以单独地或组合地包括以下特征中的一个或多个。
在像素电路的一个示例性实施例中，所述第二驱动晶体管的第二端子处的电压跟随施加到所述第二驱动晶体管的栅极的电压；
在像素电路的一个示例性实施例中，所述像素电路还包括第一电容器和第二电容器，其中所述第一电容器在第一极板上连接到所述第一驱动晶体管的栅极，且在第二极板上连接到所述第二电容器的第一极板，并且所述第二电容器在第二极板上连接到所述第二驱动晶体管的栅极。
在像素电路的一个示例性实施例中，所述像素电路还包括第一开关晶体管，所述第一开关晶体管连接到所述第一驱动晶体管的栅极和所述第一驱动晶体管的第二端子，这样使得当所述第一开关晶体管处于导通状态时，所述第一驱动晶体管变为二极管连接的，使得驱动晶体管的栅极和第二端子通过所述第一晶体管电连接。
在像素电路的一个示例性实施例中，所述像素电路还包括第二开关晶体管，所述第二开关晶体管连接到所述第二驱动晶体管的栅极以及数据电压线，这样使得在数据写入阶段期间所述第二晶体管处于导通状态时，数据电压被施加到所述第二驱动晶体管的栅极和所述第二电容器的第二极板。
在像素电路的一个示例性实施例中，所述像素电路还包括第二开关晶体管和第六开关晶体管，其中所述第二驱动晶体管的栅极和数据电压线通过所述第二开关晶体管以及所述第六开关晶体管连接，这样使得在数据写入阶段期间所述第二开关晶体管和所述第六开关晶体管处于导通状态时，数据电压被施加到所述第二驱动晶体管的栅极和所述第二电容器的第二极板。
在像素电路的一个示例性实施例中，所述像素电路还包括第三开关晶体管，所述第三开关晶体管连接到所述第二驱动晶体管的栅极以及基准电压线，这样使得在初始化阶段期间以及阈值补偿阶段期间所述第三开关晶体管处于导通状态时，基准电压被施加到所述第二驱动晶体管的栅极。
在像素电路的一个示例性实施例中，所述像素电路还包括第四开关晶体管，所述第四开关晶体管连接到所述发光器件的第一端子以及初始化电压线，这样使得在初始化阶段期间以及阈值补偿阶段期间所述第四开关晶体管处于导通状态时，初始化电压被施加到所述发光器件的第一端子。
在像素电路的一个示例性实施例中，所述像素电路还包括第五开关晶体管，所述第五开关晶体管连接到所述第一驱动晶体管的第二端子和所述发光器件的第一端子，这样使得在所述初始化阶段期间所述第五开关晶体管处于导通状态时，初始化电压通过所述第四、第五和第一开关晶体管施加到所述第一驱动晶体管的栅极；并且在所述发光阶段期间所述第五晶体管处于导通状态时，电流通过所述第一和第二驱动晶体管以及所述第五开关晶体管从第一电源流向所述发光器件。
在像素电路的一个示例性实施例中，包括所述第一电容器的第二极板和所述第二电容器的第一极板的连接的节点连接到所述第一电源线、基准电压线或初始化电压线中的任何一个上；并且其中所述第一电容器存储所述第一驱动晶体管和所述第二驱动晶体管的阈值电压以补偿所述阈值电压用于发光，并且所述第二电容器存储所述数据电压用于发光。
在像素电路的一个示例性实施例中，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第六开关晶体管中的至少一个、以及所述驱动晶体管中的一个是超低漏电铟镓锌氧化物(IGZO)晶体管。
在像素电路的一个示例性实施例中，所述发光器件是有机发光二极管、微发光二极管(LED)或量子点LED中的一种。
本发明的另一方面是根据任何实施例的像素电路的操作方法，由此最小化一个水平时间，同时保持对驱动晶体管的阈值电压的精确补偿，并进一步考虑电压电源的任何变化。在示例性实施例中，所述操作方法包括以下步骤：提供根据任何实施例的像素电路；执行补偿阶段以补偿所述第一和第二驱动晶体管的阈值电压，包括：通过将所述第一开关晶体管置于导通状态来实现所述第一驱动晶体管的二极管连接，以通过所述第一开关晶体管将所述第一驱动晶体管的栅极和第二端子电连接；通过所述第三开关晶体管将基准电压从所述基准电压线施加到所述第二驱动晶体管的栅极；以及将所述发光器件的第一端子与所述第一驱动晶体管的第二端子电断开；其中所述第一和第二驱动晶体管的阈值电压存储在所述第一电容器的第一极板上；执行数据写入阶段以将来自所述数据电压线的数据电压写入到所述第二电容器，包括通过所述第二开关晶体管将所述数据电压施加到所述第二电容器的第二极板和所述第二驱动晶体管的栅极；以及执行发光阶段，在所述发光阶段期间从所述发光器件发光，包括：将第一电源施加到所述第二驱动晶体管的第一端子；以及将所述第一驱动晶体管的第二端子电连接到所述发光器件的第一极板，从而将第二电源施加到所述发光器件的第二端子。所述方法可以单独地或组合地包括以下特征中的一个或多个。
在操作方法的一个示例性实施例中，所述像素电路还包括第四开关晶体管，所述第四开关晶体管连接在初始化电压线和所述发光器件的所述第一端子之间；并且所述方法还包括在初始化阶段中操作以初始化所述第一驱动晶体管的栅极电压、所述发光器件两端的电压以及所述第一存储电容器和所述第二存储电容器两端的电压，其中在所述初始化阶段和阈值补偿阶段期间，通过所述第四开关晶体管将初始化电压从所述初始化电压线施加到所述发光器件的第一极板。
在操作方法的一个示例性实施例中，所述像素电路还包括第五开关晶体管，所述第五开关晶体管连接到所述第一驱动晶体管的第二端子和所述发光器件的第一端子；所述初始化阶段还包括将所述第一开关晶体管和所述第五晶体管置于导通状态，以通过所述第四、第五和第一开关晶体管将所述初始化电压施加到所述第一驱动晶体管的栅极；所述补偿阶段还包括通过使所述第五开关晶体管截止来使所述发光器件的第一端子与所述第一驱动晶体管的第二端子电断开；并且所述发光阶段还包括通过使所述第五开关晶体管导通来将所述发光器件的第一端子电连接到所述第一驱动晶体管的第二端子。
在操作方法的一个示例性实施例中，所述初始化阶段还包括：将来自所述基准电压线的基准电压施加到包括所述第一电容器的第二极板和所述第二电容器的第一极板的连接的节点；以及通过经由所述第三开关晶体管将所述第二驱动晶体管的栅极连接到所述基准电压线，将来自所述基准电压线的基准电压施加到所述第二驱动晶体管的栅极。
在操作方法的一个示例性实施例中，所述初始化电压设置为使得所述初始化电压和所述第二电源的电压之间的差小于所述发光器件的阈值电压的电压，这样使得当所述初始化电压被施加到所述发光器件的第一极板上时，没有来自所述发光器件的发光。
在操作方法的一个示例性实施例中，所述基准电压和所述初始化电压设置为使得所述基准电压和所述初始化电压之间的差大于所述第一驱动晶体管和所述第二驱动晶体管的阈值电压之和。
在操作方法的一个示例性实施例中，在所述数据写入阶段期间，将专用的SCAN信号施加到所述第二开关晶体管的栅极以施加所述数据电压。
在操作方法的一个示例性实施例中，所述的像素电路还包括第二开关晶体管和第六开关晶体管，其中所述第二驱动晶体管的栅极和数据电压线通过所述第二开关晶体管以及所述第六开关晶体管连接，这样使得在数据写入阶段期间所述第二开关晶体管和所述第六开关晶体管处于导通状态时，数据电压被施加到所述第二驱动晶体管的栅极和所述第二电容器的第二极板；并且其中在所述数据写入阶段期间，来自另一像素行的SCAN信号被施加到所述第二开关晶体管的栅极以施加所述数据电压。
尽管已经针对某个或某些实施例示出和描述了本发明，但显而易见的是，在阅读和理解了本说明书和附图之后，本领域的其他技术人员将会想到等同的变更和修改。特别是关于上述元件(部件、组件、器件，组合等)执行的各种功能，除非另有说明，否则用于描述此类元件的术语(包括提到“装置(means)”)旨在对应于执行所描述的元件的指定功能的(即，在功能上等效的)任何元件，尽管该元件在结构上不等同于执行本发明在此说明的一个或多个示例性实施例中的功能的所公开的结构。另外，虽然上文可能仅针对几个说明的实施例中的一个或多个实施例描述了本发明的特定特征，但在对于任何给定或特定应用来说可能期望和有利的情况下，这种特征可以与其他实施例的一个或多个其他特征进行组合。
工业实用性
本申请的实施例可应用于很多显示设备，以实现具有有效阈值电压补偿和纯黑性能的高分辨率显示设备。这样的设备的示例包括电视、移动电话、个人数字助理(PDA)、平板和膝上型计算机、台式监视器、数码相机以及期望具有高分辨率显示器的类似设备。
附图标记说明
10–第一电路配置
12，14–第一电路配置变体
20–第二电路配置
22，24–第二电路配置变体
30–第三电路配置
32，34–第三电路配置变体
40–第四电路配置
42，44–第四电路配置变体
50–第五电路配置
52，54–第五电路配置变体
60–第六电路配置
70–第七电路配置
72，74–第七电路配置变体
80–第八电路配置
T1-T5(T2_1，T2_2)–多个TFT晶体管
IG1-IG4(IG2_1，IG2_2)–多个IGZO晶体管
OLED–有机发光二极管(或通常发光的器件)
C1，C2–存储电容器
Coled–OLED的内部电容
G–像素电路中的节点
Vx–像素电路中的节点
VDAT–数据电压
ELVSS–电源
ELVDD–电源
VREF–基准电压电源
VINIT–初始化电压电源
SCAN/SCAND/EMI–控制信号

Claims (20)

1.一种像素电路，用于显示设备，其特征在于，包括：
第一驱动晶体管，被配置为根据施加到所述第一驱动晶体管的栅极和第一端子的电压来控制在发光阶段期间流向发光器件的电流量；
第二驱动晶体管，被配置为源极跟随器，其中所述第二驱动晶体管的第一端子连接到第一电源线，并且所述第二驱动晶体管的第二端子连接到所述第一驱动晶体管的第一端子；
其中所述第一驱动晶体管是p型或n型晶体管中的一种，并且所述第二驱动晶体管是p型或n型晶体管中的另一种；以及
发光器件，其在所述发光阶段在第一端子处电连接到所述第一驱动晶体管的第二端子，并且在第二端子处电连接到第二电源线。
2.根据权利要求1所述的像素电路，其特征在于，所述第二驱动晶体管的第二端子处的电压跟随施加到所述第二驱动晶体管的栅极的电压。
3.根据权利要求1-2中任一项所述的像素电路，其特征在于，还包括第一电容器和第二电容器，其中所述第一电容器在第一极板上连接到所述第一驱动晶体管的栅极，且在第二极板上连接到所述第二电容器的第一极板，并且所述第二电容器在第二极板上连接到所述第二驱动晶体管的栅极。
4.根据权利要求3所述的像素电路，其特征在于，还包括第一开关晶体管，所述第一开关晶体管连接到所述第一驱动晶体管的栅极和所述第一驱动晶体管的第二端子，使得当所述第一开关晶体管处于导通状态时，所述第一驱动晶体管变为二极管连接的，使得所述第一驱动晶体管的栅极和第二端子通过所述第一开关晶体管电连接。
5.根据权利要求4所述的像素电路，其特征在于，还包括第二开关晶体管，所述第二开关晶体管连接到所述第二驱动晶体管的栅极以及数据电压线，使得在数据写入阶段期间所述第二晶体管处于导通状态时，数据电压被施加到所述第二驱动晶体管的栅极和所述第二电容器的第二极板。
6.根据权利要求4所述的像素电路，其特征在于，还包括第二开关晶体管和第六开关晶体管，其中所述第二驱动晶体管的栅极和数据电压线通过所述第二开关晶体管以及所述第六开关晶体管连接，使得在数据写入阶段期间所述第二开关晶体管和所述第六开关晶体管处于导通状态时，数据电压被施加到所述第二驱动晶体管的栅极和所述第二电容器的第二极板。
7.根据权利要求5-6中任一项所述的像素电路，其特征在于，还包括第三开关晶体管，所述第三开关晶体管连接到所述第二驱动晶体管的栅极以及基准电压线，使得在初始化阶段期间以及阈值补偿阶段期间所述第三开关晶体管处于导通状态时，基准电压被施加到所述第二驱动晶体管的栅极。
8.根据权利要求5至7中任一项所述的像素电路，其特征在于，还包括第四开关晶体管，所述第四开关晶体管连接到所述发光器件的第一端子以及初始化电压线，使得在初始化阶段期间以及阈值补偿阶段期间所述第四开关晶体管处于导通状态时，初始化电压被施加到所述发光器件的第一端子。
9.根据权利要求8所述的像素电路，其特征在于，还包括第五开关晶体管，所述第五开关晶体管连接到所述第一驱动晶体管的第二端子和所述发光器件的第一端子，使得在所述初始化阶段期间所述第五开关晶体管处于导通状态时，初始化电压通过所述第四、第五和第一开关晶体管施加到所述第一驱动晶体管的栅极；并且
在所述发光阶段期间所述第五晶体管处于导通状态时，电流通过所述第一和第二驱动晶体管以及所述第五开关晶体管从第一电源流向所述发光器件。
10.根据权利要求2-9中任一项所述的像素电路，其特征在于，包括所述第一电容器的第二极板和所述第二电容器的第一极板的连接的节点连接到所述第一电源线、基准电压线或初始化电压线中的任何一个上；并且
其中所述第一电容器存储所述第一驱动晶体管和所述第二驱动晶体管的阈值电压以补偿所述阈值电压用于发光，并且所述第二电容器存储所述数据电压用于发光。
11.根据权利要求8-10中任一项所述的像素电路，其特征在于，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第六开关晶体管中的至少一个、以及所述第一驱动晶体管和所述第二驱动晶体管中的一个是超低漏电铟镓锌氧化物(IGZO)晶体管。
12.根据权利要求1-11中任一项所述的像素电路，其特征在于，所述发光器件是有机发光二极管、微发光二极管(LED)或量子点LED中的一种。
13.一种用于显示设备的像素电路的操作方法，其特征在于，包括以下步骤：
提供像素电路，所述像素电路包括：
第一驱动晶体管，被配置为根据施加到所述第一驱动晶体管的栅极和第一端子的电压来控制在发光阶段期间流向发光器件的电流量；
第二驱动晶体管，被配置为源极跟随器，其中所述第二驱动晶体管的第一端子连接到第一电源线，并且所述第二驱动晶体管的第二端子连接到所述第一驱动晶体管的第一端子，并且所述第二驱动晶体管的第二端子处的电压跟随施加到所述第二驱动晶体管的栅极的电压；
其中所述第一驱动晶体管是p型或n型晶体管中的一种，并且所述第二驱动晶体管是p型或n型晶体管中的另一种；
发光器件，其在所述发光阶段在第一端子处电连接到所述第一驱动晶体管的第二端子，并且在第二端子处电连接到第二电源线；
第一电容器和第二电容器，其中所述第一电容器在第一极板上连接到所述第一驱动晶体管的栅极，且在第二极板上连接到所述第二电容器的第一极板，并且所述第二电容器在第二极板上连接到所述第二驱动晶体管的栅极；
第一开关晶体管，连接到第一驱动晶体管的栅极和所述第一驱动晶体管的第二端子；
第二开关晶体管，连接到所述第二驱动晶体管的栅极以及数据电压线；以及
第三开关晶体管，连接到所述第二驱动晶体管的栅极以及基准电压线；
执行补偿阶段以补偿所述第一和第二驱动晶体管的阈值电压，包括：通过将所述第一开关晶体管置于导通状态来实现所述第一驱动晶体管的二极管连接，以通过所述第一开关晶体管将所述第一驱动晶体管的栅极和第二端子电连接；通过所述第三开关晶体管将基准电压从所述基准电压线施加到所述第二驱动晶体管的栅极；以及将所述发光器件的第一端子与所述第一驱动晶体管的第二端子电断开；其中所述第一和第二驱动晶体管的所述阈值电压存储在所述第一电容器的第一极板上；
执行数据写入阶段以将来自所述数据电压线的数据电压写入到所述第二电容器，包括通过所述第二开关晶体管将所述数据电压施加到所述第二电容器的第二极板和所述第二驱动晶体管的栅极；以及
执行发光阶段，在所述发光阶段期间从所述发光器件发光，包括：将第一电源施加到所述第二驱动晶体管的第一端子；以及将所述第一驱动晶体管的第二端子电连接到所述发光器件的第一极板，从而将第二电源施加到所述发光器件的所述第二端子。
14.根据权利要求13所述的操作方法，其特征在于，所述像素电路还包括第四开关晶体管，所述第四开关晶体管连接在初始化电压线和所述发光器件的所述第一端子之间；并且
所述方法还包括在初始化阶段中操作以初始化所述第一驱动晶体管的栅极电压、所述发光器件两端的电压以及所述第一存储电容器和所述第二存储电容器两端的电压，其中在所述初始化阶段和阈值补偿阶段期间，通过所述第四开关晶体管将初始化电压从所述初始化电压线施加到所述发光器件的第一极板。
15.根据权利要求14所述的操作方法，其特征在于，
所述像素电路还包括第五开关晶体管，所述第五开关晶体管连接到所述第一驱动晶体管的第二端子和所述发光器件的第一端子；
所述初始化阶段还包括将所述第一开关晶体管和所述第五晶体管置于导通状态，以通过所述第四、第五和第一开关晶体管将所述初始化电压施加到所述第一驱动晶体管的栅极；
所述补偿阶段还包括通过使所述第五开关晶体管截止来使所述发光器件的第一端子与所述第一驱动晶体管的第二端子电断开；并且
所述发光阶段还包括通过使所述第五开关晶体管导通来将所述发光器件的第一端子电连接到所述第一驱动晶体管的第二端子。
16.根据权利要求14-15中任一项所述的操作方法，其特征在于，所述初始化阶段还包括：
将来自所述基准电压线的基准电压施加到包括所述第一电容器的第二极板和所述第二电容器的第一极板的连接的节点；以及
通过经由所述第三开关晶体管将所述第二驱动晶体管的栅极连接到所述基准电压线，将来自所述基准电压线的所述基准电压施加到所述第二驱动晶体管的栅极。
17.根据权利要求14-16中任一项所述的操作方法，其特征在于，所述初始化电压设置为使得所述初始化电压和所述第二电源的电压之间的差小于所述发光器件的阈值电压的电压，使得当所述初始化电压被施加到所述发光器件的所述第一极板上时，没有来自所述发光器件的发光。
18.根据权利要求14-17中任一项所述的操作方法，其特征在于，所述基准电压和所述初始化电压设置为使得所述基准电压和所述初始化电压之间的差大于所述第一驱动晶体管与所述第二驱动晶体管的所述阈值电压之和。
19.根据权利要求13-18中任一项所述的操作方法，其特征在于，在所述数据写入阶段期间，将专用的SCAN信号施加到所述第二开关晶体管的栅极以施加所述数据电压。
20.根据权利要求13-18中任一项所述的操作方法，其特征在于，所述像素电路还包括第二开关晶体管和第六开关晶体管，并且其中所述第二驱动晶体管的栅极和数据电压线通过所述第二开关晶体管以及所述第六开关晶体管连接，使得在数据写入阶段期间所述第二开关晶体管和所述第六开关晶体管处于导通状态时，所述数据电压被施加到所述第二驱动晶体管的栅极和所述第二电容器的第二极板；并且
其中在所述数据写入阶段期间，来自另一像素行的SCAN信号被施加到所述第二开关晶体管的栅极以施加所述数据电压。
CN202110012839.7A 2020-01-13 2021-01-06 具有源极跟随器的tft像素阈值电压补偿电路 Active CN113112954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/740,763 US10885843B1 (en) 2020-01-13 2020-01-13 TFT pixel threshold voltage compensation circuit with a source follower
US16/740763 2020-01-13

Publications (2)

Publication Number Publication Date
CN113112954A true CN113112954A (zh) 2021-07-13
CN113112954B CN113112954B (zh) 2023-12-19

Family

ID=74045283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110012839.7A Active CN113112954B (zh) 2020-01-13 2021-01-06 具有源极跟随器的tft像素阈值电压补偿电路

Country Status (2)

Country Link
US (1) US10885843B1 (zh)
CN (1) CN113112954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571009A (zh) * 2021-07-22 2021-10-29 深圳市华星光电半导体显示技术有限公司 发光器件驱动电路、背光模组以及显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806605A (zh) * 2018-06-15 2018-11-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20210149946A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
CN114938418A (zh) * 2021-02-04 2022-08-23 佳能株式会社 具有视线检测功能的取景器单元、摄像设备和附接配件
JP2023007804A (ja) * 2021-07-02 2023-01-19 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体、ウェアラブルデバイスおよび画像形成装置
US20230176377A1 (en) 2021-12-06 2023-06-08 Facebook Technologies, Llc Directional illuminator and display apparatus with switchable diffuser
WO2023193207A1 (zh) * 2022-04-07 2023-10-12 京东方科技集团股份有限公司 显示面板、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354532A (zh) * 2010-06-07 2012-02-15 夏普株式会社 像素的电荷存储电路以及显示器
CN102446489A (zh) * 2011-12-23 2012-05-09 深圳丹邦投资集团有限公司 一种像素电路及其驱动方法
CN106664379A (zh) * 2014-07-08 2017-05-10 软动力学传感器公司 高动态范围像素和用于操作高动态范围像素的方法
CN107393479A (zh) * 2017-08-29 2017-11-24 深圳市华星光电半导体显示技术有限公司 像素驱动电路及有机发光二极管显示器
US20190295473A1 (en) * 2018-03-26 2019-09-26 Sharp Kabushiki Kaisha Tft pixel threshold voltage compensation circuit with data voltage applied at light-emitting device
US20190304361A1 (en) * 2018-03-27 2019-10-03 Sharp Kabushiki Kaisha Tft pixel threshold voltage compensation circuit with light-emitting device initialization

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1024262A (en) 1910-12-22 1912-04-23 Bernard Jacquart Clay-cleaning machine.
US6323631B1 (en) * 2001-01-18 2001-11-27 Sunplus Technology Co., Ltd. Constant current driver with auto-clamped pre-charge function
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100606416B1 (ko) * 2004-11-17 2006-07-31 엘지.필립스 엘시디 주식회사 유기전계발광 다이오드의 구동 장치 및 구동방법
KR20100098860A (ko) 2009-03-02 2010-09-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101411619B1 (ko) * 2012-09-27 2014-06-25 엘지디스플레이 주식회사 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
KR101973125B1 (ko) * 2012-12-04 2019-08-16 엘지디스플레이 주식회사 화소 회로와 그 구동 방법 및 이를 이용한 유기발광표시장치
CN103226931B (zh) * 2013-04-27 2015-09-09 京东方科技集团股份有限公司 像素电路和有机发光显示器
TWI494905B (zh) * 2013-07-01 2015-08-01 Au Optronics Corp 有機發光二極體面板
JP2015045830A (ja) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
JP6282823B2 (ja) 2013-09-02 2018-02-21 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
CN103531149B (zh) * 2013-10-31 2015-07-15 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
KR20150138527A (ko) 2014-05-29 2015-12-10 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 전계발광 디스플레이 장치
CN104078005B (zh) * 2014-06-25 2017-06-09 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
JP6528267B2 (ja) * 2014-06-27 2019-06-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素回路及びその駆動方法
JP2016062076A (ja) * 2014-09-22 2016-04-25 Ｎｌｔテクノロジー株式会社 画素回路、その駆動方法及び表示装置
JP2016075836A (ja) * 2014-10-08 2016-05-12 Ｎｌｔテクノロジー株式会社 画素回路、その駆動方法及び表示装置
KR102457466B1 (ko) * 2015-02-02 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104751799B (zh) * 2015-04-10 2016-12-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN105096819B (zh) * 2015-04-21 2017-11-28 北京大学深圳研究生院 一种显示装置及其像素电路
CN106652908B (zh) * 2017-01-05 2019-03-12 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106782272B (zh) * 2017-01-18 2021-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
TWI649739B (zh) * 2017-02-22 2019-02-01 大陸商昆山國顯光電有限公司 像素驅動電路及其驅動方法和電晶體的版圖結構
CN106782310B (zh) * 2017-03-01 2019-09-03 上海天马有机发光显示技术有限公司 一种像素电路、驱动方法、显示面板以及显示装置
CN108630141B (zh) * 2017-03-17 2019-11-22 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
KR102362092B1 (ko) * 2017-03-31 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109064969A (zh) * 2017-06-01 2018-12-21 群创光电股份有限公司 发光二极管显示面板及其驱动方法
CN109509427A (zh) * 2017-09-15 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN107481675B (zh) * 2017-09-29 2023-12-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
CN107507567B (zh) * 2017-10-18 2019-06-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
KR102532307B1 (ko) * 2017-11-02 2023-05-15 삼성디스플레이 주식회사 표시장치
KR102436659B1 (ko) * 2017-12-06 2022-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102477493B1 (ko) * 2017-12-07 2022-12-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
US10497310B2 (en) * 2018-03-23 2019-12-03 Sharp Kabushiki Kaisha TFT compensation circuit for display device using reference current
KR20200083759A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354532A (zh) * 2010-06-07 2012-02-15 夏普株式会社 像素的电荷存储电路以及显示器
CN102446489A (zh) * 2011-12-23 2012-05-09 深圳丹邦投资集团有限公司 一种像素电路及其驱动方法
CN106664379A (zh) * 2014-07-08 2017-05-10 软动力学传感器公司 高动态范围像素和用于操作高动态范围像素的方法
CN107393479A (zh) * 2017-08-29 2017-11-24 深圳市华星光电半导体显示技术有限公司 像素驱动电路及有机发光二极管显示器
US20190295473A1 (en) * 2018-03-26 2019-09-26 Sharp Kabushiki Kaisha Tft pixel threshold voltage compensation circuit with data voltage applied at light-emitting device
US20190304361A1 (en) * 2018-03-27 2019-10-03 Sharp Kabushiki Kaisha Tft pixel threshold voltage compensation circuit with light-emitting device initialization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571009A (zh) * 2021-07-22 2021-10-29 深圳市华星光电半导体显示技术有限公司 发光器件驱动电路、背光模组以及显示面板
CN113571009B (zh) * 2021-07-22 2023-03-21 深圳市华星光电半导体显示技术有限公司 发光器件驱动电路、背光模组以及显示面板

Also Published As

Publication number Publication date
CN113112954B (zh) 2023-12-19
US10885843B1 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN113112954B (zh) 具有源极跟随器的tft像素阈值电压补偿电路
CN110364120B (zh) 用施加于发光装置的数据电压的tft像素阈值电压补偿电路
CN110322841B (zh) 利用发光器件初始化的tft像素阈值电压补偿电路
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
CN101667391B (zh) 像素电路、发光显示装置及其驱动方法
CN111951726B (zh) 像素电路及其操作方法
US10714008B1 (en) TFT pixel threshold voltage compensation circuit
US11011113B1 (en) TFT pixel threshold voltage compensation circuit with global compensation
CN109119029B (zh) 像素电路及其驱动方法、显示装置和电子设备
US10818230B1 (en) TFT pixel threshold voltage compensation circuit with short data programming time
KR20090006198A (ko) 능동형 디스플레이를 위한 안정적 구동 방식
CN114627815B (zh) 具有源极跟随器的tft像素阈值电压补偿电路
US11114030B1 (en) Fast data programming TFT pixel threshold voltage compensation circuit with improved compensation accuracy
US10706782B2 (en) TFT pixel threshold voltage compensation circuit with short one horizontal time
CN110299108B (zh) 使用参考电流的用于显示装置的tft补偿电路
US11189225B1 (en) Pixel circuit with reduced sensitivity to threshold variations of the diode connecting switch
US11074864B1 (en) TFT pixel threshold voltage compensation circuit with global compensation
CN112970055A (zh) 像素电路、显示装置、像素电路的驱动方法及电子设备
CN115700868A (zh) 用于显示装置的像素电路
US10650752B1 (en) TFT pixel threshold voltage compensation circuit with short one horizontal time
US11087685B1 (en) Fast data programming TFT pixel threshold voltage compensation circuit with two phase threshold compensation
US11069292B1 (en) TFT pixel threshold voltage compensation circuit using a variable capacitor
US10878756B1 (en) TFT pixel threshold voltage compensation circuit with short data programming time and low frame rate
US11468842B2 (en) Fast 1H OLED pixel circuit applying data to anode
US11049454B1 (en) TFT pixel threshold voltage compensation circuit with data programming from drain of the drive TFT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant