CN111951726B - 像素电路及其操作方法 - Google Patents

像素电路及其操作方法 Download PDF

Info

Publication number
CN111951726B
CN111951726B CN202010403808.XA CN202010403808A CN111951726B CN 111951726 B CN111951726 B CN 111951726B CN 202010403808 A CN202010403808 A CN 202010403808A CN 111951726 B CN111951726 B CN 111951726B
Authority
CN
China
Prior art keywords
transistor
transistors
gate
terminal
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010403808.XA
Other languages
English (en)
Other versions
CN111951726A (zh
Inventor
陆彤
M·J·布朗洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111951726A publication Critical patent/CN111951726A/zh
Application granted granted Critical
Publication of CN111951726B publication Critical patent/CN111951726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

一种用于显示设备的像素电路，在补偿阶段、编程阶段和发光阶段可操作。该像素电路包括驱动晶体管，配置成根据施加到驱动晶体管的栅极的电压来控制发光阶段至发光器件的电流量；第一电容器，具有连接到驱动晶体管的栅极的第一板及连接到驱动晶体管的第一端子的第二板，在发光阶段第二板还连接到第一电源；发光器件，在发光阶段在其第一端子处连接到驱动晶体管的第二端子及在其第二端子处连接到第二电源；第二组晶体管，连接在驱动晶体管的栅极和数据电压输入线之间，第二组晶体管包括三个晶体管，以在数据电压输入线和驱动晶体管的栅极之间提供三栅极连接；及第三组晶体管，连接在参考电压输入线与位于第二组晶体管中相邻晶体管之间的节点之间。

Description

像素电路及其操作方法
技术领域
本发明涉及用于向显示设备中的元件输送电流，例如向有源矩阵OLED(AMOLED)显示设备的像素中的有机发光二极管(OLED)输送电流的电路的设计和操作。
背景技术
有机发光二极管(OLED)通过电子和空穴的复合产生光，并在阳极和阴极之间施加偏压以使电流在它们之间通过时发射光。光的亮度与电流量相关。如果没有电流，则没有光发射，所以OLED技术是一种在显示器应用中使用时能够获得纯黑且实现像素之间几乎“无限大”的对比度的技术。
在现有技术中教导了几种方法用于像素薄膜晶体管(TFT)电路，以通过p型驱动晶体管将电流输送到显示设备的元件，例如有机发光二极管(OLED)。在一个示例中，电路中的开关晶体管采用如低“SCAN”信号的输入信号，以允许在编程阶段期间将数据电压VDAT存储在存储电容器处。当SCAN信号为高且这些开关晶体管将该电路与数据电压隔离时，VDAT电压由电容器保持，并将此电压施加到驱动晶体管的栅极。在驱动晶体管具有阈值电压VTH的情况下，至OLED的电流量与驱动晶体管栅极处的电压相关，具体如下：
Figure GDA0003547858870000011
其中VDD是连接到该驱动晶体管的源极的电源。
TFT器件特征，尤其是TFT阈值电压VTH，可能随时间推移或在多个相似器件之间改变，例如由于制造工艺或在操作过程中TFT器件的应变和老化而改变。因此在相同的VDAT电压下，驱动TFT输送的电流量可能由于此类阈值电压变化而发生了很大变化。因此，对于给定的VDAT值，显示器中的像素可能不会呈现均匀的亮度。
因此，常规技术下，通过采用补偿驱动晶体管的特性不匹配的电路，OLED像素电路针对驱动晶体管的阈值电压和/或载流子迁移率的变化具有较高的容差范围。例如，在US7414599(Chung等人于2008年8月19日获授权)中描述了一种方法，该方法描述了一种电路，在该电路中，驱动TFT配置为在编程期间为二极管连接的器件，并且将数据电压施加到驱动晶体管的源极。
阈值补偿时间由驱动晶体管的特征决定，为了获得高补偿精度，这可能需要较长的补偿时间。对于数据编程时间而言，编程电容器充电所需的RC恒定时间决定了编程时间。正如现有技术中描述的，一个水平(1H)时间是对一行进行数据编程所花费的时间。
如US 7414599中的此类电路配置，数据编程与补偿驱动晶体管的阈值电压同时进行。然而，期望具有尽可能短的一个水平时间以增强显示设备的响应度和操作。这是因为每一行必须独立编程，而其他操作(例如驱动晶体管补偿)可以对多行同时执行。因此，显示设备的响应度往往最主要取决于用于编程的一个水平时间。在与补偿驱动晶体管的相同操作阶段期间对数据进行编程时，由于驱动晶体管的补偿精度要求而无法进一步缩短一个水平时间，因为补偿要求限制了编程阶段的任何时间缩减。
在US 7277071(Choon-Vul Oh于2007年10月2日获授权)中描述了另一种方法。在这种电路中，使用两个电容器，一个电容器用于存储编程的数据电压，以及另一个电容器用于存储驱动晶体管的阈值电压。由此，一个水平时间仅取决于数据编程时间，但是该方案没有利用独立编程时间的优势来最小化一个水平时间。该配置在连续的行中使用相同的扫描信号进行阈值电压补偿和数据编程。因此，一个水平时间仍然取决于阈值补偿时间。
在US 8284136(Chul-Kyu Kang于2012年10月9日获授权)中描述了另一种方法。首先将数据电压编程到一个电容器中。在阈值补偿阶段期间，将数据电压固定在驱动晶体管的栅极，并且将驱动晶体管的源极上拉至数据电压减去驱动晶体管阈值电压。将阈值电压存储到第二个电容器中，并且该阈值电压能够独立于数据编程进行补偿。该电路操作必不可少地采用初始化阶段，在此期间驱动晶体管的源极被下拉。在这种情况下，OLED将开启，这意味着在初始化阶段期间将有光发射。在初始化阶段期间的这种光发射会降低OLED操作的真实黑度。
US 9455311(Hideaki Shishido于2016年9月27日获授权)描述了一种在阈值补偿阶段结束时执行较长阈值补偿时间和较短数据编程阶段的电路操作。由此，实现了较短的一个水平时间。然而，该操作的缺点在于，当对数据进行编程时，编程操作可能会干扰补偿的阈值电压并有损阈值补偿的精度。US 9773449(Yung-Ming Lin于2017年9月26日获授权)描述了一种类似的操作，通过该操作可以在阈值电压补偿后对数据进行编程。数据编程不会干扰阈值补偿，但是此方案的缺点在于，用于数据编程的电容器的端子在发光阶段期间处于浮动状态。来自数据线的噪声可能会耦合到编程电容器，因此在发光阶段期间，驱动晶体管的栅极电压可能会受此噪声影响。因此，OLED电流可能会被来自数据线的噪声所干扰。
US 10062321(Ji-su Na于2018年8月28日获授权)描述了一种电路操作，其将参考电压施加到驱动晶体管的栅极以进行阈值补偿，然后将数据施加到驱动晶体管的栅极以进行数据编程。短的1H时间能够实现，但是这种操作同样会受到来自数据线的噪声的不利影响。
US 10127859(Sangwook Change于2018年11月13日获授权)描述了一种电路操作，其类似地将参考电压施加到驱动晶体管的栅极以进行阈值补偿，然后将数据施加到驱动晶体管的栅极以进行数据编程。短的1H时间能够实现，但是所描述的电路配置将双栅极用于数据线和参考电压线以进行隔离。数据噪声隔离性能仍然不足，因此，此类噪声仍可能会在发光阶段期间影响输出。
发明内容
本发明涉及一种像素电路，该像素电路能够以小于约2μs的超短一个水平时间1H来补偿驱动晶体管的阈值电压变化，与常规技术配置相比，该一个水平时间较短，并且还消除了来自前一帧的与OLED器件和驱动晶体管相关的可能记忆效应。此外，当前申请中描述的像素电路配置以优于常规技术配置的方式使来自数据线和参考电压线的噪声减到最小。
本发明的实施例提供了用于高刷新率要求，如120Hz应用的像素电路。对于此类应用，通过将驱动晶体管的阈值补偿和数据编程阶段分离，实现了超短的1H时间(<μs)。阈值补偿时间取决于驱动晶体管的特征，并且在不降低补偿精度的情况下很难进一步减小。通过将阈值补偿与数据编程阶段分离，能够将更长的时间分配给阈值补偿以实现补偿精度。正如上文引述的，对编程电容器充电所需的RC恒定时间决定了编程时间，并且这种编程时间可以减少到超短的1H时间(<2μs)。
为了防止数据线噪声在发射期间干扰驱动晶体管栅极处的电压，在数据电压线和驱动晶体管的栅极之间使用三栅极隔离，以此方式将三个晶体管连接在数据电压输入线与驱动晶体管的栅极之间。为了进一步提高隔离效果，将距离数据电压输入线最远的三栅极的中间节点之一连接到在阈值补偿阶段期间能够连接到参考电压的一个浮动节点。以这种方式，数据电压信号以及数据电压和参考电压路径连接的节点使用三栅极连接增强了降噪，特别是减少了来自数据电压线的噪声。
此外，使用二电容器结构。第一电容器在补偿阶段期间用于阈值补偿，以及第二电容器在编程阶段期间用于缩放两个电容器之间的数据电压。阈值补偿和数据编程操作由此彼此独立，并且因此可以以一个短数据编程阶段实现短的一个水平时间。将缩放后的数据电压添加到第一电容器，并且将阈值电压与缩放后的数据电压之和施加在驱动晶体管的栅极处，以在发光阶段期间进行发射。短的一个水平时间提高了OLED的响应度。
因此，本发明的一方面是一种用于显示设备的像素电路，所述像素电路在补偿阶段、编程阶段和发光阶段中可操作，从而在保持驱动晶体管阈值电压的精确补偿的同时，使一个水平时间减到最小，并基本消除了在发光阶段期间施加到驱动晶体管栅极的噪声。在示例性实施例中，所述像素电路包括驱动晶体管，所述驱动晶体管配置成根据施加到驱动晶体管的栅极的电压来控制发光阶段期间至发光器件的电流量；第一电容器，所述第一电容器具有连接到驱动晶体管的栅极的第一板以及连接到驱动晶体管的第一端子的第二板，其中所述第二板在发光阶段期间还连接到第一电源；发光器件，所述发光器件在发光阶段期间在其第一端子处连接到驱动晶体管的第二端子以及在其第二端子处连接到第二电源；第二组晶体管，所述第二组晶体管连接在驱动晶体管的栅极与数据电压输入线之间，其中第二组晶体管包括三个晶体管以在数据电压输入线与驱动晶体管的栅极之间提供三栅极连接；以及第三组晶体管，所述第三组晶体管连接在参考电压输入线与位于所述第二组晶体管中相邻晶体管之间的节点之间。
所述第二组晶体管可以包括第一晶体管，所述第一晶体管连接在驱动晶体管的栅极与节点N1之间；第二晶体管，所述第二晶体管连接在节点N1与第三晶体管的第一端子之间；以及第三晶体管的第二端子，所述第二端子连接到数据电压输入线。第三组晶体管可以包括连接在参考电压输入线与节点N2之间的第四晶体管；连接在节点N1和节点N2之间的第五晶体管；以及连接在驱动晶体管的第二端子和节点N2之间的第六晶体管。该像素电路还可以包括第二电容器，该第二电容器连接在第一电源和驱动晶体管的第一端子之间，并且在编程阶段期间，第二电容器在第一电容器和第二电容器之间分配数据电压。
本发明的另一方面是一种根据所述实施例中任一个的像素电路的操作方法，由此在保持对驱动晶体管的阈值电压进行精确补偿的同时，将一个水平时间减到最小，并且基本消除了在发光阶段期间施加到驱动晶体管的栅极的噪声。在示例性实施例中，该操作方法包括如下步骤：提供根据所述实施例中任一个的像素电路；执行补偿阶段以补偿驱动晶体管的阈值电压，包括：通过第二和第三组晶体管的一部分连接驱动晶体管的栅极和第二端子以对驱动晶体管进行二极管连接；将驱动晶体管的第一端子与第一电源断开连接；以及将来自参考电压输入线的参考电压经由第二组和第三组晶体管的一部分施加到二极管连接的驱动晶体管的栅极；执行数据编程阶段以在第一电容器处对来自数据电压输入线的数据电压进行编程，包括经由第二组晶体管将数据电压施加到第一电容器的第一板以及施加到驱动晶体管的栅极；以及执行发光阶段，在所述发光阶段期间，从发光器件发射光，包括：将第一电源施加到存储电容器的第二端子以及施加到驱动晶体管的第一端子；以及将第二电源施加到发光器件的第二端子。
为了实现前述和相关目的，本发明则包括在下文中充分描述且在权利要求中具体阐述的特征。下文描述和附图详细地阐述了本发明的某些说明性实施例。然而，这些实施例仅指示可以采用本发明的原理的多种方式的其中几种。当结合附图考虑时，从本发明的下文详细描述中，本发明的其他目的、优点和新颖特征将变得显而易见。
附图说明
图1是示出根据本发明实施例的第一电路配置的附图。
图2是示出与图1的电路的操作相关联的时序图的附图。
图3是示出根据本发明实施例的第二电路配置的附图。
图4是示出与图3的电路的操作相关联的时序图的附图。
图5是示出根据本发明实施例的第三电路配置的附图。
图6是示出与图5的电路的操作相关联的时序图的附图。
图7是示出根据本发明实施例的第四电路配置的附图。
图8是示出与图7的电路的操作相关联的时序图的附图。
具体实施方式
现在将参考附图描述本发明的实施例，其中在全文中，相似的附图标记用于指示相似的元件。将理解的是，附图不一定按比例绘制。
图1是示出根据本发明实施例的第一电路配置10的附图，以及图2是与图1的电路配置10的操作相关联的时序图。在该示例中，电路10配置为薄膜晶体管(TFT)电路，其包括多个p型晶体管T1、T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4、T5以及两个电容器C0和C1。这些电路元件驱动发光器件，例如OLED。发光器件(OLED)具有关联的内部电容，该电容在电路图中表示为Coled。此外，虽然这些实施例主要是结合作为发光器件的OLED来予以描述的，但是相应的原理可以与采用其他类型的发光器件的显示技术一起使用，包括例如微型LED和量子点LED。
更具体地说，图1示出了配置有多个p-MOS或p型TFT的TFT电路10。T1是作为模拟TFT的驱动晶体管，以及T2-T5是数字开关TFT。正如上文引述的，C0和C1是电容器，且C1也称为编程电容器以及C0也称为存储电容器。Coled是OLED器件的内部电容(即，Coled不是单独的组件，而是OLED固有的)。OLED还连接到电源ELVSS，正如常规技术一样。
可以使用本领域中常规的TFT制造工艺来制造OLED和TFT电路10，包括晶体管、电容器和连接线。应当认识到，可采用相应的制造工艺来制造根据任何一个实施例的TFT电路。
例如，TFT电路10(以及后续实施例)可以设置在诸如玻璃、塑料或金属基材的基材上。每个TFT可以包括栅电极、栅绝缘层、半导体层、第一电极和第二电极。该半导体层设置在基材上。该栅绝缘层设置在半导体层上，以及该栅电极可以设置在绝缘层上。第一电极和第二电极可以设置在绝缘层上，并且使用通孔连接到半导体层。第一电极和第二电极可以分别通称为TFT的“源电极”和“漏电极”。每个电容器可以包括第一电极、绝缘层和第二电极，由此该绝缘层在第一电极和第二电极之间形成绝缘屏障。电路中各组件之间的布线以及用于将信号(例如SCAN、EMI、VDAT和VREF)引入电路的布线可以包括金属线或掺杂的半导体材料。例如，金属线可以设置在基材和TFT的栅电极之间，并使用通孔连接到电极。可以通过化学气相沉积来沉积半导体层，并且可以通过热蒸镀技术来沉积金属层。
OLED器件可以设置在TFT电路上。OLED器件可以包括第一电极(例如，OLED的阳极)，在该示例中该第一电极连接到晶体管T3_1和T5；用于将电荷(例如，空穴)注入或传输到发射层的一个或多个层；用于将电荷(例如电子)注入或传输到发射层的一个或多个层；以及第二电极(例如OLED的阴极)，在本示例中第二电极连接到电源ELVSS。注入层、传输层和发射层可以是有机材料，第一电极和第二电极可以是金属，以及所有这些层均可以通过热蒸镀技术来沉积。
结合图2的时序图参考图1的TFT电路10，TFT电路10的操作在如下四个阶段中执行：初始化阶段、阈值补偿阶段、数据编程阶段以及用于光发射的发光阶段。用于执行编程阶段的时间段在本领域中称为“一个水平时间”或“1H”时间，正如本时序图和后续时序图中所示的。一列中具有大量像素的显示器要求短的1H时间，正如对于高分辨率显示器和高刷新率(例如用于120Hz应用)是必需的。如上文引述的，短的一个水平时间是重要的，因为每一行必须独立地编程，而其他操作，例如驱动晶体管阈值补偿，可以同时针对多行执行。因此，显示设备的响应度往往最主要取决于用于编程的一个水平时间。
一般性地，本实施例具有用于完整或更宽的显示设备中的其他像素行的相应控制信号EMI和SCAN，从而使显示配置中的控制信号线能够更少，因为公共控制线可以在不同行上进行共享。在本示例以及在后续实施例中，显示器像素是按行和列来寻址的。当前行是行n。前一行是行n-1以及再前一行是行n-2。下一行是行n+1，以及其后一行是行n+2，依此类推，各行与图中标识的对应控制信号相关。因此，例如，SCAN(n)是指行n处的扫描信号，SCAN(n+1)是指行n+1处的扫描信号等等。EMI(n)是指行n处的发射信号以及EMI(n-1)是指行n-1处的发射信号等等，并且对于各控制信号而言依此类推。以此方式，对于各种实施例，输入信号对应于所指示的行。
在本文中也称为第二组晶体管的“T2”晶体管组(即，晶体管T2_1、T2_2和T2_3)界定从数据电压输入线VDAT到驱动晶体管T1栅极的数据信号路径。
因为该数据信号路径中有三个晶体管，所以这种T2晶体管组被称为数据电压输入线与驱动晶体管的栅极之间的三栅极连接。“T3”晶体管组(即，晶体管T3_1和T3_2)，在本文中也称为第三组晶体管，界定从参考电压线输入VREF到第一与第二晶体管(T2_1与T2_2)之间的节点N1的参考信号路径。T3晶体管组还包括将VREF线连接到驱动晶体管的漏极的晶体管T3_3，并且节点N2界定在T3_2和T3_3之间。
在第一实施例中，在前一个发光阶段期间，EMI(n)信号电平具有低电压值，因此晶体管T4和T5为导通的，并且通过连接到驱动晶体管T1的输入驱动电压VDD驱动发光，从而施加到OLED的实际电流由驱动晶体管栅极处的电压确定。适用行的SCAN信号电平最初具有高电压值，因此晶体管T2_1、T2_2、T2_3、T3_1、T3_2和T3_3均处于关断状态。接下来，在初始化阶段开始时，SCAN(n)信号电平从高电压值变为低电压值，从而使晶体管T3_1、T3_2和T3_3导通。在晶体管T3_1导通时，参考电压VREF被施加在OLED的阳极。VREF电压设置为低于OLED的阈值电压加上ELVSS，并且由此在将VREF电压施加到OLED的阳极时不会引起光发射。在晶体管T3_2导通时，通过经由晶体管T3_1和T3_2的参考信号路径将VREF电压施加到节点N1。在晶体管T3_3导通时，还经由T3_1和T3_3将VREF电压施加到驱动晶体管的漏极。驱动晶体管的漏极还经由晶体管T5和T3_1连接到VREF。
接下来，在初始化阶段期间，SCAN(n+1)信号电平从高电压值变为低电压值，从而使晶体管T2_1和T2_2导通。在晶体管T2_1导通时，经由晶体管T2_1、T3_2和T3_1将VREF施加在驱动晶体管的栅极和存储电容器C0的底板处。在多个实施例中将VREF电压施加到OLED的阳极、驱动晶体管的栅极和存储电容器C0的操作是为了清除前一帧的记忆效应。驱动晶体管的栅极和漏极还经由晶体管T2_1、T3_2和T3_3彼此连接。通过上述连接，将驱动晶体管进行二极管连接。二极管连接是指驱动晶体管T1通过将其栅极和第二端子(例如，源极或漏极)电连接进行操作，使电流沿一个方向流动。将晶体管T2_2导通以及为数据编程阶段做好准备。
TFT电路10接下来可在阈值补偿阶段中操作，在该阶段中，对驱动晶体管T1的阈值电压进行补偿。对于此类阶段，EMI(n)信号电平从低电压值变为高电压值，使得晶体管T4和T5关断，并且T3_2和T3_3之间的节点N2变为浮动的，而N2仍经由晶体管T3_2连接到N1。在晶体管T4关断时，存储电容器C0的顶板以及驱动晶体管的源极与电源VDD断开连接。在二极管连接的驱动晶体管连接到VREF时，驱动晶体管的源极电压将从初始电压VDD下拉至VREF+|VTH|，其中VTH是驱动晶体管的阈值电压。
优选地，为了对驱动晶体管T1进行有效的电压阈值补偿，驱动晶体管的源极与驱动晶体管的二极管连接的栅极-漏极之间的初始电压差应满足以下条件：
VDD-VREF>|VTH|+ΔV，
其中ΔV是足够大以产生高初始电流以在分配的阈值补偿时间内为存储电容器充电的电压。ΔV的值将取决于晶体管的特性。例如，对于示例性的低温多晶硅薄膜晶体管工艺而言，ΔV将为至少3伏。参考电压VREF设置为满足该电压要求。
在阈值补偿阶段结束时，SCAN(n)信号电平从低电压变为高电压，从而使晶体管T3_1、T3_2和T3_3关断。在T3_1关断时，OLED的阳极和该像素电路通常与参考电压VREF断开连接。在T3_2和T3_3关断时，节点N1与驱动晶体管的漏极断开连接，并且驱动晶体管不再被二极管连接。存储电容器C0的顶板处的电压是VREF+|VTH|。存储电容器C0的底板处的电压是VREF。阈值电压VTH存储在存储电容器C0处，该电容器位于驱动晶体管的源极和栅极之间。
TFT电路10接下来可在数据编程阶段中操作。SCAN(n+8)信号电平从高电压值改变为低电压值，使晶体管T2_3导通，这将数据电压输入VDAT通过三栅极数据信号路径电连接到存储电容器C0。由此，将数据信号施加在存储电容器C0的底板处。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前一行DATA(n))，该数据电压被施加到存储电容器C0。电容器C0的底板处的电压变为VDAT-VREF。由于电容器C0和C1串联连接，并且C1连接到电源(VDD)，因此电容器C0的顶板与电容器C1的底板连接的节点处的电压变为
Figure GDA0003547858870000121
以此方式，在编程阶段期间，第二或编程电容器C1在存储(第一)电容器C0与编程(第二)电容器C1之间分配数据电压。此节点处的电压由此变为：
Figure GDA0003547858870000131
对于编程阶段，采用施加到不同行的SCAN信号(例如SCAN(n+1)和SCAN(n+8))将数据电压VDAT经由存储电容器C0电连接到编程电容器C1的底板。通过组合使用来自不同行的SCAN信号，由这些SCAN信号的叠加得到短编程脉冲，从而将1H时间减至最少，如图2的时序图所示。虽然在本实施例中，使用SCAN(n+1)和SCAN(n+8)来控制开关晶体管T2_2和T2_3以产生短编程脉冲，但是也可以使用来自其他行的SCAN信号。本实施例的优点在于使用现有的SCAN信号线，但是在编程阶段期间需要两个晶体管T2_2和T2_3以将VDAT连接到编程电容器C1。
在数据编程阶段结束时，SCAN(n+1)信号电平从低电压值变为高电压值，从而使晶体管T2_1和T2_2关断。驱动晶体管的栅极和电容器C0的底板与数据电压VDAT断开连接。VDAT将改变为下一行数据编程的对应值。
TFT电路10接下来可在发光阶段中操作，在该发光阶段期间，OLED能够发光。EMI(n)信号从高电压值改变为低电压值，从而使晶体管T5和T4导通。在晶体管T4导通时，驱动晶体管的源极和连接电容器C1的底板和电容器C0的顶板所在的节点连接到电源VDD。电容器C0的顶板处的电压变为：
Figure GDA0003547858870000132
在电容器C0的底板处于浮动时，在底板处改变相同量的电压。电容器底板和驱动晶体管栅极处的电压变为：
Figure GDA0003547858870000141
在晶体管T5导通时，驱动晶体管的漏极连接到OLED的阳极。流经OLED的电流为：
Figure GDA0003547858870000142
其中
Figure GDA0003547858870000143
Cox是驱动晶体管栅极氧化物的电容；
W是驱动晶体管沟道的宽度；
L是驱动晶体管沟道的长度(即源极和漏极之间的距离)；以及
μn是驱动晶体管的载流子迁移率。
因此，至OLED的电流不取决于驱动晶体管T1的阈值电压，并且由此至OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以此方式，驱动晶体管的阈值电压上的变化已得以补偿。
根据上文，为了防止数据线噪声在发光阶段期间干扰驱动晶体管栅极的电压，使用第二组晶体管的数据信号路径的三栅极配置来增强数据电压输入线与驱动晶体管栅极之间的隔离。为了进一步改善驱动晶体管的栅极的隔离，将T2_1和T2_2之间的三栅极连接的中间节点中距离数据电压输入线N1最远的一个中间节点连接到浮动节点N2，该浮动节点在阈值补偿阶段期间经由第三组晶体管的一部分可连接到参考电压输入线。以这种方式，数据电压信号以及数据电压和参考电压路径连接的节点使用三栅极连接增强了降噪，特别是减少了来自数据电压输入线的噪声。
更具体地，与备选配置或常规配置相比，本申请的电路配置基本消除了来自数据线的噪声。使用本申请的电路配置测得的噪声水平为：从对应于低OLED电流条件的约0.04％到对应于高OLED电流条件的约0.07％。在发光阶段期间，此类噪声水平对来自OLED的输出光发射的影响可忽略不计。相比之下，不使用三栅极连接和/或VDAT/VREF节点连接的备选配置或常规配置所经受的噪声水平，其范围是对应于低OLED电流条件的，从约2.2％到高达约4.9％，以及对应于高OLED电流条件的，从约1.4％到高达约1.7％。在发光阶段期间，备选或常规配置的噪声水平可能会对OLED的输出光发射产生显著的影响。
此外，如上所述，使用双电容器结构，由此第一电容器C0用于补偿阶段期间的阈值补偿，以及第二电容器C1用于在编程阶段期间缩放两个电容器之间的数据电压。阈值补偿和数据编程操作由此彼此独立，并且因此能够以短数据编程阶段实现短的一个水平时间。将缩放后的数据电压添加到第一电容器C0，并且将阈值电压与缩放后的数据电压之和施加在驱动晶体管的栅极处，以在发光阶段期间进行发射。短的一个水平时间提高了OLED的响应度。
图3是描述根据本发明实施例的第二电路配置20的附图，以及图4是与图6的电路配置20的操作相关联的时序图。在本示例中，与前一个实施例中类似地，电路20配置为包括多个p型晶体管(T1、T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4和T5)的TFT电路。在本实施例中，也有两个电容器C0和C1。这些电路元件驱动发光器件，例如OLED。发光器件(OLED)具有关联的内部电容，该电容在电路图中也表示为Coled。OLED还连接到电源ELVSS，正如常规技术一样。此外，虽然这些实施例主要是结合作为发光器件的OLED来予以描述的，但是相应的原理可以与采用其他类型的发光器件的显示技术一起使用，包括例如微型LED和量子点LED。与前一个实施例中类似地，T1是作为模拟TFT的驱动晶体管，以及T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4和T5是数字开关TFT。
结合图4的时序图参考TFT电路20，TFT电路20的操作也在如下四个阶段中执行：初始化阶段、补偿阶段、数据编程阶段以及用于光发射的发光阶段。因此，除了电路20采用专用SCAND信号之外，电路20的组件配置和操作与图1中的电路10的操作相似，正如下文进一步详细描述的。
在前一个发光阶段期间，EMI(n)信号电平具有低电压值，因此晶体管T4和T5为导通的，并且正在通过连接到驱动晶体管T1的输入驱动电压VDD驱动发光，从而施加到OLED的实际电流由驱动晶体管栅极处的电压确定。各个SCAN和SCAND信号电平最初都具有高压值，因此晶体管T2_1、T2_2、T2_3、T3_1、T3_2和T3_3为关断的。接下来，在初始化阶段开始时，SCAN(n)信号电平从高电压值变为低电压值，从而使晶体管T3_1、T3_2和T3_3导通。在晶体管T3_1导通时，将参考电压VREF施加在OLED的阳极。VREF电压设置为低于OLED的阈值电压加上ELVSS，并且由此在将VREF电压施加到OLED的阳极处时不会引起光发射。在晶体管T3_2导通时，经由晶体管T3_1和T3_2将VREF电压施加到节点N1。在晶体管T3_3导通时，还经由T3_1和T3_3将VREF电压施加到驱动晶体管的漏极。驱动晶体管的漏极还经由晶体管T5和T3_1连接到VREF。
接下来，在初始化阶段期间，SCAN(n+1)信号电平从高电压值变为低电压值，从而使晶体管T2_1导通。在晶体管T2_1导通时，经由晶体管T2_1、T3_2和T3_1将VREF施加在驱动晶体管的栅极和存储电容器C0的底板处。正如上文引述的，在多个实施例中将VREF电压施加到OLED的阳极、驱动晶体管的栅极和存储电容器C0的操作是为了清除前一帧的记忆效应。驱动晶体管的栅极和漏极也经由晶体管T2_1、T3_2和T3_3连接，并且因此通过上述连接，将驱动晶体管进行二极管连接。
TFT电路20接下来可在阈值补偿阶段中操作，在该阶段中，对驱动晶体管T1的阈值电压进行补偿。对于此阶段，EMI(n)信号电平从低电压值变为高电压值，从而使晶体管T4和T5关断。在晶体管T4关断时，存储电容器C0的顶板以及驱动晶体管的源极与电源VDD断开连接。在二极管连接的驱动晶体管连接到参考电压VREF时，驱动晶体管的源极电压将从初始电压VDD下拉至VREF+|VTH|，其中VTH是驱动晶体管的阈值电压。
优选地，为了对驱动晶体管T1进行有效的电压阈值补偿，驱动晶体管的源极与驱动晶体管的二极管连接的栅极-漏极之间的初始电压差应满足以下条件：
VDD-VREF＞|VTH|+ΔV，
其中ΔV是足够大以产生高初始电流以在分配的阈值补偿时间内为存储电容器充电的电压。ΔV的值将取决于晶体管的特性。例如，对于示例性的低温多晶硅薄膜晶体管工艺而言，ΔV将为至少3伏。参考电压VREF设置为满足该电压要求。
在阈值补偿阶段结束时，SCAN(n)信号电平从低电压变为高电压，从而使晶体管T3_1、T3_2和T3_3关断。在T3_1关断时，OLED的阳极以及由此该像素电路与参考电压VREF断开连接。在T3_2和T3_3关断时，节点N1与驱动晶体管的漏极断开连接，并且驱动晶体管不再被二极管连接。存储电容器C0的顶板处的电压为VREF+|VTH|，以及存储电容器C0的底板处的电压为VREF。阈值电压VTH存储在存储电容器C0处，该电容器位于驱动晶体管的源极和栅极之间。
TFT电路20接下来可在数据编程阶段中操作。SCAND(n)信号电平从高电压值改变为低电压值，从而使晶体管T2_2和T2_3导通，这将数据电压输入VDAT电连接到存储电容器C0。由此，将数据信号施加在存储电容器C0的底板处。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前一行DATA(n))，该数据电压被施加到存储电容器C0。电容器C0的底板处的电压变为VDAT-VREF。由于电容器C0和C1串联连接且C1连接到电源VDD，因此连接C0和C1所在的节点处的电压变为
Figure GDA0003547858870000181
并且由此连接到C0的C1对数据电压进行缩放。此节点处的电压变为：
Figure GDA0003547858870000182
图3的实施例的电路配置20与图1的实施例的电路配置10的不同之处在于编程阶段的执行。对于电路配置20中的编程阶段而言，正如上文引述的，在晶体管T2_2和T2_3的栅极处施加专用信号线SCAND(n)，以将数据电压VDAT电连接到电容器C0的底板。使用专用SCAND信号线，容易实现短脉冲以将一个水平时间1H减到最小，如图4的时序图所示，而不是像前一个实施例中执行的那样依赖于叠加来自不同行的SCAN信号。换言之，使用专用信号线SCAND实现更短的1H时间，但是可能要权衡与将另一个信号线添加到电路配置相关联而增加的复杂性。
在数据编程阶段结束时，SCAN(n+1)信号电平从低电压值变为高电压值，从而使晶体管T2_1关断。SCAND(n)信号电平从低电压值变为高电压值，从而使晶体管T2_2和T2_3关断。将驱动晶体管的栅极和电容器C0的底板与数据电压VDAT断开连接，并且VDAT将改变为用于下一行数据编程的对应值。
TFT电路20接下来可在发光阶段中操作，在该发光阶段期间，OLED能够发光。EMI(n)信号从高电压值改变为低电压值，从而使晶体管T4和T5导通。在晶体管T4导通时，驱动晶体管的源极和连接电容器C1的底板和电容器C0的顶板所在的节点连接到电源VDD。电容器C0的顶板处的电压变为：
Figure GDA0003547858870000191
在电容器C0的底板处于浮动时，在底板处改变相同量的电压。电容器C0的底板和驱动晶体管的栅极处的电压则变为：
Figure GDA0003547858870000192
在晶体管T5导通时，驱动晶体管的漏极连接到OLED的阳极。流经OLED的电流为：
Figure GDA0003547858870000193
其中
Figure GDA0003547858870000194
Cox是驱动晶体管栅极氧化物的电容；
W是驱动晶体管沟道的宽度；
L是驱动晶体管沟道的长度(即源极和漏极之间的距离)；以及
μn是驱动晶体管的载流子迁移率。
因此，至OLED的电流不取决于驱动晶体管T1的阈值电压，并且由此至OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以此方式，驱动晶体管的阈值电压上的变化已得以补偿。
与前一个实施例中相似地，为了防止数据线噪声在发光阶段期间干扰驱动晶体管栅极处的电压，使用该数据信号路径的三栅极配置来增强数据电压线与驱动晶体管栅极之间的隔离。为了进一步改善驱动晶体管的栅极的隔离以实现降噪，将T2_1和T2_2之间的三栅极连接的中间节点中距离数据电压线N1最远的其中一个中间节点连接到浮动节点N2，该浮动节点在阈值补偿阶段期间可连接到参考电压输入线。由此与备选或常规配置相比，实现了增强的降噪。此外，该两电容器结构使阈值补偿和数据编程操作彼此独立，并且因此能够以短数据编程阶段实现短的一个水平时间。短的一个水平时间提高了OLED的响应度。
图5是描述根据本发明实施例的第三电路配置30的附图，以及图6是与图5的电路配置30的操作相关联的时序图。除了电路配置30采用n型晶体管而不是p型晶体管之外，图5的电路配置执行与图1的电路配置10相应的操作。正如本领域中公知的，OLED的驱动特性可能更适合于p型晶体管与n型晶体管中的一种或另一种，并且本发明的原理适用于两种类型的配置中的任一种。
因此，在图5的示例中，电路30配置为TFT电路，其包括多个n型晶体管T1、T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4和T5以及两个电容器C0和C1。这些电路元件驱动发光器件，例如OLED。该发光器件(OLED)也具有关联的内部电容，该电容在电路图中也表示为Coled。该OLED还连接到电源ELVDD，正如常规技术一样。此外，虽然这些实施例主要是结合作为发光器件的OLED来予以描述的，但是相应的原理可以与采用其他类型的发光器件的显示技术一起使用，包括例如微型LED和量子点LED。与先前实施例中类似地，T1是作为模拟TFT的驱动晶体管，以及晶体管T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4和T5是数字开关TFT。
结合图6的时序图参考TFT电路30，TFT电路30的操作也在如下四个阶段中执行：初始化阶段、补偿阶段、数据编程阶段以及用于光发射的发光阶段。正如上文引述的，除了电路配置30采用n型晶体管而不是p型晶体管之外，图5的电路配置执行与图1的电路配置10相应的操作。因此，操作的主要差异是输入控制信号的相对电压电平(即，高电压对低电压值)被设置为n型晶体管来操作。
在本实施例中，在前一个发光阶段期间，EMI(n)信号电平具有高电压值，因此晶体管T4和T5是导通的，并且正在通过经由驱动晶体管T1连接的输入驱动电压VSS驱动发光，从而施加到该OLED的实际电流由驱动晶体管栅极处的电压确定。各个SCAN信号电平最初都具有低压值，因此晶体管T2_1、T2_2、T2_3、T3_1、T3_2和T3_3为关断的。接下来，在初始化阶段开始时，SCAN(n)信号电平从低电压值变为高电压值，从而使晶体管T3_1、T3_2和T3_3导通。在晶体管T3_1导通时，将参考电压VREF施加在OLED的阴极。VREF电压设置为高于ELVDD减去OLED的阈值电压，并且由此在将VREF电压施加到OLED的阴极处时不会引起光发射。在晶体管T3_2导通时，也经由晶体管T3_1和T3_2将VREF电压施加到节点N1。在晶体管T3_3导通时，还经由T3_1和T3_3将VREF电压施加到驱动晶体管的漏极。驱动晶体管的漏极还经由晶体管T5和T3_1连接到VREF。
接下来，在初始化阶段期间，SCAN(n+1)信号电平从低电压值变为高电压值，从而使晶体管T2_1和T2_2导通。在晶体管T2_1导通时，经由晶体管T2_1、T3_2和T3_1将参考电压VREF施加在驱动晶体管的栅极和存储电容器C0的顶板处。在多个实施例中将VREF电压施加到OLED的阴极、驱动晶体管的栅极和存储电容器C0的操作是为了清除前一帧的记忆效应。驱动晶体管的栅极和漏极也经由晶体管T2_1、T3_2和T3_3连接，并且因此通过上述连接，将驱动晶体管进行二极管连接。将晶体管T2_2导通以及为数据编程阶段做好准备。
TFT电路30接下来可在阈值补偿阶段中操作，在该阶段中，对驱动晶体管T1的阈值电压进行补偿。对于此阶段，EMI(n)信号电平从高电压值变为低电压值，从而使晶体管T4和T5关断。在晶体管T4关断时，存储电容器C0的底板以及驱动晶体管的源极与电源VSS断开连接。在二极管连接的驱动晶体管连接到VREF时，驱动晶体管的源极电压将从初始电压VSS上拉至VREF-VTH，其中VTH是驱动晶体管的阈值电压。
优选地，为了对驱动晶体管T1进行有效的电压阈值补偿，驱动晶体管的源极与驱动晶体管的二极管连接的栅极-漏极之间的初始电压差应满足以下条件：
VREF-VSS＞VTH+ΔV，
其中ΔV是足够大以产生高初始电流以在分配的阈值补偿时间内为存储电容器充电的电压。ΔV的值将取决于晶体管的特性。例如，对于示例性的低温多晶硅薄膜晶体管工艺而言，ΔV将为至少3伏。参考电压VREF设置为满足该电压要求。
在阈值补偿阶段结束时，SCAN(n)信号电平从高电压变为低电压，从而使晶体管T3_1、T3_2和T3_3关断。在T3_1关断时，OLED的阴极以及由此该像素电路与参考电压VREF断开连接。在T3_2和T3_3关断时，节点N1与驱动晶体管的漏极断开连接，并且由此驱动晶体管不再被二极管连接。存储电容器C0的底板处的电压为VREF-VTH，以及存储电容器C0的顶板处的电压为VREF。阈值电压VTH存储在存储电容器C0处，该电容器位于驱动晶体管的源极和栅极之间。
TFT电路30接下来可在数据编程阶段中操作。SCAN(n+8)信号电平从低电压值改变为高电压值，从而使晶体管T2_3导通，这将数据电压输入电连接到存储电容器。由此，将数据信号施加在存储电容器C0的顶板处。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前一行DATA(n))，该数据电压被施加到存储电容器C0。电容器C0的顶板处的电压变为VDAT-VREF。由于电容器C0和C1串联连接，因此连接C0和C1所在的节点处的电压变为
Figure GDA0003547858870000231
并且由此连接到C0的C1对数据电压进行缩放。此节点处的电压变为：
Figure GDA0003547858870000232
在数据编程阶段结束时，SCAN(n+1)信号电平从高电压值变为低电压值，从而使晶体管T2_1和T2_2关断。驱动晶体管的栅极和电容器C0的顶板与数据电压VDAT断开连接。VDAT将更改为下一行数据编程的对应值。
TFT电路30接下来可在发光阶段中操作，在该发光阶段期间，OLED能够发光。EMI(n)信号从低电压值改变为高电压值，从而使晶体管T4和T5导通。在晶体管T4导通时，驱动晶体管的源极和连接电容器C1的顶板和电容器C0的底板所在的节点连接到电源VSS。电容器C0的底板处的电压变为：
Figure GDA0003547858870000241
在电容器C0的顶板处于浮动时，在顶板处改变相同量的电压。电容器顶板和驱动晶体管栅极处的电压则变为：
Figure GDA0003547858870000242
在晶体管T5导通时，驱动晶体管的漏极连接到OLED的阴极。流经OLED的电流为：
Figure GDA0003547858870000243
其中
Figure GDA0003547858870000244
Cox是驱动晶体管栅极氧化物的电容；
W是驱动晶体管沟道的宽度；
L是驱动晶体管沟道的长度(即源极和漏极之间的距离)；以及
μn是驱动晶体管的载流子迁移率。
因此，至OLED的电流不取决于驱动晶体管T1的阈值电压，并且由此至OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以此方式，驱动晶体管的阈值电压上的变化已得以补偿。
与先前实施例中相似地，为了防止数据线噪声在发光阶段期间干扰驱动晶体管栅极处的电压，使用该数据信号路径的三栅极配置来增强数据电压输入线与驱动晶体管栅极之间的隔离。为了进一步改善驱动晶体管的栅极的隔离以实现降噪，将T2_1和T2_2之间的三栅极连接的中间节点中距离数据电压线N1最远的其中一个中间节点连接到浮动节点N2，该浮动节点在阈值补偿阶段期间可连接到参考电压输入线。由此与备选或常规配置相比，实现了增强的降噪。此外，该两电容器结构使阈值补偿和数据编程操作彼此独立，并且因此能够以短数据编程阶段实现短的一个水平时间。短的一个水平时间提高了OLED的响应度。
图7是描述根据本发明实施例的第四电路配置40的附图，以及图8是与图7的电路配置40的操作相关联的时序图。除了电路配置40采用n型晶体管而不是p型晶体管之外，图7的电路配置40执行与图3的电路配置20相应的操作。如上文引述的，正如本领域中公知的，OLED的驱动特性可能更适合于p型晶体管与n型晶体管中的一种或另一种，并且本发明的原理适用于两种类型的配置中的任一种。因此，在本示例中，电路40配置为TFT电路，其包括多个n型晶体管(T1、T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4和T5)以及两个电容器C0和C1。这些电路元件驱动发光器件，例如OLED。发光器件(OLED)具有关联的内部电容，该电容在电路图中也表示为Coled。OLED还连接到电源ELVDD，正如常规技术一样。此外，虽然这些实施例主要是结合作为发光器件的OLED来予以描述的，但是相应的原理可以与采用其他类型的发光器件的显示技术一起使用，包括例如微型LED和量子点LED。与前一个实施例中类似地，T1是作为模拟TFT的驱动晶体管，以及T2_1、T2_2、T2_3、T3_1、T3_2、T3_3、T4和T5是数字开关TFT。
结合图8的时序图参考TFT电路40，TFT电路40的操作也在如下四个阶段中执行：初始化阶段、补偿阶段、数据编程阶段以及用于光发射的发光阶段。正如上文引述的，除了电路配置40采用n型晶体管而不是p型晶体管之外，图7的电路配置执行与图3的电路配置20相应的操作。因此，操作的主要差异是输入控制信号的相对电压电平(即，高电压对低电压值)被设置为n型晶体管来操作。此外，除了电路40采用专用SCAND信号之外，电路40的组件配置和操作与图5的电路30的操作相似，正如下文进一步详细描述的。
在前一个发光阶段期间，EMI(n)信号电平具有高电压值，因此晶体管T4和T5为导通的，并且正在通过连接到驱动晶体管T1的输入驱动电压VSS驱动发光，从而施加到OLED的实际电流由驱动晶体管栅极处的电压确定。各个SCAN和SCAND信号电平最初都具有低压值，因此晶体管T2_1、T2_2、T2_3、T3_1、T3_2和T3_3为关断的。接下来，在初始化阶段开始时，SCAN(n)信号电平从低电压值变为高电压值，从而使晶体管T3_1、T3_2和T3_3导通。在晶体管T3_1导通时，将参考电压VREF施加在OLED的阴极。VREF电压设置为高于ELVDD减去OLED的阈值电压，并且由此在将VREF电压施加到OLED的阴极处时不会引起光发射。在晶体管T3_2导通时，也经由晶体管T3_1和T3_2将VREF电压施加到节点N1。在晶体管T3_3导通时，经由晶体管T3_1和T3_3将VREF电压施加到驱动晶体管的漏极。驱动晶体管的漏极还经由晶体管T5和T3_1连接到VREF。
接下来，在初始化阶段期间，SCAN(n+1)信号电平从低电压值变为高电压值，从而使晶体管T2_1导通。在晶体管T2_1导通时，经由晶体管T2_1、T3_2和T3_1将参考电压VREF施加在驱动晶体管的栅极和存储电容器C0的顶板处。正如上文引述的，在多个实施例中将VREF电压施加到OLED的阴极、驱动晶体管的栅极和存储电容器C0的操作是为了清除前一帧的记忆效应。驱动晶体管的栅极和漏极也经由晶体管T2_1、T3_2和T3_3连接，并且因此通过上述连接，将驱动晶体管进行二极管连接。
TFT电路40接下来可在阈值补偿阶段中操作，在该阶段中，对驱动晶体管T1的阈值电压进行补偿。对于此阶段，EMI(n)信号电平从高电压值变为低电压值，从而使晶体管T4和T5关断。在晶体管T4关断时，存储电容器C0的底板以及驱动晶体管的源极与电源VSS断开连接。在二极管连接的驱动晶体管连接到VREF时，驱动晶体管的源极电压将从初始电压VSS上拉至VREF-VTH，其中VTH是驱动晶体管的阈值电压。
优选地，为了对驱动晶体管T1进行有效的电压阈值补偿，驱动晶体管的源极与驱动晶体管的二极管连接的栅极-漏极之间的初始电压差应满足以下条件：
VREF-VSS＞VTH+ΔV，
其中ΔV是足够大以产生高初始电流以在分配的阈值补偿时间内为存储电容器充电的电压。ΔV的值将取决于晶体管的特性。例如，对于示例性的低温多晶硅薄膜晶体管工艺而言，ΔV将为至少3伏。参考电压VREF设置为满足该电压要求。
在阈值补偿阶段结束时，SCAN(n)信号电平从高电压变为低电压，从而使晶体管T3_1、T3_2和T3_3关断。在T3_1关断时，OLED的阴极以及由此该像素电路与参考电压VREF断开连接。在T3_2和T3_3关断时，节点N1与驱动晶体管的漏极断开连接，并且驱动晶体管不再被二极管连接。存储电容器C0的底板处的电压为VREF-VTH，以及存储电容器C0的顶板处的电压为VREF。阈值电压VTH存储在存储电容器C0处，该电容器位于驱动晶体管的源极和栅极之间。
TFT电路40接下来可在数据编程阶段中操作。SCAND(n)信号电平从低电压值改变为高电压值，从而使晶体管T2_2和T2_3导通，这将数据电压输入VDAT电连接到存储电容器C0。由此，将数据信号施加在存储电容器C0的顶板处。数据电压VDAT从另一个像素的值(例如，显示的前一行DATA(n-1))变为当前像素的数据值(例如，显示的当前一行DATA(n))，该数据电压被施加到存储电容器C0。电容器C0的顶板处的电压变为VDAT-VREF。由于电容器C0和C1串联连接且C1连接到电源VSS，因此连接C0和C1所在的节点处的电压变为
Figure GDA0003547858870000281
并且由此连接到C0的C1对数据电压进行缩放。此节点处的电压变为：
Figure GDA0003547858870000282
图7的实施例的电路配置40与图5的实施例的电路配置30的不同之处在于编程阶段的执行。对于电路配置40中的编程阶段而言，在晶体管T2_2和T2_3的栅极处施加专用信号线SCAND(n)，以将数据电压VDAT电连接到电容器C0的顶板。使用专用SCAND信号线，容易实现短脉冲以将一个水平时间1H减到最小，如图8的时序图所示，而不是像前一个实施例中执行的那样依赖于叠加来自不同行的SCAN信号。换言之，使用专用信号线SCAND实现更短的1H时间，但是可能要权衡与将另一个信号线添加到电路配置相关联而增加的复杂性。
在数据编程阶段结束时，SCAN(n+1)信号电平从高电压值变为低电压值，从而使晶体管T2_1关断。SCAND(n)信号电平从高电压值变为低电压值，从而使晶体管T2_2和T2_3关断。驱动晶体管的栅极和电容器C0的顶板与数据电压VDAT断开连接。VDAT将更改为下一行数据编程的对应值。
TFT电路40接下来可在发光阶段中操作，在该发光阶段期间，OLED能够发光。EMI(n)信号从低电压值改变为高电压值，从而使晶体管T4和T5导通。在晶体管T4导通时，驱动晶体管的源极和连接电容器C1的顶板和电容器C0的底板所在的节点连接到电源VSS。电容器C0的底板处的电压变为：
Figure GDA0003547858870000291
在电容器C0的顶板处于浮动时，在顶板处改变相同量的电压。电容器顶板和驱动晶体管栅极处的电压则变为：
Figure GDA0003547858870000292
在晶体管T5导通时，驱动晶体管的漏极连接到OLED的阴极。流经OLED的电流为：
Figure GDA0003547858870000293
其中
Figure GDA0003547858870000294
Cox是驱动晶体管栅极氧化物的电容；
W是驱动晶体管沟道的宽度；
L是驱动晶体管沟道的长度(即源极和漏极之间的距离)；以及
μn是驱动晶体管的载流子迁移率。
因此，至OLED的电流不取决于驱动晶体管T1的阈值电压，并且由此至OLED器件IOLED的电流不受驱动晶体管的阈值电压变化的影响。以此方式，驱动晶体管的阈值电压上的变化已得以补偿。
与先前实施例中相似地，为了防止数据线噪声在发光阶段期间干扰驱动晶体管栅极处的电压，使用该数据信号路径的三栅极配置来增强数据电压输入线与驱动晶体管栅极之间的隔离。为了进一步改善驱动晶体管的栅极的隔离以实现降噪，将T2_1和T2_2之间的三栅极连接的中间节点中距离数据电压线N1最远的其中一个中间节点连接到浮动节点N2，该浮动节点在阈值补偿阶段期间可连接到参考电压输入线。由此与备选或常规配置相比，实现了增强的降噪。此外，该两电容器结构使阈值补偿和数据编程操作彼此独立，并且因此能够以短数据编程阶段实现短的一个水平时间。短的一个水平时间提高了OLED的响应度。
因此，本发明的一方面是一种用于显示设备的像素电路，所述像素电路在补偿阶段、编程阶段和发光阶段中可工作，从而在保持驱动晶体管阈值电压的精确补偿的同时，使一个水平时间减到最小，并基本消除了在发光阶段施加到驱动晶体管栅极的噪声。在示例性实施例中，所述像素电路包括驱动晶体管，所述驱动晶体管配置成根据施加到驱动晶体管的栅极的电压来控制发光阶段期间至发光器件的电流量；第一电容器，所述第一电容器具有连接到所述驱动晶体管的栅极的第一板以及连接到所述驱动晶体管的第一端子的第二板，其中在所述发光阶段期间，所述第二板还连接到第一电源；发光器件，所述发光器件在所述发光阶段在其第一端子处连接到所述驱动晶体管的第二端子以及在其第二端子处连接到第二电源；第二组晶体管，所述第二组晶体管连接在所述驱动晶体管的栅极与数据电压输入线之间，其中第二组晶体管包括三个晶体管以在所述数据电压输入线与所述驱动晶体管的所述栅极之间提供三栅极连接；以及第三组晶体管，所述第三组晶体管连接在参考电压输入线与位于所述第二组晶体管中相邻晶体管之间的节点之间。该像素电路可以单独地或以组合方式包括以下一个或多个特征。
在所述像素电路的示例性实施例中，所述第二组晶体管包括第一晶体管，所述第一晶体管连接在所述驱动晶体管的所述栅极与节点N1之间；第二晶体管，所述第二晶体管连接在所述节点N1与第三晶体管的第一端子之间；以及所述第三晶体管的第二端子连接到所述数据电压输入线。
在该像素电路的示例性实施例中，所述第三组晶体管的一部分连接在所述参考电压输入线与所述节点N1之间。
在所述像素电路的示例性实施例中，所述第三组晶体管包括第四晶体管，所述第四晶体管连接在所述参考电压输入线与节点N2之间；以及第五晶体管，所述第五晶体管连接在所述节点N1与所述节点N2之间。
在所述像素电路的示例性实施例中，所述第三组晶体管还包括第六晶体管，所述第六晶体管连接在所述驱动晶体管的所述第二端子与所述节点N2之间；以及在补偿阶段期间，将所述驱动晶体管进行二极管连接并且连接到所述参考电压输入线。
在所述像素电路的示例性实施例中，所述发光器件的所述第一端子连接到所述节点N2，并且所述像素电路还可以在初始化阶段中操作，在初始化阶段期间，将参考电压施加到发光器件的第一端子以及施加到驱动晶体管的栅极。
在所述像素电路的示例性实施例中，所述像素电路还包括第七晶体管和第二电容器，所述第七晶体管和所述第二电容器连接在所述第一电源与所述驱动晶体管的所述第一端子之间；其中在所述发光阶段期间，所述第一电源经由所述第七晶体管连接到所述驱动晶体管，并且在所述编程阶段期间，所述第二电容器在所述第一电容器和所述第二电容器之间分配所述数据电压。
在所述像素电路的示例性实施例中，所述像素电路还包括第八晶体管，所述第八晶体管连接在所述驱动晶体管的所述第二端子与所述发光器件的所述第一端子之间；其中所述发光器件在所述发光阶段期间经由所述第八晶体管电连接到所述驱动晶体管，并在所述补偿和所述数据编程阶段期间与所述驱动晶体管电绝缘。
在所述像素电路的示例性实施例中，所述发光器件是有机发光二极管、微发光二极管(LED)或量子点LED中的其中之一。
在所述像素电路的示例性实施例中，所述晶体管是p型晶体管。
在所述像素电路的示例性实施例中，所述晶体管是n型晶体管。
本发明的另一方面是一种根据所述实施例中任一个的像素电路的操作方法，由此在保持对驱动晶体管的阈值电压精确补偿的同时，将一个水平时间减到最小，并且基本消除了在发光阶段期间施加到驱动晶体管的栅极的噪声。在示例性实施例中，所述操作方法包括如下步骤：提供根据所述实施例中任一个的像素电路；执行补偿阶段以补偿所述驱动晶体管的阈值电压，包括：通过所述第二和第三组晶体管的一部分连接所述驱动晶体管的栅极和第二端子以对所述驱动晶体管进行二极管连接；将所述驱动晶体管的所述第一端子与所述第一电源断开连接；以及将来自所述参考电压输入线的参考电压经由所述第二组和第三组晶体管的一部分施加到二极管连接的所述驱动晶体管的所述栅极；执行数据编程阶段以在所述第一电容器处对来自所述数据电压输入线的数据电压进行编程，包括经由所述第二组晶体管将所述数据电压施加到所述第一电容器的所述第一板以及施加到所述驱动晶体管的所述栅极；以及执行发光阶段，在所述发光阶段期间，从所述发光器件发射光，包括：将所述第一电源施加到所述存储电容器的所述第二端子以及施加到所述驱动晶体管的所述第一端子；以及将所述第二电源施加到所述发光器件的所述第二端子。所述操作方法可以单独地或以组合方式包括以下一个或多个特征。
在所述操作方法的示例性实施例中，所述第二组晶体管包括第一晶体管，所述第一晶体管连接在所述驱动晶体管的所述栅极与所述节点N1之间；第二晶体管，所述第二晶体管连接在所述节点N1与所述第三晶体管的所述第一端子之间；以及所述第三晶体管的第二端子，所述第二端子连接到所述数据电压输入线。
在所述操作方法的示例性实施例中，所述第三组晶体管包括第四晶体管，所述第四晶体管连接在所述参考电压输入线与节点N2之间；以及第五晶体管，所述第五晶体管连接在所述节点N1与所述节点N2之间；以及在所述补偿阶段期间，经由所述第四、第五和第一晶体管将所述参考电压施加到所述驱动晶体管的所述栅极。
在所述操作方法的示例性实施例中，所述第三组晶体管还包括第六晶体管，所述第六晶体管连接在所述驱动晶体管的所述第二端子与所述节点N2之间；在所述补偿阶段期间，经由所述第一、第五和第六晶体管将所述驱动晶体管进行二极管连接；以及在所述补偿阶段期间，所述驱动晶体管的所述第二端子经由所述第四和第六晶体管连接到所述参考电压。
在所述操作方法的示例性实施例中，所述方法还包括执行初始化阶段以初始化所述驱动晶体管的所述栅极电压以及所述发光器件两端的电压，所述初始化阶段包括：通过经由所述第二组和第三组晶体管的一部分将所述驱动晶体管的所述栅极连接至所述参考电压输入线，将所述参考电压施加到所述第一电容器的所述第一板和所述驱动晶体管的所述栅极；以及经由所述第三组晶体管的其中之一将所述参考电压施加到所述发光器件的所述第一端子。
在所述操作方法的示例性实施例中，所述像素电路还包括第二电容器，所述第二电容器连接在所述第一电源与所述驱动晶体管的所述第一端子和所述第一电容器的第二板之间；其中在所述编程阶段期间，所述第二电容器在所述第一电容器和所述第二电容器之间分配所述数据电压。
在所述操作方法的示例性实施例中，所述像素电路还包括第七晶体管，所述第七晶体管连接在所述第一电源和所述驱动晶体管的所述第一端子之间，其中在所述发光阶段期间，所述第一电源经由所述第七晶体管电连接到所述驱动晶体管。
在所述操作方法的示例性实施例中，所述像素电路还包括第八晶体管，所述第八晶体管连接在所述驱动晶体管的所述第二端子与所述发光器件的所述第一端子之间；其中所述发光器件在所述发光阶段期间经由所述第八晶体管电连接到所述驱动晶体管，并在所述补偿和数据编程阶段期间与所述驱动晶体管电绝缘。
在该操作方法的示例性实施例中，在所述发光阶段期间，所述第二和第三组晶体管被置于关断状态，从而减小施加到所述驱动晶体管的所述栅极的噪声。
虽然本发明是结合一个或多个具体实施例予以示出和描述的，但是显然，在阅读并理解了本说明书和附图之后，本领域的技术人员将设想等效的变化和修改。具体就上文描述的元件(组件、组装件、器件、组合物等)执行的各种功能而言，除非另有说明，否则用于描述此类元件的术语(包括对“装置”的引用)旨在对应于执行所描述的元件的指定功能(即，在功能上等效)的任何元件，即使在结构上不等同于在本文所示的本发明示例性实施例中执行功能的所公开的结构。此外，虽然上文仅结合若干示出的实施例中的一个或多个来描述了本发明的具体特征，但是如对于任何给定或具体应用来说是期望和有利的，可以将该特征与其他实施例的一个或多个其他特征进行组合。
行业适用性
本发明的实施例可应用于许多显示设备，以允许高分辨率显示设备具有有效阈值电压补偿和纯黑性能。此类设备的示例包括电视、移动电话、个人数字助理(PDA)、平板电脑和膝上型计算机、台式监视器、数码相机以及需要高分辨率显示的类似设备。
附图标记说明
10–第一电路配置
20–第二电路配置
30–第三电路配置
40–第四电路配置
T1-T5(T2_1、T2_2、T2_3、T3_1、T3_2、T3_3)–多个晶体管
OLED–有机发光二极管(或通用的发光器件)
C0–存储电容器
C1–编程电容器
Coled–OLED的内部电容
N1–像素电路中的节点
N2–像素电路中的节点
VDAT–数据电压
VDD–电源
VSS–电源
ELVSS–电源
ELVDD–电源
VREF–参考电压源
SCAN/SCAND/EMI–控制信号

Claims (15)

1.一种用于显示设备的像素电路，其特征在于，所述像素电路在补偿阶段、数据编程阶段和发光阶段可操作，所述像素电路包括：
驱动晶体管，所述驱动晶体管配置成根据施加到所述驱动晶体管的栅极的电压来控制所述发光阶段期间至发光器件的电流量；
第一电容器，所述第一电容器具有连接到所述驱动晶体管的栅极的第一板以及连接到所述驱动晶体管的第一端子的第二板，其中所述第二板在所述发光阶段期间还连接到第一电源；
发光器件，所述发光器件在所述发光阶段期间在其第一端子处连接到所述驱动晶体管的第二端子以及在其第二端子处连接到第二电源；
第二组晶体管，所述第二组晶体管连接在所述驱动晶体管的所述栅极与数据电压输入线之间，其中所述第二组晶体管包括第一晶体管，所述第一晶体管连接在所述驱动晶体管的所述栅极与节点N1之间；第二晶体管，所述第二晶体管连接在所述节点N1与第三晶体管的第一端子之间；以及所述第三晶体管，所述第三晶体管的第二端子连接到所述数据电压输入线，所述第一晶体管至所述第三晶体管在所述数据电压输入线与所述驱动晶体管的所述栅极之间提供三栅极连接；以及
第三组晶体管，所述第三组晶体管包括第四晶体管，所述第四晶体管连接在参考电压输入线与节点N2之间；第五晶体管，所述第五晶体管连接在所述节点N1与所述节点N2之间；以及第六晶体管，所述第六晶体管连接在所述驱动晶体管的所述第二端子与所述节点N2之间。
2.如权利要求1所述的像素电路，其特征在于，在所述补偿阶段期间，将所述驱动晶体管进行二极管连接并且连接到所述参考电压输入线。
3.如权利要求1所述的像素电路，其特征在于，所述发光器件的所述第一端子连接到所述节点N2，并且所述像素电路还在初始化阶段中可操作，在所述初始化阶段期间，将所述参考电压施加到所述发光器件的所述第一端子以及施加到所述驱动晶体管的栅极。
4.如权利要求1所述的像素电路，其特征在于，还包括第七晶体管和第二电容器，所述第七晶体管和所述第二电容器连接在所述第一电源与所述驱动晶体管的所述第一端子之间；
其中在所述发光阶段期间，所述第一电源经由所述第七晶体管连接到所述驱动晶体管，并且在所述编程阶段期间，所述第二电容器在所述第一电容器和所述第二电容器之间分配所述数据电压。
5.如权利要求1所述的像素电路，其特征在于，还包括第八晶体管，所述第八晶体管连接在所述驱动晶体管的第二端子和所述发光器件的第一端子之间；
其中所述发光器件在所述发光阶段期间经由所述第八晶体管电连接到所述驱动晶体管，并在所述补偿和数据编程阶段期间与所述驱动晶体管电绝缘。
6.如权利要求1所述的像素电路，其特征在于，所述发光器件是有机发光二极管、微发光二极管或量子点LED中的其中之一。
7.如权利要求1所述的像素电路，其特征在于，所述晶体管是p型晶体管。
8.如权利要求1所述的像素电路，其特征在于，所述晶体管是n型晶体管。
9.一种用于显示设备的像素电路的操作方法，其特征在于，所述方法包括如下步骤：
提供像素电路，所述像素电路包括：
驱动晶体管，所述驱动晶体管配置成根据施加到所述驱动晶体管的栅极的电压来控制发光阶段期间到达发光器件的电流量；
第一电容器，所述第一电容器具有连接到所述驱动晶体管的所述栅极的第一板以及连接到所述驱动晶体管的第一端子的第二板，其中在所述发光阶段，所述第二板还连接到第一电源；
发光器件，所述发光器件在所述发光阶段在其第一端子处连接到所述驱动晶体管的第二端子，且在其第二端子处连接到第二电源；
第二组晶体管，所述第二组晶体管连接在所述驱动晶体管的所述栅极和数据电压输入线之间，其中所述第二组晶体管包括第一晶体管，所述第一晶体管连接在所述驱动晶体管的所述栅极与节点N1之间；第二晶体管，所述第二晶体管连接在所述节点N1与第三晶体管的第一端子之间；以及所述第三晶体管，所述第三晶体管的第二端子连接到所述数据电压输入线，所述第一晶体管至所述第三晶体管在所述数据电压输入线与所述驱动晶体管的所述栅极之间提供三栅极连接；以及
第三组晶体管，所述第三组晶体管包括第四晶体管，所述第四晶体管连接在参考电压输入线与节点N2之间；第五晶体管，所述第五晶体管连接在所述节点N1与所述节点N2之间；以及第六晶体管，所述第六晶体管连接在所述驱动晶体管的所述第二端子与所述节点N2之间；
执行补偿阶段以补偿所述驱动晶体管的阈值电压，包括：经由所述第二组晶体管的所述第一晶体管和所述第三组晶体管的所述第五、第六晶体管连接所述驱动晶体管的栅极和第二端子以对所述驱动晶体管进行二极管连接；将所述驱动晶体管的所述第一端子与所述第一电源断开连接；以及将来自所述参考电压输入线的参考电压经由所述第二组晶体管的所述第一晶体管和所述第三组晶体管的所述第五、第四晶体管施加到所述二极管连接的所述驱动晶体管的所述栅极；
执行数据编程阶段以在所述第一电容器处对来自所述数据电压输入线的数据电压进行编程，包括经由所述第二组晶体管将所述数据电压施加到所述第一电容器的所述第一板以及施加到所述驱动晶体管的所述栅极；以及
执行发光阶段，在所述发光阶段期间，从所述发光器件发射光，包括：将所述第一电源施加到存储电容器的所述第二端子以及施加到所述驱动晶体管的所述第一端子；以及将所述第二电源施加到所述发光器件的所述第二端子。
10.如权利要求9所述的操作方法，其特征在于，
在所述补偿阶段期间，所述驱动晶体管的所述第二端子经由所述第四和第六晶体管连接到所述参考电压。
11.如权利要求9所述的操作方法，其特征在于，还包括执行初始化阶段以初始化所述驱动晶体管的所述栅极电压和所述发光器件两端的电压，所述初始化阶段包括：
通过经由所述第二组和第三组晶体管的一部分将所述驱动晶体管的栅极连接到所述参考电压输入线，将所述参考电压施加到所述第一电容器的所述第一板和所述驱动晶体管的所述栅极；以及
经由所述第三组晶体管其中之一将所述参考电压施加到所述发光器件的所述第一端子。
12.如权利要求9所述的操作方法，其特征在于，所述像素电路还包括第二电容器，所述第二电容器连接在所述第一电源与所述驱动晶体管的第一端子和所述第一电容器的第二板之间；以及
其中在所述编程阶段期间，所述第二电容器在所述第一和第二电容器之间分配所述数据电压。
13.如权利要求9所述的操作方法，其特征在于，所述像素电路还包括第七晶体管，所述第七晶体管连接在所述第一电源和所述驱动晶体管的所述第一端子之间，其中在所述发光阶段期间，所述第一电源经由所述第七晶体管电连接到所述驱动晶体管。
14.如权利要求9所述的操作方法，其特征在于，所述像素电路还包括第八晶体管，所述第八晶体管连接在所述驱动晶体管的所述第二端子与所述发光器件所述的第一端子之间；以及
其中所述发光器件在所述发光阶段期间经由所述第八晶体管电连接到所述驱动晶体管，并在所述补偿和数据编程阶段期间与所述驱动晶体管电绝缘。
15.如权利要求9所述的操作方法，其特征在于，在所述发光阶段期间，所述第二组和第三组晶体管被置于关断状态，从而减少施加到所述驱动晶体管栅极的噪声。
CN202010403808.XA 2019-05-14 2020-05-13 像素电路及其操作方法 Active CN111951726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/411461 2019-05-14
US16/411,461 US10783830B1 (en) 2019-05-14 2019-05-14 TFT pixel threshold voltage compensation circuit with short programming time

Publications (2)

Publication Number Publication Date
CN111951726A CN111951726A (zh) 2020-11-17
CN111951726B true CN111951726B (zh) 2022-06-07

Family

ID=72516937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010403808.XA Active CN111951726B (zh) 2019-05-14 2020-05-13 像素电路及其操作方法

Country Status (2)

Country Link
US (1) US10783830B1 (zh)
CN (1) CN111951726B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428778B (zh) * 2019-08-14 2021-08-17 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
TWI697884B (zh) * 2019-08-20 2020-07-01 友達光電股份有限公司 畫素電路
CN112951164A (zh) * 2021-03-31 2021-06-11 深圳市华星光电半导体显示技术有限公司 像素驱动电路、显示面板及显示装置
CN115101011A (zh) * 2021-07-21 2022-09-23 武汉天马微电子有限公司 配置成控制发光元件的像素电路
US20230081342A1 (en) * 2021-09-14 2023-03-16 Apple Inc. Electronic Devices with Displays for Mitigating Cathode Noise
US20230317012A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Self-compensation of driving transistor threshold voltage using body effect

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246320A (ja) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
KR100490622B1 (ko) 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100560780B1 (ko) * 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
KR101074811B1 (ko) 2010-01-05 2011-10-19 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
CN105096817B (zh) * 2014-05-27 2017-07-28 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN104112427B (zh) * 2014-07-21 2017-10-13 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
TWI533277B (zh) * 2014-09-24 2016-05-11 友達光電股份有限公司 有機發光二極體畫素電路
CN104715723B (zh) * 2015-03-19 2017-08-29 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
KR102457757B1 (ko) 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US10127859B2 (en) 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display

Also Published As

Publication number Publication date
US10783830B1 (en) 2020-09-22
CN111951726A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN110364120B (zh) 用施加于发光装置的数据电压的tft像素阈值电压补偿电路
CN111951726B (zh) 像素电路及其操作方法
CN108877685B (zh) 一种oled像素驱动电路及oled显示装置
CN110322841B (zh) 利用发光器件初始化的tft像素阈值电压补偿电路
US8188946B2 (en) Compensation technique for luminance degradation in electro-luminance devices
CN113112954B (zh) 具有源极跟随器的tft像素阈值电压补偿电路
US8860636B2 (en) Method and system for driving a light emitting device display
US10714008B1 (en) TFT pixel threshold voltage compensation circuit
US10706782B2 (en) TFT pixel threshold voltage compensation circuit with short one horizontal time
US11011113B1 (en) TFT pixel threshold voltage compensation circuit with global compensation
US10818230B1 (en) TFT pixel threshold voltage compensation circuit with short data programming time
US11074864B1 (en) TFT pixel threshold voltage compensation circuit with global compensation
US11114030B1 (en) Fast data programming TFT pixel threshold voltage compensation circuit with improved compensation accuracy
US11170719B1 (en) TFT pixel threshold voltage compensation circuit with a source follower
US11189225B1 (en) Pixel circuit with reduced sensitivity to threshold variations of the diode connecting switch
CN110299108B (zh) 使用参考电流的用于显示装置的tft补偿电路
US20230013661A1 (en) Pixel circuit with threshold voltage compensation
US10650752B1 (en) TFT pixel threshold voltage compensation circuit with short one horizontal time
US11087685B1 (en) Fast data programming TFT pixel threshold voltage compensation circuit with two phase threshold compensation
US11069292B1 (en) TFT pixel threshold voltage compensation circuit using a variable capacitor
US11468842B2 (en) Fast 1H OLED pixel circuit applying data to anode
US11049454B1 (en) TFT pixel threshold voltage compensation circuit with data programming from drain of the drive TFT
US11322087B1 (en) Pixel circuit with threshold voltage compensation
CN115331620A (zh) 一种像素电路、驱动方法以及显示装置
US11315489B1 (en) Light emitting device driving circuit and related method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant