CN113097221A - 薄膜晶体管阵列基板和包括其的电子装置 - Google Patents

薄膜晶体管阵列基板和包括其的电子装置 Download PDF

Info

Publication number
CN113097221A
CN113097221A CN202011362506.9A CN202011362506A CN113097221A CN 113097221 A CN113097221 A CN 113097221A CN 202011362506 A CN202011362506 A CN 202011362506A CN 113097221 A CN113097221 A CN 113097221A
Authority
CN
China
Prior art keywords
gate electrode
channel region
gate
active layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011362506.9A
Other languages
English (en)
Other versions
CN113097221B (zh
Inventor
白朱爀
李道炯
丁灿墉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113097221A publication Critical patent/CN113097221A/zh
Application granted granted Critical
Publication of CN113097221B publication Critical patent/CN113097221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管阵列基板和包括该薄膜晶体管阵列基板的电子装置。更具体地，薄膜晶体管阵列基板包括：包括第一区域、与第一区域分隔开的第二区域、以及设置在第一区域与第二区域之间的沟道区域的第一有源层；设置在第一有源层上的第一栅极电极；和第二栅极电极，第二栅极电极与第一栅极电极设置在同一层，以与第一栅极电极的一端重叠，并且第二栅极电极被施加与施加至第一栅极电极的信号对应的信号。因此，可具有同时控制薄膜晶体管的阈值电压、迁移率和亚阈值(S)参数的结构。

Description

薄膜晶体管阵列基板和包括其的电子装置
相关申请的交叉引用
本申请要求于2019年12月23日提交的韩国专利申请第10-2019-0173298号的优先权，为了所有目的通过引用将该韩国专利申请并入本文，如同在此完全阐述一样。
技术领域
本公开内容的实施方式涉及一种薄膜晶体管(TFT)阵列基板和包括该薄膜晶体管阵列基板的电子装置。
背景技术
随着信息社会的发展，对诸如显示装置和照明装置之类的各种电子装置的需求以各种形式增加。这种电子装置可包括：其中设置有数据线和栅极线的面板、用于驱动数据线的数据驱动器、和用于驱动栅极线的栅极驱动器。
在作为电子装置的核心的面板中，可设置各种功能的许多晶体管来驱动面板。
由于该原因，面板制造工序变得复杂并且难以管理。因此，追求工序的便利性可导致晶体管的器件性能劣化。
特别是，难以设计出具有满足不同功能的多个晶体管的要求的结构的晶体管。
发明内容
本公开内容的实施方式旨在提供一种薄膜晶体管(TFT)阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板具有通过包括设置在一个有源层上的同一层的两个不同的栅极电极而能够同时控制TFT的阈值电压、迁移率和亚阈值(S)参数的结构。
本公开内容的实施方式还旨在提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板包括具有正阈值电压值和高S参数的驱动晶体管结构。
本公开内容的实施方式还旨在提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板包括具有高迁移率的TFT结构。
根据本公开内容的一个方面，提供了一种电子装置，包括：包括至少一个第一TFT的面板；和用于驱动所述面板的驱动电路。所述面板包括：基板；设置在所述基板上的第一有源层，所述第一有源层包括第一区域、与所述第一区域分隔开的第二区域、以及设置在所述第一区域与所述第二区域之间的沟道区域，并且所述第一有源层由氧化物半导体形成；设置在所述第一有源层上的栅极绝缘膜；设置在所述栅极绝缘膜上的第一栅极电极；第二栅极电极，所述第二栅极电极与所述第一栅极电极设置在同一层，以与所述第一栅极电极的一端重叠，并且所述第二栅极电极被施加与施加至所述第一栅极电极的信号对应的信号；设置在其上设置有所述第一栅极电极和所述第二栅极电极的所述基板上的层间绝缘膜；和彼此分隔地设置在所述层间绝缘膜上的第一电极和第二电极。
根据本公开内容的另一个方面，提供了一种TFT阵列基板，包括：基板；设置在所述基板上的第一有源层，所述第一有源层包括第一区域、与所述第一区域分隔开的第二区域、以及设置在所述第一区域与所述第二区域之间的沟道区域，并且所述第一有源层由氧化物半导体形成；设置在所述第一有源层上的栅极绝缘膜；设置在所述栅极绝缘膜上的第一栅极电极；第二栅极电极，所述第二栅极电极与所述第一栅极电极设置在同一层，以与所述第一栅极电极的一端重叠，并且所述第二栅极电极被施加与施加至所述第一栅极电极的信号对应的信号；设置在其上设置有所述第一栅极电极和所述第二栅极电极的所述基板上的层间绝缘膜；和彼此分隔地设置在所述层间绝缘膜上的第一电极和第二电极。
根据本公开内容的实施方式，可提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板具有其中在一个有源层上的同一层设置两个不同的栅极电极以同时控制TFT的阈值电压、迁移率和S参数的结构。
根据本公开内容的实施方式，可提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板包括具有正阈值电压值和高S参数的驱动晶体管。
根据本公开内容的实施方式，可提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板包括具有高迁移率的TFT结构。
附图说明
本公开内容的上述和其他目的、特征和优点将从以下结合附图的详细描述将变得更加显而易见，其中：
图1是示意性图解根据本公开内容实施方式的电子装置的配置的示图；
图2是根据本公开内容实施方式的电子装置的系统实现方案的示例图；
图3是图解当根据本公开内容实施方式的面板是有机发光二极管(OLED)面板时，子像素的结构的示图；
图4是图解其中一个子像素进一步包括电连接在驱动晶体管的第二节点与基准电压线之间的第二晶体管的三个晶体管一个电容器(3T1C)结构的示例的示图；
图5是示意性图解设置在根据本公开内容实施方式的面板中的栅极驱动电路的示图；
图6A是图解设置在根据本公开内容实施方式的电子装置中的第一薄膜晶体管(TFT)的结构的剖面图；
图6B和图6C是图解氢扩散势垒根据设置在栅极绝缘膜与层间绝缘膜之间的栅极电极的材料而变化的示图；
图6D是对栅极电压与漏极电流之间的关系根据栅极电极的结构和类型而变化所得出的TFT的阈值电压、迁移率和亚阈值(S)参数进行比较的示图；
图6E是示出TFT的栅极电压与漏极电流之间的关系的曲线图；
图7至图10示出了图6A的第一TFT的第一有源层中的沟道区域的能级；
图11和图12是图解设置在根据本公开内容其他实施方式的电子装置中的第一TFT的结构的剖面图；
图13至图16示出了图11的第一TFT的第一有源层中的沟道区域的能级；
图17至图20示出了图12的第一TFT的第一有源层中的沟道区域的能级；
图21是图解当在面板的子像素中设置根据本公开内容实施方式的第一TFT时，其中第一TFT与像素电极连接的结构的剖面图；
图22是图解设置在根据本公开内容又一实施方式的电子装置中的第一TFT的结构的剖面图；
图23是图解设置在根据本公开内容再一实施方式的电子装置中的TFT结构的剖面图。
具体实施方式
在本公开内容的实施例或实施方式的以下描述中，将参照附图，在附图中通过举例说明能够实施的具体实施例或实施方式的方式进行了显示，并且在附图中可使用相同的参考标记和符号指代相同或相似的部件，即使它们显示在彼此不同的附图中。此外，在本公开内容的实施例或实施方式的以下描述中，当确定结合在此的已知功能和部件的详细描述反而会使本公开内容一些实施方式中的主题不清楚时，将省略其详细描述。在此使用的诸如“包括”、“具有”、“包含”、“由……构成”、“由……组成”和“由……形成”之类的术语一般旨在允许增加其他部件，除非这些术语使用了术语“仅”。如在此使用的，单数形式旨在包括复数形式，除非上下文明显有相反指示。
在此可使用诸如“第一”、“第二”、“A”、“B”、“(a)”和“(b)”之类的术语来描述本公开内容的元件。这些术语的每一个不用来限定元件的本质、顺序、次序或数量等，而是仅用于将相应元件与其他元件区分开。
当提到第一元件与第二元件“连接或结合”、“接触或重叠”等时，其应当解释为，第一元件不仅可与第二元件“直接连接或结合”或“直接接触或重叠”，而且还可在第一元件与第二元件之间“插入”第三元件，或者第一元件和第二元件可经由第四元件彼此“连接或结合”、“接触或重叠”等。在此，第二元件可包括在彼此“连接或结合”、“接触或重叠”等的两个或更多个元件中的至少一个中。
当使用诸如“在……之后”、“随后”、“接下来”、“在……之前”等之类的时间相对术语描述元件或构造的过程或操作，或者操作方法、加工方法、制造方法中的流程和步骤时，这些术语可用于描述非连续的或非顺序的过程或操作，除非一起使用了术语“直接”或“紧接”。
此外，当提到任何尺度、相对尺寸等时，即使没有指明相关描述，也应当认为元件或特征或者相应信息的数值(例如，水平、范围等)包括可由各种因素(例如，工艺因素、内部或外部冲击、噪声等)导致的公差或误差范围。此外，术语“可”完全涵盖术语“能”的所有含义。
图1是示意性图解根据本公开内容实施方式的电子装置的配置的示图。
根据本公开内容实施方式的电子装置可包括显示装置、照明装置、发光装置等。为便于描述，以下将主要描述显示装置。然而，除了显示装置之外，本公开内容还可以以相同的方式应用于各种其他电子装置，诸如照明装置和发光装置，只要包括晶体管即可。
根据本公开内容实施方式的电子装置可包括用于显示图像或输出光的面板PNL和用于驱动面板PNL的驱动电路。
在面板PNL中，可设置多条数据线DL和多条栅极线GL，并且可以以矩阵形式布置由多条数据线DL和多条栅极线GL界定的多个子像素SP。
在面板PNL中，多条数据线DL和多条栅极线GL可布置成彼此交叉。例如，多条栅极线GL可沿行或列布置，多条数据线DL可沿列或行布置。为便于描述，下面假设多条栅极线GL沿行设置并且多条数据线DL沿列设置。
在面板PNL中，除了多条数据线DL和多条栅极线GL之外，根据子像素结构等，还可设置其他各种信号线。可额外设置驱动电压线、基准电压线、公共电压线等。
面板PNL可以是诸如液晶显示(LCD)面板和有机发光二极管(OLED)面板之类的各种面板之一。
设置在面板PNL中的信号线的类型可根据子像素结构、面板类型(例如，LCD面板或OLED面板)等而变化。在本申请中，信号线可包括被施加信号的电极。
面板PNL可包括显示视频(图像)的有效区域A/A和作为有效区域A/A的外部区域并且不显示视频的非有效区域N/A。非有效区域N/A也可被称为“边框区域”。
在有效区域A/A中设置有用于显示视频的多个子像素SP。
在非有效区域N/A中，可设置与数据驱动器DDR电连接的焊盘部分，并且还可设置用于将焊盘部分和多条数据线DL连接的多条数据连线。多条数据连线可以是多条数据线DL延伸到非有效区域N/A的部分或者是与多条数据线DL电连接的额外图案。
在非有效区域N/A中，可设置栅极驱动相关的线，以通过与数据驱动器DDR电连接的焊盘部分向栅极驱动器GDR传送驱动栅极所需的电压(信号)。例如，栅极驱动相关的线可包括用于传送时钟信号的时钟线、用于传送栅极电压VGH和VGL的栅极电压线、用于传送产生扫描信号所需的各种控制信号的栅极驱动控制信号线等。与设置在有效区域A/A中的栅极线GL不同，这些栅极驱动相关的线设置在非有效区域N/A中。
驱动电路可包括用于驱动多条数据线DL的数据驱动器DDR、用于驱动多条栅极线GL的栅极驱动器GDR、用于控制数据驱动器DDR和栅极驱动器GDR的控制器CTR等。
数据驱动器DDR可通过给多条数据线DL输出数据电压来驱动多条数据线DL。
栅极驱动器GDR可通过给多条栅极线GL输出扫描信号来驱动多条栅极线GL。
控制器CTR可通过提供数据驱动器DDR和栅极驱动器GDR的驱动操作所需的各种控制信号DCS和GCS来控制数据驱动器DDR和栅极驱动器GDR的驱动操作。此外，控制器CTR可给数据驱动器DDR提供图像数据DATA。
控制器CTR根据每帧中实现的时序开始扫描，将从电子装置的外部输入的输入图像数据转换为数据驱动器DDR中使用的数据信号格式，以输出转换的图像数据DATA，并且在扫描的适当时间控制数据驱动。
为了控制数据驱动器DDR和栅极驱动器GDR，控制器CTR从外部(例如，主机系统)接收诸如垂直同步信号Vsync、水平同步信号Hsync、输入数据使能(DE)信号和时钟信号CLK之类的时序信号，产生各种控制信号，并且将各种控制信号输出至数据驱动器DDR和栅极驱动器GDR。
例如，为了控制栅极驱动器GDR，控制器CTR输出包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能(GOE)信号等的各种栅极控制信号GCS。
此外，为了控制数据驱动器DDR，控制器CTR输出包括源极起始脉冲(SSP)、源极采样时钟(SSC)、源极输出使能(SOE)信号等的各种数据控制信号DCS。
控制器CTR可以是一般显示技术中使用的时序控制器，或者是除了时序控制器的功能之外还可执行其他控制功能的控制装置。
控制器CTR可由与数据驱动器DDR分离的部件实现，或者可与数据驱动器DDR集成从而实现为集成电路。
数据驱动器DDR从控制器CTR接收图像数据DATA并且给多条数据线DL提供数据电压，由此驱动多条数据线DL。数据驱动器DDR还被称为“源极驱动器”。
数据驱动器DDR可通过各种接口给控制器CTR传输各种信号并且从控制器CTR接收各种信号。
栅极驱动器GDR通过给多条栅极线GL顺序地提供扫描信号来顺序地驱动多条栅极线GL。栅极驱动器GDR还被称为“扫描驱动器”。
栅极驱动器GDR在控制器CTR的控制下给多条栅极线GL顺序地提供具有导通电压或截止电压的扫描信号。
当特定栅极线被栅极驱动器GDR激活时，数据驱动器DDR将从控制器CTR接收的图像数据DATA转换为模拟数据电压并且将模拟数据电压提供至多条数据线DL。
数据驱动器DDR可仅设置在面板PNL的一侧(例如，上侧或下侧)，或者在一些情况下，根据驱动方法、面板设计方法等设置在面板PNL的两侧(例如，上侧和下侧)。
栅极驱动器GDR可仅设置在面板PNL的一侧(例如，左侧或右侧)，或者在一些情况下，根据驱动方法、面板设计方法等设置在面板PNL的两侧(例如，左侧和右侧)。
数据驱动器DDR可包括一个或多个源极驱动器集成电路SDIC。
每个源极驱动器集成电路SDIC可包括移位寄存器、锁存电路、数模转换器(DAC)、输出缓冲器等。在一些情况下，数据驱动器DDR可进一步包括一个或多个模数转换器(ADC)。
每个源极驱动器集成电路SDIC可以以带式自动结合(TAB)型、玻上芯片(COG)型连接至面板PNL的结合焊盘，或可直接设置在面板PNL上。在一些情况下，每个源极驱动器集成电路SDIC可与面板PNL集成设置在面板PNL。此外，每个源极驱动器集成电路SDIC可以以覆晶薄膜(COF)型实现。在这种情况下，每个源极驱动器集成电路SDIC可安装在电路膜上并且通过电路膜电连接至面板PNL中的数据线DL。
栅极驱动器GDR可包括多个栅极驱动电路GDC。多个栅极驱动电路GDC可单独对应于多条栅极线GL。
每个栅极驱动电路GDC可包括移位寄存器、电平转换器等。
每个栅极驱动电路GDC可以以TAB型或COG型连接至面板PNL的结合焊盘。此外，每个栅极驱动电路GDC可以以COF型实现。在这种情况下，每个栅极驱动电路GDC可安装在电路膜上并且通过电路膜电连接至面板PNL中的栅极线GL。此外，每个栅极驱动电路GDC可以以面板内栅极(GIP)型实现并且内置在面板PNL中。换句话说，每个栅极驱动电路GDC可直接形成在面板PNL中。
图2是根据本公开内容实施方式的电子装置的系统实现方案的示例图。
参照图2，在根据本公开内容实施方式的电子装置中，数据驱动器DDR可以以各种类型(TAB、COG、COF等)之中的COF型实现，栅极驱动器GDR可以以各种类型(TAB、COG、COF、GIP等)之中的GIP型实现。
数据驱动器DDR可实现为一个或多个源极驱动器集成电路SDIC。图2图解了其中数据驱动器DDR实现为多个源极驱动器集成电路SDIC的情况。
当数据驱动器DDR以COF型实现时，用于实现数据驱动器DDR的每个源极驱动器集成电路SDIC可安装在源极侧电路膜SF上。
源极侧电路膜SF的一侧可电连接至存在于面板PNL的非有效区域N/A中的焊盘部分(一组焊盘)。
在源极侧电路膜SF上可设置线，以将源极驱动器集成电路SDIC电连接至面板PNL。
电子装置可包括用于多个源极驱动器集成电路SDIC与其他器件之间的电路连接的一个或多个源极印刷电路板SPCB，并且可包括用于安装控制部和各种电子器件的控制印刷电路板CPCB。
其上安装有源极驱动器集成电路SDIC的源极侧电路膜SF的另一侧可连接至一个或多个源极印刷电路板SPCB。
换句话说，其上安装有源极驱动器集成电路SDIC的源极侧电路膜SF的一侧可电连接至面板PNL的非有效区域N/A，其另一侧可电连接至源极印刷电路板SPCB。
用于控制数据驱动器DDR、栅极驱动器GDR等的控制器CTR可设置在控制印刷电路板CPCB上。
此外，可在控制印刷电路板CPCB上额外设置电源管理集成电路(powermanagement integrated circuit，PMIC)等，以给面板PNL、数据驱动器DDR、栅极驱动器GDR等提供各种电压或电流，或者控制要提供至这些部件的各种电压或电流。
源极印刷电路板SPCB和控制印刷电路板CPCB可通过至少一个连接构件CBL彼此电连接。作为示例，连接构件CBL可以是柔性印刷电路(FPC)、柔性扁平电缆(FFC)等。
一个或多个源极印刷电路板SPCB和控制印刷电路板CPCB可集成为一个印刷电路板。
当栅极驱动器GDR以GIP型实现时，栅极驱动器GDR中包括的多个栅极驱动电路GDC可直接形成在面板PNL的非有效区域N/A上。
多个栅极驱动电路GDC的每一个可给设置在面板PNL的有效区域A/A中的相应栅极线GL输出相应扫描信号SCAN。
设置在面板PNL上的多个栅极驱动电路GDC可通过设置在非有效区域N/A中的栅极驱动相关的线而被提供产生扫描信号所需的各种信号(时钟信号、高电平栅极电压VGH、低电平栅极电压VGL、起始信号VST、复位信号RST等)。
设置在非有效区域N/A中的栅极驱动相关的线可与最靠近多个栅极驱动电路GDC设置的源极侧电路膜SF电连接。
图3是图解当根据本公开内容实施方式的面板PNL是OLED面板时，子像素SP的结构的示图。
参照图3，在作为OLED面板的面板PNL中，每个子像素SP可额外包括：第一晶体管T1，第一晶体管T1用于给与驱动晶体管T3的栅极节点对应的第一节点N1传送数据电压Vdata；和存储电容器Cst，存储电容器Cst用于将对应于图像信号电压的数据电压Vdata或对应于数据电压Vdata的电压保持一帧时间。
有机发光二极管OLED可包括第一电极(阳极或阴极)、包括至少一个发光层的有机层、第二电极(阴极或阳极)等。
驱动晶体管T3通过给有机发光二极管OLED提供驱动电流来驱动有机发光二极管OLED。
驱动晶体管T3可包括第一节点N1、第二节点N2和第三节点N3。
驱动晶体管T3的第一节点N1可以是对应于栅极节点的节点并且可电连接至第一晶体管T1的源极节点或漏极节点。
驱动晶体管T3的第二节点N2可电连接至有机发光二极管OLED的第一电极并且可以是源极节点或漏极节点。
驱动电压EVDD可施加至驱动晶体管T3的第三节点N3。第三节点N3可电连接至提供驱动电压EVDD的驱动电压线DVL并且可以是漏极节点或源极节点。
驱动晶体管T3和第一晶体管T1可实现为n型晶体管或p型晶体管。
第一晶体管T1可电连接在数据线DL与驱动晶体管T3的第一节点N1之间并且可通过经由栅极线在栅极节点处接收第一扫描信号SCAN1而被控制。
第一晶体管T1可通过第一扫描信号SCAN1导通并且将从数据线DL提供的数据电压Vdata传送至驱动晶体管T3的第一节点N1。
存储电容器Cst可电连接在驱动晶体管T3的第一节点N1和第二节点N2之间。
存储电容器Cst可以是有意设计在驱动晶体管T3外部的外部电容器，而不是作为存在于驱动晶体管T3的第一节点N1和第二节点N2之间的内部电容器的寄生电容器(例如，Cgs或Cgd)。
图3中所示的每个子像素结构是仅作为描述的示例的两个晶体管一个电容器(2T1C)结构。每个子像素结构可进一步包括一个或多个晶体管或者在一些情况下进一步包括一个或多个电容器。或者，多个子像素的每一个可具有相同结构，或者多个子像素中的一些子像素可具有不同结构。
图4是图解其中一个子像素SP进一步包括电连接在驱动晶体管T3的第二节点N2与基准电压线RVL之间的第二晶体管T2的三个晶体管一个电容器(3T1C)结构的示图。
参照图4，第二晶体管T2可电连接在驱动晶体管T3的第二节点N2与基准电压线RVL之间，并且在栅极节点接收第二扫描信号SCAN2，使得可控制第二晶体管T2的导通或截止。
第二晶体管T2的漏极节点或源极节点可电连接至基准电压线RVL，并且第二晶体管T2的源极节点或漏极节点可电连接至驱动晶体管T3的第二节点N2。
例如，第二晶体管T2可在显示操作时间段期间导通并且可在用于感测驱动晶体管T3的特征值或有机发光二极管OLED的特征值的感测操作时间段期间导通。
第二晶体管T2可根据相应的驱动时序(例如，显示驱动时序或感测操作时间段期间的初始化时序)通过第二扫描信号SCAN2导通，并且将提供至基准电压线RVL的基准电压Vref传送至驱动晶体管T3的第二节点N2。
此外，第二晶体管T2可根据相应的驱动时序(例如，感测操作时间段期间的采样时序)通过第二扫描信号SCAN2导通，并且将驱动晶体管T3的第二节点N2的电压传送至基准电压线RVL。
换句话说，第二晶体管T2可控制驱动晶体管T3的第二节点N2的电压状态或者将驱动晶体管T3的第二节点N2的电压传送至基准电压线RVL。
基准电压线RVL可电连接至ADC，ADC感测基准电压线RVL的电压并将该电压转换为数字值，并且输出包括该数字值的感测数据。
ADC可包括在实现数据驱动器DDR的源极驱动器集成电路SDIC中。
从ADC输出的感测数据可用于感测驱动晶体管T3的特征值(例如，阈值、迁移率等)或有机发光二极管OLED的特征值(例如，阈值等)。
另外，存储电容器Cst可以是有意设计在驱动晶体管T3外部的外部电容器，而不是作为存在于驱动晶体管T3的第一节点N1和第二节点N2之间的内部电容器的寄生电容器(例如，Cgs或Cgd)。
驱动晶体管T3、第一晶体管T1和第二晶体管T2的每一个可以是n型晶体管或p型晶体管。
另外，第一扫描信号SCAN1和第二扫描信号SCAN2可以是单独的栅极信号。在该情况下，第一扫描信号SCAN1和第二扫描信号SCAN2可分别通过不同的栅极线施加至第一晶体管T1的栅极节点和第二晶体管T2的栅极节点。
在一些情况下，第一扫描信号SCAN1和第二扫描信号SCAN2可以是相同的栅极信号。在该情况下，第一扫描信号SCAN1和第二扫描信号SCAN2可通过同一栅极线共同施加至第一晶体管T1的栅极节点和第二晶体管T2的栅极节点。
图3和图4中所示的子像素结构仅仅是为了描述的示例。子像素结构可进一步包括一个或多个晶体管或者在一些情况下进一步包括一个或多个电容器。
或者，多个子像素的每一个可具有相同结构，或者多个子像素中的一些子像素可具有不同结构。
图5是示意性图解设置在根据本公开内容实施方式的面板PNL中的栅极驱动电路GDC的示图。
参照图5，每个栅极驱动电路GDC可包括上拉晶体管Tup、下拉晶体管Tdown、控制开关电路CSC等。
控制开关电路CSC是控制与上拉晶体管Tup的栅极节点对应的节点Q的电压和与下拉晶体管Tdown的栅极节点对应的节点QB的电压的电路，并且可包括多个开关(晶体管)。
上拉晶体管Tup通过栅极信号输出节点Nout给栅极线GL提供对应于第一电平电压(例如，高电平电压VGH)的栅极信号Vgate。下拉晶体管Tdown通过栅极信号输出节点Nout给栅极线GL提供对应于第二电平电压(例如，低电平电压VGL)的栅极信号Vgate。上拉晶体管Tup和下拉晶体管Tdown可在不同的时序导通。
上拉晶体管Tup电连接在被施加时钟信号CLK的时钟信号施加节点Nclk与电连接至栅极线GL的栅极信号输出节点Nout之间，并且通过节点Q的电压导通或截止。
上拉晶体管Tup的栅极节点电连接至节点Q。上拉晶体管Tup的漏极节点或源极节点电连接至时钟信号施加节点Nclk。上拉晶体管Tup的源极节点或漏极节点电连接至输出栅极信号Vgate的栅极信号输出节点Nout。
上拉晶体管Tup通过节点Q的电压导通并且在时钟信号CLK的高电平时段中给栅极信号输出节点Nout输出具有高电平电压VGH的栅极信号Vgate。
输出至栅极信号输出节点Nout的具有高电平电压VGH的栅极信号Vgate被提供至相应栅极线GL。
下拉晶体管Tdown电连接在栅极信号输出节点Nout与基电压节点Nvss之间，并且通过节点QB的电压导通或截止。
下拉晶体管Tdown的栅极节点电连接至节点QB。下拉晶体管Tdown的漏极节点或源极节点电连接至基电压节点Nvss，作为恒定电压的基电压VSS施加至与基电压节点Nvss连接的下拉晶体管Tdown的漏极节点或源极节点。下拉晶体管Tdown的源极节点或漏极节点电连接至输出栅极信号Vgate的栅极信号输出节点Nout。
下拉晶体管Tdown通过节点QB的电压导通并且给栅极信号输出节点Nout输出低电平电压VGL的栅极信号Vgate。因此，低电平电压VGL的栅极信号Vgate可通过栅极信号输出节点Nout提供至相应栅极线GL。作为示例，低电平电压VGL的栅极信号Vgate可以是基电压VSS。
另外，控制开关电路CSC可包括两个或更多个晶体管等，并且诸如节点Q、节点QB、置位节点S(也被称为“起始节点”)和复位节点R之类的主要节点存在于其中。在一些情况下，在控制开关电路CSC中可额外存在被输入诸如驱动电压VDD之类的各种电压的输入节点。
在控制开关电路CSC中，节点Q电连接至上拉晶体管Tup的栅极节点并且被反复充电和放电。
在控制开关电路CSC中，节点QB电连接至下拉晶体管Tdown的栅极节点并且被反复充电和放电。
在控制开关电路CSC中，用于指示相应栅极驱动电路GDC开始栅极驱动的置位信号SET被施加至置位节点S。
被施加至置位节点S的置位信号SET可以是从栅极驱动器GDR的外部输入的起始信号VST或从当前栅极驱动电路GDC的前级中的栅极驱动电路GDC输出的栅极信号Vgate的反馈信号(进位信号)。
被施加至控制开关电路CSC中的复位节点R的复位信号RST可以是用于将全部级中的栅极驱动电路GDC同时初始化的复位信号或从另一级(前级或后级)输入的进位信号。
控制开关电路CSC响应于置位信号SET将节点Q充电并且响应于复位信号RST将节点Q放电。控制开关电路CSC可包括反相器电路，以在不同的时序将节点Q和节点QB充电或放电。
如图3中所示，在作为OLED面板的面板PNL的有效区域A/A中的多个子像素SP的每一个中，可设置驱动晶体管T3和第一晶体管T1。然而，本实施方式不限于此，如图4中所示，在作为OLED面板的面板PNL的有效区域A/A中的多个子像素SP的每一个中可设置三个或更多个晶体管。
此外，当栅极驱动电路GDC实现为如图2中所示的栅极驱动电路的GIP型时，就是说，当栅极驱动电路GDC内置在面板PNL中时，如图5中所示的栅极驱动电路GDC中包括的各种晶体管(Tup、Tdown和控制开关电路CSC中的晶体管)可设置在作为面板PNL的有效区域A/A的外部区域的非有效区域N/A。
图6A是图解设置在根据本公开内容实施方式的电子装置中的第一薄膜晶体管(TFT)的结构的剖面图。图6B和图6C是图解氢扩散势垒根据设置在栅极绝缘膜与层间绝缘膜之间的栅极电极的材料而变化的示图。图6D是对栅极电压与漏极电流之间的关系根据栅极电极的结构和类型而变化所得出的TFT的阈值电压、迁移率和亚阈值(S)参数进行比较的示图。图6E是示出TFT的栅极电压与漏极电流之间的关系的曲线图。
参照图6A，根据本公开内容实施方式的电子装置可包括至少一个第一TFT Tr1。
第一TFT Tr1可包括第一有源层630、第一栅极电极651、第二栅极电极652、第一电极671和第二电极672。
具体地，可在基板610上设置至少一个缓冲层620。
缓冲层620可包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)之类的无机绝缘材料，但本公开内容不限于此。
尽管在图6A中缓冲层620被示出为单层结构，但本公开内容的缓冲层620可具有多层结构。
当缓冲层620具有多层结构时，在该结构中可交替设置诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)等之类的无机绝缘材料之中的至少两种无机绝缘材料，但本公开内容不限于此。
在以下描述中，为方便起见，假设缓冲层620具有单层结构。
第一TFT Tr1的第一有源层630可设置在缓冲层620上。
尽管图6A中未示出，但可在第一TFT Tr1的第一有源层630下方设置与第一有源层630重叠的至少一个遮光层。遮光层可防止光入射到第一有源层630上，从而第一有源层630的电特性不会变化。
第一有源层630可由氧化物半导体形成。第一有源层630的材料是金属氧化物半导体，金属氧化物半导体可由诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)之类的金属的氧化物，或者诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)之类的金属与其氧化物的组合制成。
例如，第一有源层630可包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)和氧化铟锌锡(IZTO)之中的至少一种，但本公开内容不限于此。
与包括硅的半导体相比，这种氧化物半导体能够应用于大面积电子装置。
第一有源层630可包括第一区域631、与第一区域631分隔开的第二区域632、以及设置在第一区域631与第二区域632之间的沟道区域633。
可在第一有源层630上设置栅极绝缘膜640。
栅极绝缘膜640可包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)之类的无机绝缘材料，但本公开内容不限于此。
如图6A中所示，栅极绝缘膜640可设置成暴露第一有源层630的一部分。
形成在基板610上的栅极绝缘膜640的材料可通过干蚀刻工序被构图，使得栅极绝缘膜640可最终设置在第一有源层630的上表面的一部分上。
在干蚀刻栅极绝缘膜640的材料的工序期间，第一有源层630的部分区域可被制成导电的。具体地，第一有源层630的设置在不与栅极绝缘膜640重叠的区域上的区域可被制成导电的。
换句话说，第一有源层630的不与栅极绝缘膜640重叠的第一区域631和第二区域632可被制成导电的。此外，第一有源层630的沟道区域633可包括未被制成导电的区域。
然后，第一有源层630的沟道区域633中的未被制成导电的区域可具有比第一区域631和第二区域632高的电阻。
当第一TFT Tr1导通时，电荷可通过第一有源层630的沟道区域633移动。
第一TFT Tr1的第一栅极电极651和第二栅极电极652设置在栅极绝缘膜640上。
第一栅极电极651和第二栅极电极652可设置在同一层。因此，与第一栅极电极651重叠的栅极绝缘膜640的厚度和与第二栅极电极652重叠的栅极绝缘膜640的厚度可彼此对应。
第一栅极电极651的一端和第二栅极电极652的一端可彼此重叠。在这种情况下，第一栅极电极651的一端和第二栅极电极652的一端可彼此接触。
对应于第一栅极电极651的信号可被施加至第二栅极电极652。
例如，当第一数据电压被施加至第一栅极电极651时，与被施加至第一栅极电极651的电压相同的电压的第一数据电压也可被施加至第二栅极电极652。
换句话说，第一栅极电极651和第二栅极电极652可具有相同的栅极节点。
另外，第一有源层630的沟道区域633可与第一栅极电极651和第二栅极电极652重叠。具体地，第一有源层630可与第一栅极电极651和第二栅极电极652的每一个重叠。第一有源层630的与第一栅极电极651和第二栅极电极652重叠的区域可包括其中第一栅极电极651的一端和第二栅极电极652的一端彼此重叠的区域。
层间绝缘膜660可设置在其上设置有第一栅极电极651和第二栅极电极652的基板610上。
层间绝缘膜660可包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)之类的无机绝缘材料，但本公开内容不限于此。
第一TFT Tr1的第一电极671和第二电极672可彼此分隔设置在层间绝缘膜660上。
第一电极671和第二电极672中的一个可以是第一TFT Tr1的源极电极，另一个可以是第一TFT Tr1的漏极电极。
例如，第一电极671可以是第一TFT Tr1的源极电极，第二电极672可以是第一TFTTr1的漏极电极，但本公开内容不限于此。第一电极671可以是第一TFT Tr1的漏极电极，第二电极672可以是第一TFT Tr1的源极电极。
为便于描述，下面假设第一电极671是第一TFT Tr1的源极电极，第二电极672是第一TFT Tr1的漏极电极。
第一TFT Tr1的第一电极671和第二电极672的每一个可通过设置在层间绝缘膜660中的接触孔连接至第一TFT Tr1中的第一有源层630的导电区域。
例如，如图6A中所示，第一电极671可连接至第一有源层630的第一区域631，第二电极672可连接至第一有源层630的第二区域632。
另外，第一TFT Tr1的第一电极671和第二电极672的每一个可包括铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、硅(Si)、银(Ag)、金(Au)和它们的合金之中的任意一种，但本公开内容不限于此。
如上所述，根据本公开内容实施方式的第一TFT Tr1的第一有源层630可以是氧化物半导体。
在包括作为氧化物半导体的第一有源层630的第一TFT Tr1的沟道区域633中，根据施加至第一栅极电极651和第二栅极电极652的电压的幅度产生电荷，并且可确定第一有源层630的费米能级。此外，沿从第一电极671到第二电极672的方向可形成相同的能带。
特别是，可通过相对于氧化物半导体中所包含的金属的组成的氢含量和氧缺陷(oxygen deficiency)来确定包括氧化物半导体的TFT的电荷量。当氧化物半导体的氧缺陷或其中的氢含量增加时，电荷的迁移率可增大。
然而，由于阈值电压(Vth)在负方向上移动，因此包括氧化物半导体的TFT难以具有正Vth以及高迁移率。
此外，由于包括氧化物半导体的TFT的氧缺陷根据任意工艺来调节，因此与包括通过掺杂杂质来调节费米能级和能带的硅类半导体的TFT相比，难以自由选择TFT的特性。
换句话说，可通过掺杂杂质来调节包括硅类半导体的晶体管的费米能级和能带，而不可能调节氧化物半导体的费米能级和能带。
特别是，用于驱动设置在面板的有效区域中的有机发光器件的驱动晶体管(例如，图3和图4的驱动晶体管)要求高S参数。具体地，驱动晶体管确定设置在电子装置的有效区域A/A中的有机发光器件的发光强度，较大的S参数有利于以施加至驱动晶体管的电压进行控制并且呈现低灰度级。
可从S参数曲线(亚阈值曲线)获得S参数。S参数曲线显示出驱动晶体管的驱动电流的变化与栅极电压的变化之比。当驱动晶体管的S参数曲线具有高斜率时，可用的数据电压范围很小，因而表现低灰度级很难。
S参数曲线的斜率可以是1/S参数。
换句话说，S参数表示当栅极电压变化时沟道电位变化有多快，较大的S参数表示与S参数较小时相比沟道电位缓慢变化，就是说，当晶体管导通时电荷缓慢累积。
另一方面，设置在面板中的多个晶体管之中的驱动晶体管以外的TFT需要高操作速度，因而低S参数是必须的。
换句话说，驱动晶体管以外的TFT(图3和图4的第一和第二晶体管以及图5的上拉晶体管和下拉晶体管)要求高操作速度，因而高迁移率和低S参数是必须的。
尽管根据TFT而要求不同的特性，但难以根据需要调节作为包括氧化物半导体的TFT的基本特性的电荷迁移率、Vth和S参数。
在本公开内容的实施方式中，可通过调节取决于第一TFT Tr1的第一有源层630中包括的沟道区域633的各区域的氢含量来调节电荷迁移率、Vth和S参数。
第一TFT Tr1的第一有源层630的沟道区域633可包含氢。沟道区域633可取决于其各区域而具有不同的氢含量。
具体地，沟道区域633可包括第一沟道区域634和与第一沟道区域634一体的第二沟道区域635。由于第一栅极电极651的一端和第二栅极电极652的一端设置成彼此重叠，因此设置在第一栅极电极651和第二栅极电极652下方的第一有源层630的第一沟道区域634和第二沟道区域635可成一体。
第一沟道区域634和第二沟道区域635可具有不同的氢含量。
如上所述，在第一有源层630上方可设置至少一个绝缘膜(例如，栅极绝缘膜和层间绝缘膜)，并且在第一有源层630下方也可设置至少一个绝缘膜(例如，缓冲层)。
设置在第一有源层630上方的层间绝缘膜660可包含氢。此外，在形成层间绝缘膜660的工序期间，腔室中可包含氢气等，使得可影响第一有源层630。
另外，第一栅极电极651和第二栅极电极652可包括不同的材料。
第一栅极电极651和第二栅极电极652的每一个可包括铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、硅(Si)、银(Ag)、金(Au)和它们的合金之中的任意一种，但本公开内容不限于此。
如图6B中所示，由于第一栅极电极651和第二栅极电极652包括不同的材料，因此第一栅极电极651和第二栅极电极652可具有不同的氢扩散势垒。例如，在第一栅极电极651和第二栅极电极652中氢键合可比在相邻的层(例如，栅极绝缘膜或层间绝缘膜)中更容易。在这种情况下，当键合到第一栅极电极651和第二栅极电极652的氢扩散至相邻的层时，能量势垒(氢扩散势垒)起作用。换句话说，需要能量来将键合到第一栅极电极651和第二栅极电极652的氢分离，使得键合到第一栅极电极651和第二栅极电极652的氢可扩散至相邻的层。
将键合到第一栅极电极651和第二栅极电极652的氢分离所需的能量可以是图6B的氢形成能。换句话说，氢形成能可表示将被第一栅极电极651和第二栅极电极652的材料吸附的氢释放所需的能量(例如，吸热反应所需的能量)。
较高的氢形成能表示，对于氢扩散到另一构造中来说存在较高的能量势垒，因而氢扩散到另一构造中会很困难。
例如，假设第一栅极电极651包括钼(Mo)和钛(Ti)的合金，第二栅极电极652包括铜(Cu)。如图6B中所示，铜(Cu)的氢形成能可大约是-0.5eV，钼(Mo)和钛(Ti)的合金的氢形成能可大约是0.5eV。
此外，当栅极绝缘膜640和层间绝缘膜660包括氧化硅(SiOx)时，氢形成能可大约是3.5eV。
在这种情况下，铜(Cu)(即，第二栅极电极652)的氢扩散势垒可以是3.0eV，钼(Mo)和钛(Ti)的合金(即，第一栅极电极651)的氢扩散势垒可以是4.0eV。
换句话说，由于钼(Mo)和钛(Ti)的合金具有比铜(Cu)高的氢扩散势垒，因此在包括钼(Mo)和钛(Ti)的合金的第一栅极电极651中氢扩散可比在包括铜(Cu)的第二栅极电极652中更加困难。
这样，氢通过第一栅极电极651和第二栅极电极652的每一个扩散并且最终可存在于沟道区域633中。
具体地，通过第一栅极电极651扩散的氢可到达与第一栅极电极651重叠的第一沟道区域634，并且通过第二栅极电极652扩散的氢可到达与第二栅极电极652重叠的第二沟道区域635。
另外，其中沟道区域633与第一栅极电极651和第二栅极电极652重叠的区域636的氢含量可由第一栅极电极651和第二栅极电极652之中具有高氢扩散势垒的栅极电极确定。例如，当第一栅极电极651具有高氢扩散势垒时，其中沟道区域633与第一栅极电极651和第二栅极电极652重叠的区域636可包括在第一沟道区域634中。
第一有源层630的第一沟道区域634和第二沟道区域635的长度可彼此对应。第一沟道区域634和第二沟道区域635的长度可以是沿与第一有源层630和栅极绝缘膜640的堆叠方向垂直的方向的最短距离。
如上所述，第一栅极电极651和第二栅极电极652具有不同的氢扩散势垒，因而第一沟道区域634和第二沟道区域635中的氢含量也可不同。
当第一栅极电极651的氢扩散势垒高于第二栅极电极652的氢扩散势垒时，第二栅极电极652具有比第一栅极电极651高的氢扩散能力。因此，设置在第二栅极电极652下方的第二沟道区域635可具有比设置在第一栅极电极651下方的第一沟道区域634高的氢含量。
因此，第一有源层630的沟道区域633中包含的氢的量可取决于各区域而变化。由于存在于氧化物半导体的第一有源层630的沟道区域633中的氢可用作载流子，因此载流子浓度可取决于沟道区域633的各区域而变化。
因而，具有一个栅极电极的TFT的特性可与具有如图6A中所示结构的第一TFT Tr1的特性不同。
参照图6D，可看到其中在一个有源层上仅设置第一栅极电极的TFT、其中在一个有源层上仅设置第二栅极电极的TFT、以及具有图6A的结构的第一TFT的每一个的Vth、迁移率和S参数。
其中在一个有源层上仅设置第一栅极电极的TFT的第一栅极电极可包括与图6A的第一栅极电极651对应的材料，并且其中在一个有源层上仅设置第二栅极电极的TFT的第二栅极电极可包括与图6A的第二栅极电极652对应的材料。
图6D的每个TFT的有源层可以是其中氢可用作载流子的氧化物半导体。
当第二栅极电极的材料的氢扩散势垒低于第一栅极电极的材料的氢扩散势垒时，仅包括第二栅极电极的TFT可具有比仅包括第一栅极电极的TFT高的迁移率，如图6D中所示。
仅包括第二栅极电极的TFT可具有比仅包括第一栅极电极的TFT低的Vth。这可表示仅包括第二栅极电极的TFT的Vth与仅包括第一栅极电极的TFT的Vth相比具有负值。
仅包括第二栅极电极的TFT可具有比仅包括第一栅极电极的TFT小的S参数。
TFT的迁移率与Vth和S参数可以是权衡取舍(trade-off)关系。由于该原因，TFT在具有适当的迁移率和正Vth值的同时难以具有较小的S参数。
另一方面，具有图6A的结构的第一TFT具有与仅包括第一栅极电极的TFT相似的Vth值、与仅包括第二栅极电极的TFT相似的迁移率、以及比仅包括一个栅极电极的TFT的S参数大的S参数。
换句话说，具有图6A的结构的第一TFT在具有适当的迁移率的同时可具有正Vth值和较高的S参数。
此外，参照图6E，当S参数从0.13增加至0.23时，能够看出栅极电压的幅度增加了150％或更大，栅极电压确定用于呈现设置在面板中的OLED的灰度级的电流。
在图6D中，仅包括第二栅极电极的TFT的S参数为0.10，具有图6A的结构的第一TFT的S参数为0.23。因此，能够看出与仅包括第二栅极电极的TFT的栅极电压的幅度相比，第一TFT的栅极电压的幅度增加了150％或更大，栅极电压确定用于呈现OLED的灰度级的电流。
另外，在图6E中，x轴表示栅极电压，y轴表示漏极电流。
在图6E中，为了测量每个TFT的特性，在施加-20V到+20V范围内的栅极电压的同时测量漏极电流。此外，给每个TFT施加0.1V和10V的驱动电压VDD。
如上所述，在图6A的第一有源层630的沟道区域633中存在沿水平方向具有不同费米能级的第一沟道区域634和第二沟道区域635，并且第一沟道区域634和第二沟道区域635是一体的。因此，具有不同费米能级的第一沟道区域634和第二沟道区域635可串联结合。水平方向可以是与第一有源层630和栅极绝缘膜640的堆叠方向垂直的方向。
由于第一沟道区域634和第二沟道区域635具有不同的费米能级，因此在第一沟道区域634与第二沟道区域635的边界处能带可弯曲。
下面将参照图7至图10进行描述。
图7至图10示出了图6A的第一TFT的第一有源层中的沟道区域的能级。
在下面的描述中，可省略与上述实施方式相同的细节(配置、效果等)。
如上所述，图6A的第一TFT Tr1中的第一有源层630的沟道区域633可包括具有不同费米能级的第一沟道区域634和第二沟道区域635。
在彼此一体的第一沟道区域634和第二沟道区域635之间的边界处，能带可弯曲，使得费米能级可在平衡状态下保持平坦。
例如，当第一沟道区域634的氢含量低于第二沟道区域635的氢含量时，在与第一栅极电极651和第二栅极电极652重叠的沟道区域中，能带可从第一沟道区域634到第二沟道区域635从高能级弯曲到低能级。
此外，由于第一栅极电极651和第二栅极电极652包括不同的材料，因此第一栅极电极651和第二栅极电极652可具有不同的功函数。
在其中第一有源层630的沟道区域633与第一栅极电极651和第二栅极电极652重叠的区域636中，能带可弯曲。
具体地，当功函数具有较大差异的不同的电极设置成彼此重叠时，在设置于与其中不同的电极重叠的区域对应的区域中的第一有源层630中，能带可由于真空能级偏移(vacuum-level shift)而弯曲。
例如，当第一栅极电极651的功函数高于第二栅极电极652的功函数时，能带可从第一沟道区域634到第二沟道区域635从高能级弯曲到低能级，使得在第一有源层的沟道区域633中的与第一栅极电极651和第二栅极电极652单独重叠的区域中，费米能级可保持平坦。
另外，如图7和图8中所示，当第一沟道区域634具有较低氢含量而第二沟道区域635具有较高氢含量时，第一沟道区域634的导带Ec与费米能级Ef之间的间隙可大于第二沟道区域635的导带与费米能级之间的间隙。
当在第一有源层630中载流子从第一沟道区域634移动到第二沟道区域635时，第一沟道区域634可以是确定第一TFT Tr1的Vth的因素。在下面的描述中，为了便于描述，将主要描述载流子从第一沟道区域634移动到第二沟道区域635的配置。
在第一沟道区域634的导带与费米能级之间的间隙减小的情况下，第一TFT Tr1的Vth可沿正方向移动。
参照图7和图8，与具有图7的第一沟道区域634的第一TFT Tr1的Vth相比，具有图8的第一沟道区域634的第一TFT Tr1的Vth可具有正值。
此外，由于图8的第二沟道区域635的导带在位置上低于费米能级，因此第二沟道区域635可具有导体特性。因此，图8的第一TFT Tr1的仅第一沟道区域634用作实质沟道区域，使得第一有源层630可具有较短的沟道。在这种情况下，图8的第一有源层630的沟道区域633中的载流子迁移率可大于图7的第一有源层630的沟道区域633中的载流子迁移率。
另外，随着载流子迁移率增加，晶体管的S参数可减小。
如上所述，随着电荷的累积速度增加，晶体管的S参数减小，较高的载流子迁移率可表示较高的电荷累积速度。
因此，图8的第一TFT Tr1可用作除驱动晶体管以外的TFT(例如，图3和图4的第一和第二晶体管以及图5的上拉晶体管和下拉晶体管)。
图7的第一TFT Tr1具有比图8的第一TFT Tr1低的载流子迁移率，因而S参数可相对较大。因此，就S参数而言，图7的第一TFT Tr1可比图8的第一TFT Tr1更适合于用作驱动晶体管。
此外，如图9和图10中所示，当第一沟道区域634的氢含量较高而第二沟道区域635的氢含量较低时，第一沟道区域634的导带Ec与费米能级Ef之间的间隙可小于第二沟道区域635的导带与费米能级之间的间隙。另外，在图10的第一沟道区域634的情况下，费米能级的位置高于导带的位置，因而在导带与费米能级之间没有间隙。
由于该原因，与图9的第一TFT Tr1的Vth相比，图10的第一TFT Tr1的Vth可具有正值。
此外，由于图10的第一TFT Tr1的第一沟道区域634的导带在位置上低于费米能级，因此第一沟道区域634可具有导体特性。因此，图10的第一TFT Tr1的仅第二沟道区域635用作实质沟道区域，使得第一有源层630可具有较短的沟道。换句话说，可不用额外的工艺就可调节沟道区域的长度。
在这种情况下，图10的第一有源层630的沟道区域633中的载流子迁移率可大于图9的第一有源层630的沟道区域633中的载流子迁移率。
然而，在图10的与第一沟道区域634和第二沟道区域635之间的边界对应的区域中，能带从第一沟道区域634朝向第二沟道区域635弯曲到更高的能级。因此，当载流子从第一沟道区域634朝向第二沟道区域635移动时，载流子从图10的第一沟道区域634朝向第二沟道区域635移动比从图8的第一沟道区域634朝向第二沟道区域635移动可更加困难。
换句话说，图8的沟道区域中的载流子迁移率可高于图10的沟道区域中的载流子迁移率，因而图10的第一TFT Tr1可具有比图8的第一TFT Tr1小的S参数。
这样，可通过不同地调节第一有源层630的第一沟道区域634和第二沟道区域635的氢含量来适当地调节第一TFT Tr1的迁移率、Vth和S参数。
另外，上面参照图6A至图10主要描述了其中第一有源层630的第一沟道区域634的长度对应于第二沟道区域635的长度的结构，但本公开内容不限于此。
例如，第一有源层630的第一沟道区域634和第二沟道区域635可具有不同的长度。
下面将参照图11和图12进行描述。
图11和图12是图解设置在根据本公开内容其他实施方式的电子装置中的第一TFT的结构的剖面图。
在下面的描述中，可省略与上述实施方式相同的细节(配置、效果等)。
参照图11和图12，设置在根据本公开内容其他实施方式的电子装置中的第一TFTTr1可包括第一有源层630；第一栅极电极1151、1251；第二栅极电极1152、1252；第一电极671和第二电极672。
与上述实施方式相同，下面将主要描述其中第一栅极电极1151、1251的氢扩散势垒高于第二栅极电极1152、1252的氢扩散势垒的配置。
第一栅极电极1151、1251的长度W1和W3可与第二栅极电极1152、1252的长度W2和W4不同。第一栅极电极1151、1251的长度W1和W3以及第二栅极电极1152、1252的长度W2和W4可以是沿与第一有源层630和栅极绝缘膜640的堆叠方向垂直的方向的最短长度。
例如，如图11中所示，第一栅极电极1151的长度W1可大于第二栅极电极1152的长度W2。然而，这仅仅是本公开内容实施方式之一，如图12中所示，第二栅极电极1252的长度W4可大于第一栅极电极1251的长度W3。
由于该原因，如图11和图12中所示，第一有源层630的沟道区域1133、1233中的与第一栅极电极1151、1251和第二栅极电极1152、1252重叠的第一沟道区域1134、1234和第二沟道区域1135、1235可具有不同的长度。
如图11中所示，当第一栅极电极1151的长度W1大于第二栅极电极1152的长度W2时，第一沟道区域1134的长度可大于第二沟道区域1135的长度。
此外，如图12中所示，当第二栅极电极1252的长度W4大于第一栅极电极1251的长度W3时，第二沟道区域1235的长度可大于第一沟道区域1234的长度。
第一有源层630的第一沟道区域1134、1234和第二沟道区域1135、1235的长度可以是用于与每个沟道区域中的氢含量一起确定第一TFT Tr1的特性的主要因素。
下面将描述第一TFT根据每个沟道区域中的氢含量和每个沟道区域的长度的特性。
图13至图16示出了图11的第一TFT的第一有源层的沟道区域的能级。图17至图20示出了图12的第一TFT的第一有源层的沟道区域的能级。
在下面的描述中，可省略与上述实施方式相同的细节(配置、效果等)。
下面将参照图13至图20主要描述其中载流子从第一沟道区域1134移动到第二沟道区域1135的配置。
参照图14，在第一沟道区域1134的导带与费米能级之间的间隙减小的情况下，第一TFT Tr1的Vth可沿正方向移动。因此，与具有图13的第一沟道区域1134的第一TFT Tr1的Vth相比，具有图14的第一沟道区域1134的第一TFT Tr1的Vth可具有正值。
另外，如上所述，第一沟道区域1134是用于确定第一TFT Tr1的Vth的因素，并且第一TFT Tr1的Vth还可根据第一沟道区域1134的长度变化而变化。
例如，由于图14的第一沟道区域1134具有比图8的第一沟道区域634大的长度，因此与图8的第一TFT Tr1的Vth相比，图14的第一TFT Tr1的Vth可具有正值。
此外，由于在图14的第二沟道区域1135中导带在位置上低于费米能级，因此第二沟道区域1135可具有导体特性。因此，图14的第一TFT Tr1的仅第一沟道区域1134用作实质沟道区域，因而可具有比第一有源层630的沟道区域1133(见图11)短的沟道。
换句话说，图14的第一有源层630的沟道区域1133中的载流子迁移率可大于图13的第一有源层630的沟道区域1133中的载流子迁移率。因此，图13的第一TFT Tr1可具有比图14的第一TFT Tr1大的S参数。
然而，图14的第一有源层630的第二沟道区域1135具有比图8的第一有源层630的第二沟道区域635小的长度，因而图14的第一有源层630可具有比图8的第一有源层630长的沟道区域。
因此，图14的第一有源层630的沟道区域1133中的载流子迁移率可低于图8的第一有源层630的沟道区域633中的载流子迁移率。因此，图14的第一TFT Tr1可具有比图8的第一TFT Tr1大的S参数。
换句话说，图14的第一TFT Tr1在具有正Vth的同时具有相对高的S参数，因而可用作驱动晶体管。
此外，如图15和图16中所示，当第一沟道区域1134具有较高氢含量而第二沟道区域1135具有较低氢含量时，第一沟道区域1134的导带与费米能级之间的间隙可小于第二沟道区域1135的导带与费米能级之间的间隙。另外，在图16的第一沟道区域1134的情况下，费米能级的位置高于导带的位置，因而在导带与费米能级之间没有间隙。
由于该原因，与图15的第一TFT Tr1的Vth相比，图16的第一TFT Tr1的Vth可具有正值。
由于在图16的第一TFT Tr1的第一沟道区域1134中导带在位置上低于费米能级，因此第一沟道区域1134可具有导体特性。因此，图16的第一TFT Tr1的仅第二沟道区域1135用作实质沟道区域，使得第一有源层630可具有较短的沟道。
在这种情况下，图16的第一有源层630的沟道区域1133中的载流子迁移率可大于图15的第一有源层630的沟道区域1133中的载流子迁移率。
然后，势垒作用于从第一沟道区域1134移动到第二沟道区域1135的载流子，因而图15的第一TFT Tr1可具有比图16的第一TFT Tr1大的S参数。此外，由于图15的第一沟道区域1134的导带与费米能级之间的间隙不大，因此Vth可具有正值。因此，图15的第一TFT Tr1可用作驱动晶体管，但本公开内容不限于此。
然而，在图16的与第一沟道区域1134和第二沟道区域1135之间的边界对应的区域中，能带从第一沟道区域1134朝向第二沟道区域1135弯曲到更高的能级。因此，当载流子从第一沟道区域1134朝向第二沟道区域1135移动时，载流子从图16的第一沟道区域1134朝向第二沟道区域1135移动比从图14的第一沟道区域1134朝向第二沟道区域1135移动可更加困难。
换句话说，图14的沟道区域中的载流子迁移率可高于图16的沟道区域中的载流子迁移率，使得图16的第一TFT Tr1可具有比图14的第一TFT Tr1小的S参数。
这样，可通过不同地调节第一有源层630的第一沟道区域1134，1234和第二沟道区域1135，1235的氢含量来适当地调节第一TFT Tr1的迁移率、Vth和S参数。
参照图18，在第一沟道区域1234的导带与费米能级之间的间隙减小的情况下，第一TFT Tr1的Vth可沿正方向移动。因此，与具有图17的第一沟道区域1234的第一TFT Tr1的Vth相比，具有图18的第一沟道区域1234的第一TFT Tr1的Vth可具有正值。
如上所述，第一沟道区域1234是用于确定第一TFT Tr1的Vth的因素，并且第一TFTTr1的Vth还可根据第一沟道区域1234的长度变化而变化。
例如，当图18的第一沟道区域1234具有比图14的第一沟道区域1134小的长度时，与图18的第一TFT Tr1的Vth相比，图14的第一TFT Tr1的Vth可具有正值。
此外，由于在图18的第二沟道区域1235中导带在位置上低于费米能级，因此图18的第二沟道区域1235可具有导体特性。因此，图18的第一TFT Tr1的仅第一沟道区域1234用作实质沟道区域，因而可具有比第一有源层630的沟道区域1233(见图12)短的沟道。
换句话说，图18的第一有源层630的沟道区域1233中的载流子迁移率可大于图17的第一有源层630的沟道区域1233中的载流子迁移率。因此，图17的第一TFT Tr1可具有比图18的第一TFT Tr1大的S参数。
由于该原因，图18的第一TFT Tr1可不用作驱动晶体管，而是用作给驱动晶体管传送信号的晶体管或设置在面板的非有效区域中的晶体管，但本公开内容不限于此。
图18的第一有源层630的第二沟道区域1235具有比图14的第一有源层630的第二沟道区域1135大的长度，因而图14的第一有源层630可具有比图18的第一有源层630短的沟道区域。
因此，图14的第一有源层630的沟道区域1133中的载流子迁移率可高于图18的第一有源层630的沟道区域1233中的载流子迁移率。因此，图18的第一TFT Tr1可具有比图14的第一TFT Tr1大的S参数。
然而，由于图18的第一有源层630第一沟道区域1234具有比图14的第一有源层630第一沟道区域1134小的长度，因此与图18的第一TFT Tr1的Vth相比，图14的第一TFT Tr1的Vth可具有正值。
此外，如图19和图20中所示，当第一沟道区域1234具有较高氢含量而第二沟道区域1235具有较低氢含量时，第一沟道区域1234的导带与费米能级之间的间隙可小于第二沟道区域1235的导带与费米能级之间的间隙。另外，在图20的第一沟道区域1234的情况下，费米能级的位置高于导带的位置，因而在导带与费米能级之间没有间隙。
由于该原因，与图19的第一TFT Tr1的Vth相比，图20的第一TFT Tr1的Vth可具有正值。
由于在图20的第一沟道区域1234中导带在位置上低于费米能级，因此第一沟道区域1234可具有导体特性。因此，图20的第一TFT Tr1的仅第二沟道区域1235用作实质沟道区域，使得第一有源层630可具有较短的沟道。
在这种情况下，图20的第一有源层630的沟道区域1233中的载流子迁移率可大于图19的第一有源层630的沟道区域1233中的载流子迁移率。
然而，在图20的与第一沟道区域1234和第二沟道区域1235之间的边界对应的区域中，能带从第一沟道区域1234朝向第二沟道区域1235弯曲到更高的能级。因此，当载流子从第一沟道区域1234朝向第二沟道区域1235移动时，载流子从图20的第一沟道区域1234朝向第二沟道区域1235移动比从图18的第一沟道区域1234朝向第二沟道区域1235移动可更加困难。
换句话说，图18的沟道区域中的载流子迁移率可高于图20的沟道区域中的载流子迁移率，使得图20的第一TFT Tr1可具有比图18的第一TFT Tr1小的S参数。
这样，可通过不同地调节第一有源层630的第一沟道区域1134，1234和第二沟道区域1135，1235的氢含量来适当地调节第一TFT Tr1的迁移率、Vth和S参数。
上述第一沟道区域和第二沟道区域的长度和每个沟道区域的能级仅仅是示例，可根据TFT的位置和作用适当地调节每个沟道区域的长度和能级。
例如，当第一TFT Tr1是图3和图4中所示的驱动晶体管时，可适当地设计第一有源层630的第一沟道区域和第二沟道区域，以获得正Vth值和高S参数。
当第一TFT Tr1是图3和图4的第一晶体管和第二晶体管以及图5的上拉晶体管和下拉晶体管中至少之一时，可适当地设计第一有源层630的第一沟道区域和第二沟道区域，以获得高迁移率和低S参数。
例如，尽管本公开内容的附图中未示出，但当第一栅极电极和第二栅极电极的每一个具有较低氢扩散势垒时，在第一沟道区域和第二沟道区域中具有较高氢含量的TFT可用作图3和图4的第一晶体管和第二晶体管以及图5的上拉晶体管和下拉晶体管中至少之一。
如上所述，当第一TFT的第一栅极电极和第二栅极电极包括具有不同氢形成能的材料时，在设置于一个有源层中的一个沟道区域中可存在具有不同氢含量的区域，因而在单个沟道区域中能带可弯曲。
换句话说，本公开内容的实施方式仅需要其中第一TFT的第一栅极电极和第二栅极电极的每一个包括具有不同氢形成能的材料，即，可具有不同氢扩散势垒的结构的配置。
另外，当第一TFT Tr1是图3和图4中所示的驱动晶体管时，第一TFT Tr1的第一电极或第二电极可电连接至其他电极。
下面将参照图21进行描述。
图21是图解当在面板的子像素中设置根据本公开内容实施方式的第一TFT时，其中第一TFT与像素电极连接的结构的剖面图。
在下面的描述中，可省略与上述实施方式相同的细节(配置、效果等)。
参照图21，在设置于有效区域A/A中的子像素SP中的第一TFT Tr1之中，可存在其中其第二电极672要与像素电极2190电连接的第一TFT Tr1。
平坦化层2180可设置在第一TFT Tr1的第一电极671、第二电极672和层间绝缘膜660上。
像素电极2190可设置在平坦化层2180上。像素电极2190可通过设置在平坦化层2180中的接触孔电连接至第一TFT Tr1的第二电极672。
第二电极672可以是第一TFT Tr1的源极电极或漏极电极。
尽管图21中示出了其中本公开内容的第一TFT Tr1设置在有效区域A/A中的配置，但根据本公开内容实施方式的第一TFT Tr1也可设置在作为面板的外围区域的非有效区域N/A中(当电子装置是显示装置时)。
此外，图21示出了其中具有图6A的结构的第一TFT Tr1电连接至像素电极2190，但本公开内容不限于此。具有根据包括图11和图12在内的本公开内容实施方式的结构的第一TFT Tr1中的至少一个可电连接至像素电极2190。
根据本公开内容实施方式的第一TFT的结构不限于此。
图22是图解设置在根据本公开内容又一实施方式的电子装置中的第一TFT的结构的剖面图。
在下面的描述中，可省略与上述实施方式相同的细节(配置、效果等)。
参照图22，可在本公开内容的第一TFT Tr1的第一有源层630下方设置第二有源层2230。
第二有源层2230的沟道区域2233可设置在与第一有源层630的沟道区域633对应的区域中。
第二有源层2230的沟道区域2233可设置在第二有源层2230的第三区域2231和第四区域2232之间。第二有源层2230的沟道区域2233可包括第三沟道区域2234和与第三沟道区域2234一体的第四沟道区域2235。
第二有源层2230的第三区域2231和第四区域2232可以是导电区域。
第二有源层2230的沟道区域2233可具有比第一有源层630的沟道区域633低的迁移率。由于第二有源层2230的沟道区域2233的迁移率低于第一有源层630的沟道区域633的迁移率，因此第一TFT Tr1的Vth可移动到正值。
另外，图22示出了其中第二有源层2230设置在第一有源层630下方的结构，但本公开内容不限于此。第二有源层2230可设置在第一有源层630上方。
如上所述，根据本公开内容实施方式的电子装置可包括具有图6A、图11、图12、图21和图22的结构之中的至少一种结构的第一TFT Tr1并且还可包括具有不同结构的晶体管。
图23是图解设置在根据本公开内容再一实施方式的电子装置中的TFT结构的剖面图。
在下面的描述中，可省略与上述实施方式相同的细节(配置、效果等)。
参照图23，根据本公开内容实施方式的电子装置可包括具有图6A、图11、图12、图21和图22的上述结构之中的至少一种结构的第一TFT Tr1，并且可另外包括图23中所示的第二TFT Tr2。
第二TFT Tr2可包括第三有源层2330、第三栅极电极2350、第三电极2371和第四电极2372。
具体地，至少一个缓冲层620可设置在基板610上，并且第三有源层2330可设置在缓冲层620上。
第三有源层2330可以是氧化物半导体。
第三有源层2330可包括第五区域2331、与第五区域2331分隔开的第六区域2332、以及设置在第五区域2331与第六区域2332之间的第三有源层2330的沟道区域2333。
栅极绝缘膜640可设置在第三有源层2330上。
栅极绝缘膜640可设置成暴露第三有源层2330的一部分。
例如，栅极绝缘膜640可设置成暴露第三有源层2330的第五区域2331和第六区域2332。第三有源层2330的第五区域2331和第六区域2332可以是导电区域。
第三栅极电极2350可设置在栅极绝缘膜640上。尽管图23中未示出，但第三栅极电极2350可与第一TFT Tr1的上述第一和第二栅极电极设置在同一层。
第三栅极电极2350可包括铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、硅(Si)、银(Ag)、金(Au)和它们的合金之中的任意一种，但本公开内容不限于此。
第三栅极电极2350可与第三有源层2330的沟道区域2333重叠。
层间绝缘膜660可设置在第三栅极电极2350上。
第二TFT Tr2的第三电极2371和第四电极2372可彼此分隔设置在层间绝缘膜660上。第三电极2371和第四电极2372可与第一TFT Tr1的上述第一电极和第二电极设置在同一层，但本公开内容不限于此。
第三电极2371可通过设置在层间绝缘膜660中的接触孔连接至第三有源层2330的第五区域2331，并且第四电极2372可通过设置在层间绝缘膜660中的另一接触孔连接至第三有源层2330的第六区域2332。
第二TFT Tr2可具有单个沟道区域2333，因为在第三有源层2330上设置了单个第三栅极电极2350。
具体地，由于单个沟道区域2333与具有特定氢扩散势垒的单个第三栅极电极2350重叠，因此第三有源层2330的单个沟道区域2333中的氢含量可以是均匀的，而与区域无关。
由于该原因，如图23中所示，第三有源层2330的沟道区域2333中的费米能级可以是均匀的。
另外，第二TFT Tr2可以是驱动晶体管以外的TFT，例如，图3和图4的第一晶体管和第二晶体管以及图5的上拉晶体管和下拉晶体管中至少之一。
当第二TFT Tr2是驱动晶体管以外的TFT时，需要较高的操作速度，因而第三栅极电极2350的氢扩散势垒可较低。因此，第三有源层2330的沟道区域2333中的氢含量可较高。
因此，如图23中所示，第二TFT Tr2的费米能级与导带相邻，使得第二TFT Tr2可具有较高的迁移率和较低的S参数。
此外，具有图6A、图11、图12、图21和图22的结构之中的至少一种结构的第一TFTTr1可以是设置在电子装置中的驱动晶体管，但本公开内容不限于此。
根据本公开内容的实施方式，可提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板具有其中在一个有源层上的同一层设置两个不同的栅极电极以同时控制TFT的阈值电压、迁移率和S参数的结构。
根据本公开内容的实施方式，可提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板包括具有正阈值电压值和高S参数的驱动晶体管。
根据本公开内容的实施方式，可提供一种TFT阵列基板和包括该TFT阵列基板的电子装置，该TFT阵列基板包括具有高迁移率的TFT结构。
根据本公开内容的实施方式，可在一个面板中同时提供具有正Vth值和高S参数的驱动晶体管以及包括具有高迁移率的TFT结构的TFT(驱动晶体管以外的晶体管)。
已提供了上面的描述以使本领域技术人员能够获得并使用本公开内容的技术构思，并且在特定应用及其要求的情况下提供了上面的描述。对上述实施方式的各种修改、增加和替换对于本领域技术人员来说将是很显然的，在不背离本公开内容的精神和范围的情况下，在此限定的一般原理可应用于其他实施方式和应用。上面的描述和附图仅是为了说明的目的而提供了本公开内容的技术构思的示例。就是说，公开的实施方式旨在说明本公开内容的技术构思的范围。因而，本公开内容的范围不限于示出的这些实施方式，而是与权利要求一致的最宽范围相符合。本公开内容的保护范围应当基于随后的权利要求进行解释，其等同范围内的所有技术构思都应当被解释为包括在本公开内容的范围内。

Claims (20)

1.一种电子装置，包括：
包括至少一个第一薄膜晶体管的面板；和
配置成驱动所述面板的驱动电路，
其中所述面板包括：
基板；
设置在所述基板上的第一有源层，所述第一有源层包括第一区域、与所述第一区域分隔开的第二区域、以及设置在所述第一区域与所述第二区域之间的沟道区域，并且所述第一有源层由氧化物半导体形成；
设置在所述第一有源层上的栅极绝缘膜；
设置在所述栅极绝缘膜上的第一栅极电极；
第二栅极电极，所述第二栅极电极与所述第一栅极电极设置在同一层，以与所述第一栅极电极的一端重叠，并且所述第二栅极电极被施加与施加至所述第一栅极电极的信号对应的信号；
设置在其上设置有所述第一栅极电极和所述第二栅极电极的所述基板上的层间绝缘膜；和
彼此分隔地设置在所述层间绝缘膜上的第一电极和第二电极。
2.根据权利要求1所述的电子装置，其中所述第一栅极电极和所述第二栅极电极包括具有不同氢形成能和不同氢扩散势垒的材料。
3.根据权利要求2所述的电子装置，其中所述第一栅极电极和所述第二栅极电极的每一个包括铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、硅(Si)、银(Ag)、金(Au)和它们的合金之中的任意一种，并且
所述第一栅极电极和所述第二栅极电极包括不同的材料。
4.根据权利要求1所述的电子装置，其中所述第一有源层的所述沟道区域包括第一沟道区域和与所述第一沟道区域一体的第二沟道区域，
所述第一沟道区域与所述第一栅极电极重叠，
所述第二沟道区域与所述第二栅极电极重叠，并且
所述沟道区域的同时与所述第一栅极电极和所述第二栅极电极重叠的区域包括在与所述第一栅极电极和所述第二栅极电极中的具有高氢扩散势垒的一个栅极电极重叠的所述第一沟道区域或所述第二沟道区域中。
5.根据权利要求4所述的电子装置，其中所述第一沟道区域的费米能级与所述第二沟道区域的费米能级不同，并且
能带在所述第一沟道区域与所述第二沟道区域的边界处弯曲。
6.根据权利要求4所述的电子装置，其中所述第一沟道区域的氢含量与所述第二沟道区域的氢含量不同。
7.根据权利要求4所述的电子装置，其中所述第一栅极电极的长度与所述第二栅极电极的长度不同，并且
所述第一沟道区域的长度与所述第二沟道区域的长度不同。
8.根据权利要求1所述的电子装置，其中与所述第一栅极电极重叠的所述栅极绝缘膜的厚度对应于与所述第二栅极电极重叠的所述栅极绝缘膜的厚度。
9.根据权利要求1所述的电子装置，其中在所述面板中设置有与所述第一薄膜晶体管相同的多个第一薄膜晶体管，并且
对所述至少一个第一薄膜晶体管的所述第一栅极电极和所述第二栅极电极施加相同的数据电压。
10.根据权利要求9所述的电子装置，其中所述第一栅极电极的氢扩散势垒低于所述第二栅极电极的氢扩散势垒。
11.根据权利要求10所述的电子装置，其中当所述第一薄膜晶体管的载流子在所述第一有源层中从与所述第一栅极电极重叠的第一沟道区域朝向与所述第二栅极电极重叠的第二沟道区域移动时，所述第一沟道区域的费米能级高于所述第二沟道区域的费米能级。
12.根据权利要求10所述的电子装置，其中所述第一栅极电极的长度大于所述第二栅极电极的长度。
13.根据权利要求1所述的电子装置，其中在所述面板中设置有多个驱动晶体管和与所述第一薄膜晶体管相同的多个第一薄膜晶体管，并且
所述至少一个第一薄膜晶体管是给所述驱动晶体管传送信号的薄膜晶体管或者是设置在作为所述面板的有效区域的外围区域的非有效区域中的薄膜晶体管。
14.根据权利要求13所述的电子装置，其中所述第一栅极电极的氢扩散势垒高于所述第二栅极电极的氢扩散势垒。
15.根据权利要求13所述的电子装置，其中当所述第一薄膜晶体管的载流子在所述第一有源层中从与所述第一栅极电极重叠的第一沟道区域朝向与所述第二栅极电极重叠的第二沟道区域移动时，所述第一沟道区域的费米能级低于所述第二沟道区域的费米能级。
16.根据权利要求15所述的电子装置，其中所述第一栅极电极的长度小于所述第二栅极电极的长度。
17.根据权利要求1所述的电子装置，进一步包括设置在所述第一有源层上方或下方的第二有源层，
其中所述第二有源层的沟道区域中的迁移率低于所述第一有源层的所述沟道区域中的迁移率。
18.根据权利要求1所述的电子装置，进一步包括设置在所述面板上的至少一个第二薄膜晶体管，
其中所述第二薄膜晶体管包括：
设置在所述基板上的第三有源层；
第三栅极电极，所述第三栅极电极设置在所述第三有源层上并且与所述第一栅极电极和所述第二栅极电极设置在同一层；和
第三电极和第四电极，所述第三电极和所述第四电极彼此分隔地设置在所述层间绝缘膜上并且与所述第一电极和所述第二电极设置在同一层，并且所述第三电极和所述第四电极连接至所述第三有源层。
19.根据权利要求18所述的电子装置，其中所述第二薄膜晶体管是给设置在所述面板中的驱动晶体管传送信号的薄膜晶体管或者是设置在作为所述面板的有效区域的外围区域的非有效区域中的薄膜晶体管。
20.一种薄膜晶体管阵列基板，包括：
基板；
设置在所述基板上的第一有源层，所述第一有源层包括第一区域、与所述第一区域分隔开的第二区域、以及设置在所述第一区域与所述第二区域之间的沟道区域，并且所述第一有源层由氧化物半导体形成；
设置在所述第一有源层上的栅极绝缘膜；
设置在所述栅极绝缘膜上的第一栅极电极；
第二栅极电极，所述第二栅极电极与所述第一栅极电极设置在同一层，以与所述第一栅极电极的一端重叠，并且所述第二栅极电极被施加与施加至所述第一栅极电极的信号对应的信号；
设置在其上设置有所述第一栅极电极和所述第二栅极电极的所述基板上的层间绝缘膜；和
彼此分隔地设置在所述层间绝缘膜上的第一电极和第二电极。
CN202011362506.9A 2019-12-23 2020-11-27 薄膜晶体管阵列基板和包括其的电子装置 Active CN113097221B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190173298A KR102625951B1 (ko) 2019-12-23 2019-12-23 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR10-2019-0173298 2019-12-23

Publications (2)

Publication Number Publication Date
CN113097221A true CN113097221A (zh) 2021-07-09
CN113097221B CN113097221B (zh) 2024-04-05

Family

ID=76439329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011362506.9A Active CN113097221B (zh) 2019-12-23 2020-11-27 薄膜晶体管阵列基板和包括其的电子装置

Country Status (3)

Country Link
US (2) US11482623B2 (zh)
KR (1) KR102625951B1 (zh)
CN (1) CN113097221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220052001A (ko) * 2020-10-20 2022-04-27 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140291635A1 (en) * 2013-03-29 2014-10-02 Lg Display Co., Ltd. Thin-film transistor, method for manufacturing the same and display device including the same
US20160379562A1 (en) * 2015-06-25 2016-12-29 Samsung Display Co., Ltd. Thin film transistor substrate and organic light-emitting diode display apparatus
US20170110049A1 (en) * 2015-10-19 2017-04-20 Samsung Display Co., Ltd. Organic light-emitting display apparatus
CN106935214A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 显示设备
US20190296153A1 (en) * 2018-03-22 2019-09-26 Samsung Display Co., Ltd. Thin film transistor array panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR102482856B1 (ko) * 2017-12-15 2022-12-28 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140291635A1 (en) * 2013-03-29 2014-10-02 Lg Display Co., Ltd. Thin-film transistor, method for manufacturing the same and display device including the same
CN105308752A (zh) * 2013-03-29 2016-02-03 乐金显示有限公司 薄膜晶体管、其制造方法和包括其的显示装置
US20160379562A1 (en) * 2015-06-25 2016-12-29 Samsung Display Co., Ltd. Thin film transistor substrate and organic light-emitting diode display apparatus
US20170110049A1 (en) * 2015-10-19 2017-04-20 Samsung Display Co., Ltd. Organic light-emitting display apparatus
CN106935214A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 显示设备
US20190296153A1 (en) * 2018-03-22 2019-09-26 Samsung Display Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
KR20210081090A (ko) 2021-07-01
US20210193839A1 (en) 2021-06-24
US20230014588A1 (en) 2023-01-19
US11482623B2 (en) 2022-10-25
CN113097221B (zh) 2024-04-05
KR102625951B1 (ko) 2024-01-16
US11881531B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US11735638B2 (en) Thin film transistor array substrate and electronic device including the same
US11515425B2 (en) Thin film transistor array substrate and electronic device including the same
CN111200024A (zh) 具有垂直结构的晶体管和电子装置
US11600677B2 (en) Thin film transistor array substrate and electronic device including the same
US11881531B2 (en) Thin film transistor array substrate and electronic device including the same
US20230215955A1 (en) Thin film transistor array substrate and electronic device including the same
KR20210085736A (ko) 표시장치
US11705463B2 (en) Transistor array substrate and electronic device including same
US20220130944A1 (en) Thin film transistor array substrate and electronic device including the same
JP7493570B2 (ja) 薄膜トランジスターアレイ基板及びこれを含む電子装置
US11910652B2 (en) Organic light emitting display panel and organic light emitting display device including the same
KR102486147B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR20220074588A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR20230100978A (ko) 유기발광 표시장치 및 유기발광 표시패널
CN116093110A (zh) 显示设备
CN116486747A (zh) 像素和显示设备
KR20210085731A (ko) 표시장치
KR20170049712A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant