CN116093110A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN116093110A
CN116093110A CN202211159121.1A CN202211159121A CN116093110A CN 116093110 A CN116093110 A CN 116093110A CN 202211159121 A CN202211159121 A CN 202211159121A CN 116093110 A CN116093110 A CN 116093110A
Authority
CN
China
Prior art keywords
active layer
electrode
sacrificial
display device
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211159121.1A
Other languages
English (en)
Inventor
崔弘洛
李道炯
丁燦墉
玉敬喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116093110A publication Critical patent/CN116093110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示设备。被定位在基板上的主有源层包括沟道区域、被定位在沟道区域的第一侧的第一导体化区域以及被定位在沟道区域的与第一侧相反的第二侧的第二导体化区域。至少一个牺牲有源层被定位在主有源层上。栅极绝缘膜被定位在主有源层的沟道区域上。第一电极被定位在至少一个牺牲有源层上。第一电极的一部分与主有源层的第一导体化区域重叠。第二电极被定位在至少一个牺牲有源层上。第二电极的一部分与主有源层的第二导体化区域重叠。被定位在栅极绝缘膜上的第三电极与主有源层的沟道区域重叠。

Description

显示设备
相关申请的交叉引用
本申请要求享有于2021年11月8日提交的韩国专利申请第10-2021-0152621号的优先权，该专利申请通过引用被并入以用于所有目的，如同在本文中完全阐述一样。
技术领域
实施例涉及一种显示设备。
背景技术
在电子器件领域，晶体管被广泛用作开关器件或驱动器件。具体地，可在玻璃基板或塑料基板上制造的薄膜晶体管被广泛用作例如液晶显示(LCD)设备或有机发光显示设备之类的显示设备的开关器件。
基于其有源层的材料，薄膜晶体管可被分为：非晶硅(a-Si)薄膜晶体管，其中非晶硅被用于有源层；多晶硅(poly-Si)薄膜晶体管，其中多晶硅被用于有源层；以及氧化物半导体薄膜晶体管，其中氧化物半导体被用于有源层。
由于非晶硅可在短时间内被沉积以形成有源层，因此a-Si薄膜晶体管在制造过程时间短和制造成本低方面具有优势。相比之下，由于a-Si薄膜晶体管的电流驱动能力低，并且由于低迁移率导致的阈值电压的变化，因此a-Si薄膜晶体管在有机发光显示设备中的使用受到不利的限制。
poly-Si薄膜晶体管是通过沉积非晶硅然后使沉积的非晶硅结晶而形成的。由于poly-Si薄膜晶体管的制造过程需要a-Si的结晶过程，因此增加了过程步骤的数量，从而增加了制造成本。此外，由于结晶过程是在高加工温度下进行的，因此难以在大面积器件中使用poly-Si薄膜晶体管。此外，由于poly-Si的特性，难以在poly-Si薄膜晶体管中获得一致性。
在氧化物半导体薄膜晶体管的情况下，有源层的氧化物半导体薄膜可以在相对较低的温度下形成。此外，氧化物半导体薄膜晶体管具有高迁移率，并根据其氧含量在电阻上有显著的变化。对于氧化物半导体薄膜晶体管来说，有利地容易获得预期的物理特性。此外，由于氧化物的特性，透明的氧化物半导体薄膜晶体管对于实现透明显示器来说是有利的。然而，为了在薄膜晶体管中使用氧化物有源层，可能需要形成连接到源电极和漏电极的连接部的单独的导体化过程。
在相关技术的晶体管制造过程中，可将金属沉积在有源层上，并可执行蚀刻过程。这里存在有源层可能被损坏的问题。此外，在相关技术的晶体管制造过程中，还存在有源层可能被沉积在有源层上的金属损坏的问题。
发明内容
在这方面，本公开的发明人已发明了一种具有能够防止损坏有源层的晶体管结构的显示设备。
实施例可提供一种具有能够在面板制造过程中防止损坏有源层的晶体管结构的显示设备。
实施例可提供一种具有与能够在面板制造过程中防止损坏有源层的晶体管结构相对应的电容器结构的显示设备。
实施例可提供一种具有即使在金属被沉积在有源层上时也能够防止金属损坏(或污染)有源层的晶体管结构的显示设备。
实施例可提供一种包括具有高性能、高稳定性和高可靠性的晶体管的显示设备。
根据实施例，提供了一种显示设备，包括：基板；主有源层，其被定位在基板上且包括沟道区域、被定位在沟道区域的第一侧的第一导体化区域以及被定位在沟道区域的与第一侧相反的第二侧的第二导体化区域；被定位在主有源层上的至少一个牺牲有源层；被定位在主有源层的沟道区域上的栅极绝缘膜；被定位在至少一个牺牲有源层上的第一电极，第一电极的一部分与主有源层的第一导体化区域重叠；被定位在至少一个牺牲有源层上的第二电极，第二电极的一部分与主有源层的第二导体化区域重叠；以及被定位在栅极绝缘膜上且与主有源层的沟道区域重叠的第三电极。
该至少一个牺牲有源层中的每一个的厚度可小于主有源层的厚度。
该至少一个牺牲有源层可包括一个牺牲有源层，且栅极绝缘膜可被定位在该一个牺牲有源层上。
该一个牺牲有源层的厚度可以是不均匀的，并且该一个牺牲有源层的与第一电极重叠的一部分的厚度和该一个牺牲有源层的与第二电极重叠的一部分的厚度中的每一个可大于该一个牺牲有源层的与第三电极重叠的一部分的厚度。
该一个牺牲有源层的最厚部分的厚度可小于主有源层的厚度。
该一个牺牲有源层可包括：与第一电极重叠的第一部分；与第二电极重叠的第二部分；与第三电极重叠的第三部分；以及不与第一电极、第二电极和第三电极中的任一个重叠的第四部分，其中第四部分可包括导体化部分，且第三部分的一部分可包括非导体化部分。
主有源层可包含第一半导体材料，并且牺牲有源层可包含与第一半导体材料不同的第二半导体材料。
该至少一个牺牲有源层可包括被定位在主有源层的第一导体化区域上的第一牺牲有源层，以及被定位在主有源层的第二导体化区域上的第二牺牲有源层，其中第一电极可被定位在第一牺牲有源层上，并且第二电极可被定位在第二牺牲有源层上。
第一牺牲有源层和第二牺牲有源层中的每一个可被导体化。
第一牺牲有源层和第二牺牲有源层中的每一个可包括第一半导体材料，且主有源层可包括与第一半导体材料不同的第二半导体材料。
第一半导体材料可具有第一蚀刻率，且第二半导体材料可具有小于第一蚀刻率的第二蚀刻率。
与第二半导体材料相比，第一半导体材料可被金属损坏得相对较多。
与第二半导体材料相比，第一半导体材料可被湿法蚀刻损坏得相对较少。
第一半导体材料可以是基于In的，且第二半导体材料可以是基于Sn的。
该显示设备还可包括：位于该至少一个牺牲有源层和第一电极之间的第一辅助电极；以及位于该至少一个牺牲有源层和第二电极之间的第二辅助电极。
第一辅助电极和第二辅助电极中的每一个可包括金属。
第一辅助电极和第二辅助电极中的每一个可包括透明导电氧化物。
该显示设备还可包括被设置在显示设备的显示区域或非显示区域内的晶体管，其中该晶体管包括主有源层、至少一个牺牲有源层、第一电极、第二电极和第三电极。
该显示设备还可包括：被定位在基板上且与主有源层的沟道区域重叠的遮光件；被定位在遮光件上且位于主有源层下方的缓冲层；被设置在显示设备的显示区域或非显示区域内的电容器；其中电容器可包括第一板、第二板和第三板，并且缓冲层可被定位在第一板和第二板之间，且栅极绝缘膜可被定位在第二板和第三板之间。
第一板可以是遮光件或包括遮光件中所包含的金属，第三板可包括电极板，该电极板是第三电极、与第三电极电连接或包含与第三电极相同的金属，且第二板可包括主板和牺牲板，主板包括由与主有源层中所包含的半导体材料相同的半导体材料形成的导体化材料，牺牲板包括由与至少一个牺牲有源层中所包含的半导体材料相同的半导体材料形成的导体化材料。
第三板可包括位于电极板和栅极绝缘膜之间的附加板；或者第二板可包括位于牺牲板和栅极绝缘膜之间的附加板。
附加板可包含金属材料，该金属材料与位于至少一个牺牲有源层和第一电极之间的第一辅助电极以及位于至少一个牺牲有源层和第二电极之间的第二辅助电极中的每一个中所包含的金属材料相同。
根据实施例，该显示设备具有在面板制造过程中能够防止损坏有源层的晶体管结构。
根据实施例，该显示设备具有与在面板制造过程中能够防止损坏有源层的晶体管结构相对应的电容器结构。
根据实施例，该显示设备具有即使在金属被沉积在有源层时也能够防止金属损坏(或污染)有源层的晶体管结构。
根据实施例，该显示设备包括具有高性能、高稳定性和高可靠性的晶体管。
附图说明
本公开的上述和其他目的、特征和优点将从以下结合附图的详细描述中得到更清楚的理解，其中：
图1是示出根据实施例的显示设备的配置的图；
图2示出了根据实施例的显示设备的子像素的等效电路；
图3示出了显示设备的子像素的另一等效电路；
图4是示出根据实施例的显示设备的子像素中的遮光件的图；
图5是示出根据实施例的显示设备的晶体管结构的横截面图；
图6A是图5中的X1区域的横截面图；
图6B是图5中的X2区域的横截面图；
图7是示出图5中的主有源层和牺牲有源层的结构的横截面图；
图8A是示出与图5中所示的晶体管结构相对应的电容器结构的横截面图；
图8B是示出与图5中所示的晶体管结构相对应的另一电容器结构的横截面图；
图9是示出根据实施例的显示设备中的晶体管结构的横截面图；
图10A是图9中的Y1区域的横截面图；
图10B是图9中的Y2区域的横截面图；
图11A是示出与图9中所示的晶体管结构相对应的电容器结构的横截面图；以及
图11B是示出与图9中所示的晶体管结构相对应的另一电容器结构的横截面图。
具体实施方式
在以下对本发明的示例或实施例的描述中，将参考附图，在附图中通过例示说明的方式示出了可被实现的具体示例或实施例，并且在附图中，使用相同的参考数字和附图标记来标示相同或类似的部件，即使它们被示出在彼此不同的附图中。此外，在以下对本发明的示例或实施例的描述中，当确定描述可能使本发明的某些实施例中的主题相当不明确时，将省略对纳入本文的公知功能和部件的详细描述。本文使用的术语如“包括”、“具有”、“包含”、“构成”、“由…制成”和“由…形成”一般是旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。如本文所使用的，单数形式旨在包括复数形式，除非上下文以其他方式明确指出。
术语例如“第一”、“第二”、“A”、“B”、“(A)”或“(B)”可在本文中用于描述本发明的要素。这些术语中的每一个不是被用来限定要素的本质、顺序、次序或数量等，而只是用来将相应的要素与其他要素区分开。
当提到第一元件“被连接或联接到”第二元件、“接触或重叠”第二元件等时，应被解释为不仅第一元件可以“被直接地连接或联接”到第二元件或“直接地接触或重叠”第二元件，而且第三元件也可“被插置”在第一元件和第二元件之间，或者第一元件和第二元件可以通过第四元件被彼此“连接或联接”、“接触或重叠”等。这里，第二元件可被包括在被彼此“连接或联接”、“接触或重叠”的两个或更多个元件中的至少一个内。
当时间相对术语，例如“之后”、“随后”、“接下来”、“之前”等，被用于描述要素或配置的过程或操作，或操作、加工、制造方法中的流程或步骤时，这些术语可被用于描述非连续或非序列的过程或操作，除非术语“直接”或“紧接”被一起使用。
此外，当提及任何尺寸、相对大小等时，应当考虑到要素或特征的数值或相应的信息(例如，水平、范围等)包括可能由各种因素(例如，工艺因素、内部或外部影响、噪声等)引起的公差或误差范围，即使没有具体给出相关描述。此外，术语“可”完全包括术语“能”的所有含义。
下面，将参考附图描述各种实施例。
图1是示出根据实施例的显示设备100的配置的图。
参考图1，根据实施例的显示设备100可包括显示面板110和驱动显示面板110的驱动器电路。
驱动器电路可包括数据驱动器电路120、栅极驱动器电路130等。驱动器电路还可包括控制数据驱动器电路120和栅极驱动器电路130的控制器140。
显示面板110可包括基板SUB和信号线，例如被设置在基板SUB上的多个数据线DL和多个栅极线GL。显示面板110可包括被连接到多个数据线DL和多个栅极线GL的多个子像素SP。
显示面板110可包括其上显示图像的显示区域DA和其上不显示图像的非显示区域NDA。在显示面板110中，用于显示图像的多个子像素SP被设置在显示区域DA内。在非显示区域NDA中，可设置焊盘部分，驱动器电路(即，数据驱动器电路120、栅极驱动器电路130和控制器140)被电连接到焊盘部分，驱动器电路被安装在焊盘部分上或者集成电路或印刷电路被连接到焊盘部分。
数据驱动器电路120是驱动多个数据线DL的电路，并且可以向多个数据线DL提供数据信号。控制器140可以向数据驱动器电路120提供控制信号DCS以控制数据驱动器电路120的操作时序。控制器140可以向栅极驱动器电路130提供栅极控制信号GCS以控制栅极驱动器电路130的操作时序。
控制器140可以在针对相应的帧定义的时间点开始扫描，将从外部源150输入的图像数据转换为具有能够由数据驱动器电路120读取的数据信号格式的图像数据Data，将图像数据Data提供给数据驱动器电路120，并且响应于扫描在适当的时间点控制数据驱动。
控制器140可输出各种栅极控制信号GCS，包括栅极启动脉冲(GSP)信号、栅极移位时钟(GSC)信号、栅极输出使能(GOE)信号等，以便控制栅极驱动器电路130。
控制器140可输出各种数据控制信号DCS，包括源极启动脉冲(SSP)信号、源极采样时钟(SSC)信号、源极输出使能(SOE)信号等，以便控制数据驱动器电路120。
控制器140可作为与数据驱动器电路120分开的部件来提供，或者可以与数据驱动器电路120结合以形成集成电路(IC)。
数据驱动器电路120通过接收来自控制器140的图像数据Data并向多个数据线DL提供数据电压来驱动多个数据线DL。在本文中，数据驱动器电路120也被称为源极驱动器电路。
数据驱动器电路120可包括一个或多个源极驱动器集成电路(SDIC)。
例如，每个SDIC可通过带式自动接合(tape-automated bonding，TAB)方法被连接到显示面板110、可通过玻璃上芯片(chip-on-glass，COG)方法或面板上芯片(chip onpanel，COP)方法被连接到显示面板110的接合焊盘或者可使用被连接到显示面板110的膜上芯片(chip-on-film，COF)结构来实现。
栅极驱动器电路130可以在控制器140的控制下输出具有导通电平或关断电平的栅极信号。栅极驱动器电路130可以通过向多个栅极线GL顺序地提供具有导通电平或关断电平的栅极信号来顺序地驱动多个栅极线GL。
栅极驱动器电路130可通过TAB方法被连接到显示面板110、可通过COG方法或COP方法被连接到显示面板110的接合焊盘或者可通过COF方法被连接到显示面板110。替代性地，栅极驱动器电路130可以通过面板内栅极(gate-in-panel，GIP)方法被形成在显示面板110的非显示区域NDA内。栅极驱动器电路130可被设置在基板SUB上或被连接到基板SUB。也就是说，当栅极驱动器电路130是GIP类型时，栅极驱动器电路130可在显示面板110的非显示区域NDA内被设置在基板SUB上。当栅极驱动器电路130是COG类型、COF类型等时，栅极驱动器电路130可被连接到基板SUB。
此外，数据驱动器电路120和栅极驱动器电路130的至少一个驱动器电路可被设置在显示区域DA内。例如，数据驱动器电路120和栅极驱动器电路130的至少一个驱动器电路可被设置成不与子像素SP重叠或与子像素SP的一部分或全部重叠。
当多个栅极线GL中的特定栅极线GL被栅极驱动器电路130开启时，数据驱动器电路120可以将从控制器140接收的图像数据Data转换为模拟电压并将该模拟电压提供给多个数据线DL。
数据驱动器电路120可被连接到显示面板110的一侧(例如，顶侧或底侧)。数据驱动器电路120可被连接到显示面板110的两侧(例如，顶侧和底侧)或者被连接到显示面板110的四侧中的两侧或更多侧，这取决于驱动方法、显示面板的设计等。
栅极驱动器电路130可被连接到显示面板110的一侧(例如，左侧或右侧)。栅极驱动器电路130可被连接到显示面板110的两侧(例如，左侧和右侧)，或者被连接到显示面板110的四侧中的两侧或更多侧，这取决于驱动方法、显示面板的设计等。
控制器140可以是典型的显示领域中使用的时序控制器，可以是包括时序控制器并且能够执行其他控制功能的控制装置，可以是不同于时序控制器的控制装置，或者可以是控制装置中的电路。控制器140可被实现为各种电路或电子部件，例如集成电路(IC)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、处理器等。
控制器140可被安装在印刷电路板(PCB)、柔性印刷电路(FPC)等上，并且通过PCB、FPC等被电连接到数据驱动器电路120和栅极驱动器电路130。
根据本发明的实施例的显示设备100可以是例如液晶显示设备的显示器，其包括背光单元，或者可以是例如有机发光二极管(OLED)显示器、量子点显示器或微型发光二极管(LED)显示器之类的自发光显示器。
当根据本发明的实施例的显示设备100是OLED显示器时，每个子像素SP可包括作为发射器件的自发光OLED。当显示设备100是量子点显示器时，每个子像素SP可包括被实现为作为自发光半导体晶体的量子点的发射器件。当根据本发明的实施例的显示设备100是微型LED显示器时，每个子像素SP可包括作为发射器件的基于无机材料形成的自发光微型LED。
图2示出了根据实施例的显示设备100的子像素SP的等效电路，并且图3示出了显示设备100的子像素SP的另一等效电路。
参考图2，根据实施例的显示设备100的显示面板110中设置的多个子像素SP中的每一个可包括发射器件ED、驱动晶体管DRT、扫描晶体管SCT和存储电容器Cst。
参考图2，发射器件ED可包括像素电极PE、公共电极CE以及被定位在像素电极PE和公共电极CE之间的发射层EL。
发射器件ED的像素电极PE可以是被设置在每个子像素SP上的电极，而公共电极CE可以是被公共地设置在所有子像素SP上的电极。这里，像素电极PE可以是阳极，而公共电极CE可以是阴极。相反，像素电极PE可以是阴极，而公共电极CE可以是阳极。
例如，发射器件ED可以是有机发光二极管(OLED)、无机发光二极管(LED)或量子点发射器件。
驱动晶体管DRT可包括用于驱动发光器件ED的第一节点N1、第二节点N2、第三节点N3等。
驱动晶体管DRT的第一节点N1可以是驱动晶体管DRT的栅极节点，并且被电连接到扫描晶体管SCT的源极节点或漏极节点。驱动晶体管DRT的第二节点N2可以是驱动晶体管DRT的源极节点或漏极节点，并且被电连接到感测晶体管SENT(见图3)的源极节点或漏极节点，并且被电连接到发射器件ED的像素电极PE。驱动晶体管DRT的第三节点N3可被电连接到驱动电压线DVL，通过驱动电压线DVL提供驱动电压EVDD。
扫描晶体管SCT可以由作为一种类型的栅极信号的扫描信号SCAN来控制，并且被连接到驱动晶体管DRT的第一节点N1和数据线DL。也就是说，扫描晶体管SCT可以由通过作为一种类型的栅极线GL的扫描信号线SCL提供的扫描信号SCAN来导通或关断，并控制数据线DL和驱动晶体管DRT的第一节点N1之间的连接。
扫描晶体管SCT可以由具有导通电平电压的扫描信号SCAN来导通，以将通过数据线DL提供的数据电压Vdata传输到驱动晶体管DRT的第一节点N1。
这里，当扫描晶体管SCT是N型晶体管时，扫描信号SCAN的导通电平电压可以是高电平电压。当扫描晶体管SCT是P型晶体管时，扫描信号SCAN的导通电平电压可以是低电平电压。
存储电容器Cst可被连接到驱动晶体管DRT的第一节点N1和第二节点N2。存储电容器Cst被充入与存储电容器Cst的两端之间的电压差相对应的电荷量，并用于保持两端之间的电压差且持续预定的帧时间。因此，在预定的帧时间内，相应的子像素SP可发光。
参考图3，根据本发明的实施例的显示设备100的显示面板110中设置的多个子像素SP中的每一个还可包括感测晶体管SENT。
感测晶体管SENT可以由作为一种类型的栅极信号的感测信号SENSE来控制，并且被连接到驱动晶体管DRT的第二节点N2和参考电压线RVL。换句话说，感测晶体管SENT可由通过作为一种类型的栅极线GL的感测信号线SENL提供的感测信号SENSE来导通或关断，以控制参考电压线RVL和驱动晶体管DRT的第二节点N2之间的连接。
感测晶体管SENT可由具有导通电平电压的感测信号SENSE来导通，以将通过参考电压线RVL提供的参考电压Vref传输到驱动晶体管DRT的第二节点N2。
此外，感测晶体管SENT可由具有导通电平电压的感测信号SENSE来导通，以将驱动晶体管DRT的第二节点N2的电压传输到参考电压线RVL。
这里，当感测晶体管SENT是N型晶体管时，感测信号SENSE的导通电平电压可以是高电平电压。当感测晶体管SENT是P型晶体管时，感测信号SENSE的导通电平电压可以是低电平电压。
感测晶体管SENT将驱动晶体管DRT的第二节点N2的电压传输到参考电压线RVL的功能可被用于驱动中以感测子像素SP的特性。在这种情况下，被传输到参考电压线RVL的电压可以是被用于计算子像素SP的特性的电压，或者是子像素SP的特性被反映在其上的电压。
驱动晶体管DRT、扫描晶体管SCT和感测晶体管SENT中的每一个可以是N型晶体管或P型晶体管。在本公开中，为简洁起见，驱动晶体管DRT、扫描晶体管SCT和感测晶体管SENT中的每一个将被示为N型晶体管。
存储电容器Cst可以是被有意地设计为在驱动晶体管DRT外部提供的外部电容器，而不是寄生电容器，例如存在于驱动晶体管DRT的栅极节点和源极节点(或漏极节点)之间的内部电容器(即，Cgs或Cgd)。
扫描信号线SCL和感测信号线SENL可以是不同的栅极线GL。在这种情况下，扫描信号SCAN和感测信号SENSE可以是不同的栅极信号，扫描晶体管SCT在单个子像素SP中的通断时序可以独立于感测晶体管SENT在同一子像素SP中的通断时序。也就是说，在单个子像素SP中扫描晶体管SCT的通断时序和感测晶体管SENT的通断时序可以是相同的，或可以是彼此不同的。
替代性地，扫描信号线SCL和感测信号线SENL可以是相同的栅极线GL。在单个子像素SP中扫描晶体管SCT的栅极节点和感测晶体管SENT的栅极节点可被连接到单个栅极线GL。在这种情况下，扫描信号SCAN和感测信号SENSE可以是相同的栅极信号，并且在单个子像素SP中扫描晶体管SCT的通断时序和感测晶体管SENT的通断时序可以是相同的。
图2和图3中所示的子像素SP的结构仅是出于说明的目的，并且可以通过进一步包括一个或多个晶体管或一个或多个电容器而在形式上进行各种修改。
此外，在图2和图3中，已经通过假设显示设备100是自发光显示设备来描述子像素结构。替代性地，当显示设备100是液晶显示器(LCD)时，每个子像素SP可包括晶体管、像素电极等。
图4是示出根据实施例的显示设备100的子像素SP中的遮光件LS的图。
参考图4，在根据实施例的显示设备100的子像素SP中，驱动晶体管DRT可具有独特的特性，例如阈值电压和迁移率。当驱动晶体管DRT的独特特性改变时，驱动晶体管DRT的电流驱动性能(即，电流供应性能)也可能改变，从而改变相应的子像素SP的发射特性。
驱动晶体管DRT的器件特性(例如阈值电压和迁移率)可以随着驱动晶体管DRT的驱动时间而改变。此外，当驱动晶体管DRT被光照射时，具体地，驱动晶体管DRT的沟道区域被光照射时，驱动晶体管DRT的器件特性(例如阈值电压和迁移率)可能改变。
因此，如图4所示，为了减少驱动晶体管DRT的器件特性的变化(例如阈值电压或迁移率的变化)，可以邻近驱动晶体管DRT设置遮光件LS。例如，可在驱动晶体管DRT的沟道区域下方设置遮光件LS。
遮光件LS可被设置在驱动晶体管DRT的沟道区域下方，以作为驱动晶体管DRT的主体。
在驱动晶体管DRT中可能发生体效应。为了减少体效应的影响，作为驱动晶体管DRT的主体的遮光件LS可被电连接到驱动晶体管DRT的第二节点N2。这里，驱动晶体管DRT的第二节点N2可以是驱动晶体管DRT的源极节点。
同时，遮光件LS不仅可被设置在驱动晶体管DRT的沟道区域下方，而且可被设置在另一晶体管(例如，扫描晶体管SCT或感测晶体管SENT)的沟道区域下方。
此外，在晶体管形成过程中，有源层的沟道区域可能被蚀刻(具体地，湿法蚀刻)损坏。当在有源层上形成金属时，有源层的沟道区域可能被损坏。在本文中，有源层可被称为半导体层或沟道层。在本文中，损坏也可被解释为污染。
实施例公开了一种能够减少作为沟道层的有源层在蚀刻过程或金属形成过程中可能被损坏的风险的晶体管结构。因此，根据实施例的显示设备100的晶体管可以具有高性能、高稳定性和高可靠性。
这里，具有根据实施例的晶体管结构的晶体管可以是被设置在显示面板110中的全部或一些晶体管。在一示例中，具有根据实施例的晶体管结构的晶体管可包括在每个子像素SP中的全部或一些晶体管。在另一示例中，具有根据实施例的晶体管结构的晶体管可包括在GIP型栅极驱动器电路130中的全部或一些晶体管。
根据实施例的晶体管结构可以是不仅包括主有源层而且还包括用于防止损坏主有源层的牺牲有源层的结构。在本文中，该晶体管也将被称为薄膜晶体管(TFT)。
图5是示出根据实施例的显示设备100的晶体管结构的横截面图，图6A是图5中的X1区域的横截面图，图6B是图5中的X2区域的横截面图，图7是示出图5中的主有源层MACT和牺牲有源层SACT的结构的横截面图。在图7中，为了描述主有源层MACT和牺牲有源层SACT中的每一个的结构，电极E1、E2和E3、主有源层MACT和牺牲有源层SACT被以分解视图来示出。
参考图5、图6A、图6B和图7，根据实施例的显示设备100可包括主有源层MACT、牺牲有源层SACT、栅极绝缘膜GI、第一电极E1、第二电极E2、第三电极E3等。
参考图5、图6A、图6B和图7，主有源层MACT可被定位在基板SUB上，并且包括沟道区域CHA、被定位在沟道区域CHA的第一侧的第一导体化区域CA1以及被定位在沟道区域CHA的与第一侧相反的第二侧的第二导体化区域CA2。
参考图5、图6A、图6B和图7，牺牲有源层SACT可被定位在主有源层MACT上。
参考图5、图6A、图6B和图7，栅极绝缘膜GI可被定位在牺牲有源层SACT上以及主有源层MACT的沟道区域CHA上。
参考图5、图6A、图6B和图7，第一电极E1可被定位在牺牲有源层SACT上。第一电极E1的一部分可以与主有源层MACT的第一导体化区域CA1重叠。
第二电极E2可被定位在牺牲有源层SACT上。第二电极E2的一部分可以与主有源层MACT的第二导体化区域CA2重叠。
第三电极E3可被定位在栅极绝缘膜GI上。第三电极E3的一部分可以与主有源层MACT的沟道区域CHA重叠。
第三电极E3可以是栅电极，第一电极E1可以是源电极或漏电极，第二电极E2可以是漏电极或源电极。
参考图5、图6A、图6B和图7，在实施例中，主有源层MACT的沟道区域CHA可用作主沟道。牺牲有源层SACT可用作牺牲层。尽管根据实施例的牺牲有源层SACT用作牺牲层，但牺牲有源层SACT是保留在最终产品中的有源层。此外，在实施例中，牺牲有源层SACT可用作主有源层MACT的沟道区域CHA的界面(interface)。
在这方面，在实施例中，主有源层MACT和牺牲有源层SACT中的每一个可具有独特的特征。这里，独特的特征可包括关于例如厚度、材料特征等的结构特征。下面将更详细地描述这些特征。
参考图5，牺牲有源层SACT的厚度Hs可以小于主有源层MACT的厚度Hm。因此，载流子(例如，电子和空穴)的传输可以适当地进行。主有源层MACT作为主沟道的功能不受阻碍。
例如，牺牲有源层SACT的厚度Hs可以是均匀的，或者在一些情况下，可以是不均匀的。
参考图5、图6A、图6B和图7，当牺牲有源层SACT的厚度Hs是不均匀的时，牺牲有源层SACT的与第一电极E1重叠的一部分的第一厚度Hs1和牺牲有源层SACT的与第二电极E2重叠的一部分的第二厚度Hs2中的每一个可以大于牺牲有源层SACT的与第三电极E3重叠的一部分的厚度Hs3。
参考图5、图6A、图6B和图7，牺牲有源层SACT的最厚部分的第一厚度Hs1和第二厚度Hs2中的每一个可以小于主有源层MACT的厚度Hm。
参考图5、图6A、图6B和图7，牺牲有源层SACT可包括与第一电极E1重叠的第一部分PART1、与第二电极E2重叠的第二部分PART2、与第三电极E3重叠的第三部分PART3以及不与第一电极E1、第二电极E2和第三电极E3中的任一个重叠的第四部分PART4。
参考图5、图6A、图6B和图7，在牺牲有源层SACT中，第四部分PART4可包括由导体化区域CA形成的至少一部分，并且第三部分PART3的一部分可包括非导体化区域。
例如，在牺牲有源层SACT中，第三部分PART3可以不被导体化，并且第一部分PART1、第二部分PART2和第四部分PART4包括由导体化区域CA形成的至少一部分。然而，在牺牲有源层SACT中，第三部分PART3的两侧的与第四部分PART4相邻的部分可以处于被导体化的状态。
因此，牺牲有源层SACT可以用作主有源层MACT的沟道区域CHA的界面，同时用作牺牲层。
参考图5、图6A、图6B和图7，根据实施例的显示设备100还可包括位于牺牲有源层SACT和第一电极E1之间的第一辅助电极AUX1以及位于牺牲有源层SACT和第二电极E2之间的第二辅助电极AUX2。
例如，第一辅助电极AUX1和第二辅助电极AUX2中的每一个可包含金属。
第一辅助电极AUX1和第二辅助电极AUX2中的每一个可通过湿法蚀刻来形成。
根据实施例，由于牺牲有源层SACT被定位在主有源层MACT上，在用于形成第一辅助电极AUX1和第二辅助电极AUX2的湿法蚀刻期间，牺牲有源层SACT可以因湿法蚀刻而被牺牲，从而防止主有源层MACT被蚀刻。
此外，在用于形成第一辅助电极AUX1和第二辅助电极AUX2的湿法蚀刻中，第一辅助电极AUX1和第二辅助电极AUX2中所包含的金属可能是对周围环境的污染物。然而，根据实施例，由于牺牲有源层SACT被定位在主有源层MACT上，因此可以避免用作主沟道的主有源层MACT的表面在湿法蚀刻期间被作为副产品产生的金属(例如，第一辅助电极AUX1和第二辅助电极AUX2中的每一个中所包含的金属)损坏(或污染)的现象。
关于上述特征，主有源层MACT可包含具有相对高的蚀刻率的第一半导体材料。相比之下，牺牲有源层SACT可包含具有相对低的蚀刻率的第二半导体材料。
主有源层MACT可包含被金属损坏得相对较多的第一半导体材料。相比之下，牺牲有源层SACT可包含被金属损坏得相对较少的第二半导体材料。
因此，被定位在主有源层MACT上的牺牲有源层SACT可以防止用作主沟道的主有源层MACT的表面被在形成第一辅助电极AUX1和第二辅助电极AUX2的过程中作为副产品产生的金属损坏。
主有源层MACT可包含被湿法蚀刻损坏得较少的第一半导体材料。相比之下，牺牲有源层SACT可包含被湿法蚀刻损坏得较多的第二半导体材料。在本文中，由湿法蚀刻造成的损坏可以是指半导体材料的电气特性的变化。在这种情况下，主有源层MACT的沟道区域CHA可能不用作沟道，载流子(例如电子或空穴)的传输特性可能退化，或者相应的晶体管的通断特性可能退化。
因此，由于牺牲有源层SACT被定位在主有源层MACT上，牺牲有源层SACT可通过湿法蚀刻而首先被蚀刻，而主有源层MACT可避免被蚀刻。即使主有源层MACT被蚀刻，主有源层MACT也被湿法蚀刻损坏得较少，因此可以避免主有源层MACT被蚀刻到主有源层MACT不能正常地用作主沟道的程度。
同时，为了减少主有源层MACT在湿法蚀刻中被蚀刻的可能性，在具有至少预定厚度的牺牲有源层SACT被形成之后执行湿法处理。因此，被蚀刻部分的厚度Hs3可以小于未被湿法蚀刻过程蚀刻的部分的厚度(Hs1或Hs2)。
牺牲有源层SACT的未被湿法蚀刻蚀刻的部分可包括与第一辅助电极AUX1重叠的部分以及与第二辅助电极AUX2重叠的部分。
为了减少主有源层MACT可能被蚀刻的可能性，即使形成具有至少预定厚度Hs的牺牲有源层SACT，牺牲有源层SACT也不应太厚而阻碍主有源层MACT作为主沟道的功能。
同时，为了防止用作主沟道的主有源层MACT的表面被在形成第一辅助电极AUX1和第二辅助电极AUX2的过程中作为副产品产生的金属损坏，第一辅助电极AUX1和第二辅助电极AUX2的每一个可包含透明导电氧化物(TCO)，而不是金属。
如上所述，主有源层MACT可包含第一半导体材料。牺牲有源层SACT可包含与第一半导体材料不同的第二半导体材料。
例如，主有源层MACT可以包含基于In的第一半导体材料。牺牲有源层SACT可包含基于Sn的第二半导体材料。
例如，基于In的第一半导体材料可包括铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)等。基于Sn的第二半导体材料可包括铟锡锌氧化物(ITZO)、铟锡镓锌氧化物(ITGZO)、锡(II)氧化物(SnO)、锡氧化物(Sn2O)、锡(IV)氧化物(SnO2)等。
例如，第一半导体材料的蚀刻率可高于第二半导体材料的蚀刻率。
例如，第一半导体材料可被金属损坏得相对较多，而第二半导体材料可被金属损坏得相对较少。
例如，第一半导体材料可被湿法蚀刻损坏得相对较少，而第二半导体材料可被湿法蚀刻损坏得相对较多。
参考图5、图6A、图6B和图7，所有的第一电极E1、第二电极E2和第三电极E3可包含相同的金属材料。例如，第一电极E1和第二电极E2中的每一个可包含与第三电极E3中所包含的金属材料相同的金属材料。例如，第一电极E1、第二电极E2和第三电极E3中的每一个可包含栅极金属材料。栅极金属材料可以指用作栅电极的第三电极E3的金属材料或栅极线GL的金属材料。
参考图5、图6A、图6B和图7描述的结构是晶体管结构。根据实施例的显示设备100包括被设置在显示区域DA或非显示区域NDA内的晶体管。每个晶体管可包括主有源层MACT、牺牲有源层SACT、第一电极E1、第二电极E2以及第三电极E3。
上述具有根据实施例的晶体管结构的晶体管可以是被设置在显示面板110内的全部或一些晶体管。在一示例中，具有根据实施例的晶体管结构的晶体管可包括在子像素SP中的全部或一些晶体管。在另一示例中，具有根据实施例的晶体管结构的晶体管可包括在GIP型栅极驱动器电路130中的全部或一些晶体管。
图8A是示出与图5中所示的晶体管结构相对应的电容器结构的横截面图，图8B是示出与图5中所示的晶体管结构相对应的另一电容器结构的横截面图。
参考图5，根据实施例的显示设备100还可包括被定位在基板SUB上并且与主有源层MACT的沟道区域CHA重叠的遮光件LS以及被定位在遮光件LS上且位于主有源层MACT下方的缓冲层BUF。
参考图8A和图8B，根据实施例的显示设备100可包括具有与上述晶体管结构相对应的竖直结构并且被设置在显示区域DA和非显示区域NDA中的至少一个内的电容器。
参考图8A和图8B，在根据实施例的显示设备100中，电容器可包括第一板810、第二板820和第三板830。
参考图8A和8B，第一板810可被定位在基板SUB上。缓冲层BUF可被定位在第一板810和第二板820之间。栅极绝缘膜GI可被定位在第二板820和第三板830之间。
参考图8A和8B，第一板810可以是遮光件LS或包含遮光件LS中所包含的金属。
参考图8A和8B，第三板830可包括电极板832，该电极板包括与第三电极E3相同的金属。
参考图8A和8B，第二板820可包括主板821和牺牲板822，主板821包含由与主有源层MACT中所包含的半导体材料相同的半导体材料形成导体化材料，牺牲板822是通过将与牺牲有源层SACT中所包含的半导体材料相同的半导体材料进行导体化而形成的。
参考图8A和图8B，在根据实施例的显示设备100中，例如，电容器可包括包含遮光件LS的金属材料的第一板810、包含有源层的半导体材料的第二板820以及包含栅极金属材料的第三板830。在这种情况下，该电容器可被称为具有遮光件-有源层-栅极金属(LAG)结构。
在面板的制造中，第一辅助电极AUX1和第二辅助电极AUX2可以在栅极绝缘膜GI之前形成或在栅极绝缘膜GI之后形成。
图8A中所示的电容器结构表示出在面板的制造中第一辅助电极AUX1和第二辅助电极AUX2在栅极绝缘膜GI之后形成的情况。
参考图8A，电容器的第三板830不仅可包括电极板832(其是第三电极E3、与第三电极E3电连接或包含与第三电极E3相同的金属)，而且还包括位于电极板832和栅极绝缘膜GI之间的附加板831。
附加板831可包含与第一辅助电极AUX1和第二辅助电极AUX2中的每一个中所包含的金属材料相同的金属材料。
图8B中所示的电容器结构表示出在面板的制造中第一辅助电极AUX1和第二辅助电极AUX2在栅极绝缘膜GI之前形成的情况。
参考图8B，电容器的第二板820还可包括位于牺牲板822和栅极绝缘膜GI之间的附加板823，牺牲板822包含由与牺牲有源层SACT中所包含的半导体材料相同的半导体材料形成的导体化材料。
附加板823可包含与第一辅助电极AUX1和第二辅助电极AUX2中的每一个中所包含的金属材料相同的金属材料。
参考图8A和8B，第三板830可以是第一电极至第三电极(E1、E2和E3)中的任一个或者可以与第一电极至第三电极(E1、E2和E3)中的任一个电连接。第二板820可以是第一电极至第三电极(E1、E2和E3)中的另一个或者可以与第一电极至第三电极(E1、E2和E3)中的另一个电连接。第一板810可以是第一电极至第三电极(E1、E2和E3)中的另外一个或者可以与第一电极至第三电极(E1、E2和E3)中的另外一个电连接。
例如，第三板830可以是第一电极E1或第二电极E2中的任一个，或者可以与第一电极E1或第二电极电连接。第二板820可以是第三电极E3形成的另一个，或者可以与第三电极E3形成的另一个电连接。第一板810可以是第一电极E1或第二电极，或者可以与第一电极E1或第二电极电连接。这里，第一电极E1或第二电极可以是晶体管的源极节点或漏极节点(例如，驱动晶体管DRT的第二节点N2)。第三电极E3可以是晶体管的栅极节点(例如，驱动晶体管DRT的第一节点N1)。
下面，将参考图9、图10A和图10B描述还包括用于防止损坏主有源层的牺牲有源层的晶体管结构的另一示例。
图9是示出根据实施例的显示设备100中的晶体管结构的横截面图，图10A是图9中的Y1区域的横截面图，图10B是图9中的Y2区域的横截面图。
参考图9、图10A和图10B，根据实施例的显示设备100可包括用于构成晶体管的主有源层MACT、第一牺牲有源层SACT1和第二牺牲有源层SACT2、第一电极E1、第二电极E2、第三电极E3等。
参考图9、图10A和图10B，主有源层MACT可被定位在基板SUB上，并且包括沟道区域CHA、被定位在沟道区域CHA的第一侧的第一导体化区域CA1以及被定位在沟道区域CHA的与第一侧相反的第二侧的第二导体化区域CA2。
参考图9、图10A和图10B，第一牺牲有源层SACT1可被定位在主有源层MACT的第一导体化区域CA1上。
参考图9、图10A和图10B，第二牺牲有源层SACT2可被定位在主有源层MACT的第二导体化区域CA2上。
参考图9、图10A和图10B，栅极绝缘膜GI可被定位在主有源层MACT的沟道区域CHA上。
参考图9、图10A和图10B，第一电极E1可被定位在第一牺牲有源层SACT1上，并且第一电极E1的一部分可以与主有源层MACT的第一导体化区域CA1重叠。
参考图9、图10A和图10B，第二电极E2可被定位在第二牺牲有源层SACT2上，并且第二电极E2的一部分可以与主有源层MACT的第二导体化区域CA2重叠。
参考图9、图10A和图10B，第三电极E3可被定位在栅极绝缘膜GI上，并且第三电极E3的一部分可以与主有源层MACT的沟道区域CHA重叠。
第三电极E3可以是栅电极，第一电极E1可以是源电极或漏电极，而第二电极E2可以是漏电极或源电极。
参考图9、图10A和图10B，在实施例中，主有源层MACT的沟道区域CHA可用作主沟道，并且还可用作主有源层MACT的沟道区域CHA的界面。
在实施例中，第一牺牲有源层SACT1和第二牺牲有源层SACT2可用作牺牲层，以防止在面板的制造中损坏主有源层MACT。尽管第一牺牲有源层SACT1和第二牺牲有源层SACT2用作牺牲层，但第一牺牲有源层SACT1和第二牺牲有源层SACT2是保留在最终产品中的有源层。
在实施例中，主有源层MACT和第一牺牲有源层SACT1以及第二牺牲有源层SACT2中的每一个可具有独特的特征。这里，独特的特征可包括关于例如厚度、材料特征等的结构特征。下面将更详细地描述这些特征。
参考图9、图10A和图10B，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个的厚度Hs可小于主有源层MACT的厚度Hm。因此，主有源层MACT的第一导体化区域CA1与第一电极E1之间的电连接可得到改善，并且主有源层MACT的第二导体化区域CA2与第二电极E2之间的电连接可得到改善。
第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可以处于被导体化的状态。因此，主有源层MACT的第一导体化区域CA1与第一电极E1之间的电连接可得到进一步改善，并且主有源层MACT的第二导体化区域CA2与第二电极E2之间的电连接可得到进一步改善。
参考图9、图10A和图10B，根据实施例的显示设备100还可包括位于第一牺牲有源层SACT1和第一电极E1之间的第一辅助电极AUX1以及位于第二牺牲有源层SACT2和第二电极E2之间的第二辅助电极AUX2。
第一辅助电极AUX1和第二辅助电极AUX2中的每一个可包含金属。
同时，主有源层MACT的第一导体化区域CA1和第二导体化区域CA2中的每一个可以处于被全部导体化的状态或被部分导体化的状态。
在一示例中，主有源层MACT的第一导体化区域CA1和第二导体化区域CA2中的每一个可以在深度方向上从顶面到底面被实际上导体化。在另一示例中，主有源层MACT的第一导体化区域CA1和第二导体化区域CA2中的每一个可以从顶面到中间部分被实际上导体化，而不是在深度方向上从顶面到底面被完全导体化。
根据实施例，由于第一牺牲有源层SACT1被定位在主有源层MACT的第一导体化区域CA1上，在用于形成第一辅助电极AUX1的湿法蚀刻期间，第一牺牲有源层SACT1可因湿法蚀刻而被牺牲，从而避免主有源层MACT被蚀刻。
此外，根据实施例，由于第二牺牲有源层SACT2被定位在主有源层MACT的第二导体化区域CA2上，在用于形成第二辅助电极AUX2的湿法蚀刻期间，第二牺牲有源层SACT2可因湿法蚀刻而被牺牲，从而避免主有源层MACT被蚀刻。
在用于形成第一辅助电极AUX1和第二辅助电极AUX2的湿法蚀刻或金属沉积中，第一辅助电极AUX1和第二辅助电极AUX2中所包含的金属可能是对周围环境的污染物。然而，根据实施例，由于主有源层MACT包含对金属造成的损坏有抵抗力的半导体材料，因此可以避免用作主沟道的主有源层MACT的表面在湿法蚀刻期间被作为副产品产生的金属(例如第一辅助电极AUX1和第二辅助电极AUX2中的每一个中所包含的金属)损坏(或污染)的现象。
关于上述描述，主有源层MACT可包含具有相对低的蚀刻率的第二半导体材料。相比之下，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包含具有相对高的蚀刻率的第一半导体材料。
主有源层MACT可包含对金属造成的损坏具有较大抵抗力的第二半导体材料。相比之下，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包含对金属造成的损坏具有较小抵抗力的第一半导体材料。
第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个被导体化以用作辅助电极，并且只有对金属造成的损坏具有抵抗力的主有源层MACT用作沟道和界面。因此，用作主沟道的主有源层MACT的表面可以避免在形成第一辅助电极AUX1和第二辅助电极AUX2的过程中被作为副产品产生的金属损坏。
主有源层MACT可包含对湿法蚀刻造成的损坏具有较小抵抗力的第二半导体材料。相比之下，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包含对湿法蚀刻造成的损坏具有较大抵抗力的第一半导体材料。
因此，第一牺牲有源层SACT1和第二牺牲有源层SACT2首先被蚀刻并在湿法蚀刻中被牺牲，从而可以防止对湿法蚀刻具有较小抵抗力的主有源层MACT被湿法蚀刻损坏。
此外，为了更有效地防止用作主沟道的主有源层MACT的表面在形成第一辅助电极AUX1和第二辅助电极AUX2的过程中被作为副产品产生的金属损坏，第一辅助电极AUX1和第二辅助电极AUX2的每一个可以包含TCO，而不是金属。
参考图9、图10A和图10B，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包含第一半导体材料。主有源层MACT可包含与第一半导体材料不同的第二半导体材料。
例如，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包含基于In的第一半导体材料。主有源层MACT可包含基于Sn的第二半导体材料。
例如，基于In的第一半导体材料可包括铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)等。基于Sn的第二半导体材料可包括铟锡锌氧化物(ITZO)、铟锡镓锌氧化物(ITGZO)、锡(II)氧化物(SnO)、锡氧化物(Sn2O)、锡(IV)氧化物(SnO2)等。
例如，第一半导体材料的蚀刻率可高于第二半导体材料的蚀刻率。
例如，第一半导体材料可被金属损坏得相对较多，而第二半导体材料可被金属损坏得相对较少。
例如，第一半导体材料可被湿法蚀刻损坏得相对较少，而第二半导体材料可被湿法蚀刻损坏得相对较多。
参考图9、图10A和图10B，所有的第一电极E1、第二电极E2和第三电极E3可包含相同的金属材料。例如，第一电极E1和第二电极E2中的每一个可包含与第三电极E3中所包含的金属材料相同的金属材料。例如，第一电极E1、第二电极E2和第三电极E3中的每一个可包含栅极金属材料。栅极金属材料可以指用作栅电极的第三电极E3的金属材料或栅极线GL的金属材料。
参考图9、图10A和图10B描述的结构是晶体管结构。根据实施例的显示设备100包括被设置在显示区域DA或非显示区域NDA内的晶体管。每个晶体管可包括主有源层MACT、第一牺牲有源层SACT1和第二牺牲有源层SACT2、第一电极E1、第二电极E2以及第三电极E3。
上述具有根据实施例的晶体管结构的晶体管可以是被设置在显示面板110内的全部或一些晶体管。在一示例中，具有根据实施例的晶体管结构的晶体管可包括在子像素SP中的全部或一些晶体管。在另一示例中，具有根据实施例的晶体管结构的晶体管可包括在GIP型栅极驱动器电路130中的全部或一些晶体管。
图11A是示出与图9中所示的晶体管结构相对应的电容器结构的横截面图，图11B是示出与图9中所示的晶体管结构相对应的另一电容器结构的横截面图。
参考图9，根据实施例的显示设备100还可包括：被定位在基板SUB上并且与主有源层MACT的沟道区域CHA重叠的遮光件LS；以及被定位在遮光件LS上且位于主有源层MACT下方的缓冲层BUF。
参考图11A和11B，根据实施例的显示设备100可包括电容器，该电容器具有与上述晶体管结构相对应的竖直结构并且被设置在显示区域DA和非显示区域NDA中的至少一个内。
参考图11A和图11B，在根据实施例的显示设备100中，该电容器可包括第一板1110、第二板1120和第三板1130。
参考图11A和图11B，第一板1110可被定位在基板SUB上。缓冲层BUF可被定位在第一板1110和第二板1120之间。栅极绝缘膜GI可被定位在第二板1120和第三板1130之间。
参考图11A和图11B，第一板1110可以是遮光件LS或包含遮光件LS中所包含的金属。
参考图11A和图11B，第三板1130可包括电极板1132，该电极板1132包括与第三电极E3相同的金属。
参考图11A和图11B，第二板1120可包括主板1121和牺牲板1122，主板1121包含由与主有源层MACT中所包含的半导体材料相同的半导体材料形成的导体化材料，牺牲板1122包含由与第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个中所包含的半导体材料相同的半导体材料形成的导体化材料。
在面板的制造中，第一辅助电极AUX1和第二辅助电极AUX2可以在栅极绝缘膜GI之前形成或在栅极绝缘膜GI之后形成。
图11A所示的电容器结构表示出在面板的制造中第一辅助电极AUX1和第二辅助电极AUX2在栅极绝缘膜GI之后形成的情况。
参考图11A，电容器的第三板1130不仅可包括电极板1132(其是第三电极E3、与第三电极E3电连接或包含与第三电极E3相同的金属)，而且还包括位于电极板1132和栅极绝缘膜GI之间的附加板1131。
附加板1131可包含与第一辅助电极AUX1和第二辅助电极AUX2中的每一个中所包含的金属材料相同的金属材料。
参考图11B，图11B中所示的电容器结构表示出在面板的制造中第一辅助电极AUX1和第二辅助电极AUX2在栅极绝缘膜GI之前形成的情况。
参考图11B，电容器的第二板1120还可包括位于牺牲板1122和栅极绝缘膜GI之间的附加板1123，牺牲板1122包含由与第一牺牲有源层SACT1和第二牺牲有源层SACT2中所包含的半导体材料相同的半导体材料形成的导体化材料。
附加板1123可包含与第一辅助电极AUX1和第二辅助电极AUX2中的每一个中所包含的金属材料相同的金属材料。
参考图11A和11B，第三板1130可以是第一电极至第三电极(E1、E2和E3)中的任一个或者可以与第一电极至第三电极(E1、E2和E3)中的任一个电连接。第二板1120可以是第一电极至第三电极(E1、E2和E3)中的另一个或者可以与第一电极至第三电极(E1、E2和E3)中的另一个电连接。第一板1110可以是第一电极至第三电极(E1、E2和E3)中的另外一个或者可以与第一电极至第三电极(E1、E2和E3)中的另外一个电连接。
例如，第三板1130可以是第一电极E1或第二电极E2中的任一个，或者可以与第一电极E1或第二电极电连接。第二板1120可以是第三电极E3形成的另一个，或者可以与第三电极E3形成的另一个电连接。第一板1110可以是第一电极E1或第二电极，或者可以与第一电极E1或第二电极电连接。这里，第一电极E1或第二电极可以是晶体管的源极节点或漏极节点(例如，驱动晶体管DRT的第二节点N2)。第三电极E3可以是晶体管的栅极节点(例如，驱动晶体管DRT的第一节点N1)。
第一板(810、1110)可以是遮光件LS的延伸部分，或者可包括遮光件LS中所包括的金属(遮光件金属)。第一板(810、1110)可被电连接到遮光件LS或被电连接到作为驱动晶体管DRT的第二节点N2的第一电极E1或第二电极E2。
第二板(820、1120)可包括主有源层MACT的半导体材料。第二板(820、1120)可被电连接到作为驱动晶体管DRT的第一节点N1的第三电极E3。
第三板(830、1130)可包括第一电极至第三电极E1、E2和E3中所包括的金属(也被称为栅极金属)。第三板(830、1130)可被电连接到作为驱动晶体管DRT的第二节点N2的第一电极E1或第二电极E2。
第一电容器可以在第一板810和1110与第二板820和1120之间形成。第二电容器可以在第二板820和1120与第三板830和1130之间形成。根据上述的电连接结构，第一电容器和第二电容器可以并联以构成存储电容器Cst。
以上所述的本公开的实施例将被简要描述如下：
根据实施例的显示设备100可包括：基板SUB；主有源层MACT，其被定位在基板SUB上，并且包括沟道区域CHA、被定位在沟道区域CHA的第一侧的第一导体化区域CA1以及被定位在沟道区域CHA的与第一侧相反的第二侧的第二导体化区域CA2；被定位在主有源层MACT上的牺牲有源层SACT；被定位在牺牲有源层SACT上的栅极绝缘膜GI；被定位在牺牲有源层SACT上的第一电极E1，第一电极E1的一部分与主有源层MACT的第一导体化区域CA1重叠；被定位在牺牲有源层SACT上的第二电极E2，第二电极E2的一部分与主有源层MACT的第二导体化区域CA2重叠；以及被定位在栅极绝缘膜GI上并与主有源层MACT的沟道区域CHA重叠的第三电极E3。
在根据实施例的显示设备100中，牺牲有源层SACT的厚度Hs可小于主有源层MACT的厚度Hm。
在根据实施例的显示设备100中，牺牲有源层SACT的厚度Hs可以是不均匀的。牺牲有源层SACT的与第一电极E1重叠的一部分的厚度Hs1和牺牲有源层SACT的与第二电极E2重叠的一部分的厚度Hs2中的每一个可以大于牺牲有源层SACT的与第三电极E3重叠的一部分的厚度Hs3。
在根据实施例的显示设备100中，牺牲有源层SACT的最厚部分的厚度(Hs1或Hs2)可小于主有源层MACT的厚度Hm。
在根据实施例的显示设备100中，牺牲有源层SACT可包括：与第一电极E1重叠的第一部分PART1；与第二电极E2重叠的第二部分PART2；与第三电极E3重叠的第三部分PART3；以及不与第一电极E1、第二电极E2和第三电极E3的任一个重叠的第四部分PART4。
在根据实施例的显示设备100中，在牺牲有源层SACT中，第四部分PART4可包括由导体化区域CA形成的至少一部分，并且第三部分PART3的一部分可包括非导体化区域。
在根据实施例的显示设备100中，在牺牲有源层SACT中，第一部分PART1的与第四部分PART4相邻的一部分可被导体化。第二部分PART2的与第四部分PART4相邻的一部分可被导体化。第三部分PART3的与第四部分PART4相邻的两部分可被导体化。
根据实施例的显示设备100还可包括：位于牺牲有源层SACT和第一电极E1之间的第一辅助电极AUX1；以及位于牺牲有源层SACT和第二电极E2之间的第二辅助电极AUX2。
在根据实施例的显示设备100中，第一辅助电极AUX1和第二辅助电极AUX2中的每一个可包含金属。
在根据实施例的显示设备100中，第一辅助电极AUX1和第二辅助电极AUX2中的每个可包含透明导电氧化物(TCO)。
在根据实施例的显示设备100中，主有源层MACT可包括第一氧化物半导体材料。牺牲有源层SACT可包括与第一氧化物半导体材料不同的第二氧化物半导体材料。
在根据实施例的显示设备100中，主有源层MACT可包括基于In的第一氧化物半导体材料。牺牲有源层SACT可包括基于Sn的第二氧化物半导体材料。
在根据实施例的显示设备100中，第一氧化物半导体材料的蚀刻率(即，第一蚀刻率)可大于第二氧化物半导体材料的蚀刻率(即，第二蚀刻率)(第一蚀刻率>第二蚀刻率)。也就是说，在根据实施例的显示设备100中，主有源层MACT可包括具有第一蚀刻率的第一氧化物半导体材料。牺牲有源层SACT可包括具有低于第一蚀刻率的第二蚀刻率的第二氧化物半导体材料。
根据实施例的显示设备100还可包括被定位在基板SUB上并且与主有源层MACT的沟道区域CHA重叠的遮光件LS以及被定位在遮光件LS上并且位于主有源层MACT下方的缓冲层BUF。
根据实施例的显示设备100可包括被设置在显示区域DA或非显示区域NDA内的晶体管和电容器。
在根据实施例的显示设备100中，晶体管可包括主有源层MACT、牺牲有源层SACT、第一电极E1、第二电极E2和第三电极E3。
在根据实施例的显示设备100中，电容器可包括第一板810、第二板820和第三板830。第一板810可被定位在基板SUB上。缓冲层BUF可被定位在第一板810和第二板820之间。栅极绝缘膜GI可被定位在第二板820和第三板830之间。
在根据实施例的显示设备100中，第一板810可以是遮光件LS或包含遮光件LS中所包含的金属。第三板830可包括电极板，该电极板可以是第三电极E3、与第三电极E3电连接或者包含与第三电极E3相同的金属。第二板820可包括主板821和牺牲板822，主板821包含由与主有源层MACT中所包含的半导体材料相同的半导体材料形成的导体化材料，牺牲板822包含由与牺牲有源层SACT中所包含的半导体材料相同的半导体材料形成的导体化材料。
根据实施例的显示设备100可包括：基板SUB；主有源层MACT，其被定位在基板SUB上，并且包括沟道区域CHA、被定位在沟道区域CHA的第一侧的第一导体化区域CA1以及被定位在沟道区域CHA的与第一侧相反的第二侧的第二导体化区域CA2；被定位在主有源层MACT的第一导体化区域CA1上的第一牺牲有源层SACT1；被定位在主有源层MACT的第二导体化区域CA2上的第二牺牲有源层SACT2；被定位在主有源层MACT的沟道区域CHA上的栅极绝缘膜GI；被定位在第一牺牲有源层SACT1上的第一电极E1，第一电极E1的一部分与主有源层MACT的第一导体化区域CA1重叠；被定位在第二牺牲有源层SACT2上的第二电极E2，第二电极E2的一部分与主有源层MACT的第二导体化区域CA2重叠；以及被定位在栅极绝缘膜GI上并与主有源层MACT的沟道区域CHA重叠的第三电极E3。
在根据实施例的显示设备100中，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个的厚度Hs可小于主有源层MACT的厚度Hm。
在根据实施例的显示设备100中，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可被导体化。
根据实施例的显示设备100还可包括：位于第一牺牲有源层SACT1和第一电极E1之间的第一辅助电极AUX1；以及位于第二牺牲有源层SACT2和第二电极E2之间的第二辅助电极AUX2。
在根据实施例的显示设备100中，第一辅助电极AUX1和第二辅助电极AUX2中的每一个可包含金属。
在根据实施例的显示设备100中，第一辅助电极AUX1和第二辅助电极AUX2中的每一个可包含透明导电氧化物(TCO)。
在根据实施例的显示设备100中，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包含第一氧化物半导体材料。主有源层MACT可包括与第一氧化物半导体材料不同的第二氧化物半导体材料。
在根据实施例的显示设备100中，第一牺牲有源层SACT1和第二牺牲有源层SACT2的每一个可包括基于In的第一氧化物半导体材料。主有源层MACT可包括基于Sn的第二氧化物半导体材料。
在根据实施例的显示设备100中，第一氧化物半导体材料的蚀刻率(即，第一蚀刻率)可大于第二氧化物半导体材料的蚀刻率(即，第二蚀刻率)(第一蚀刻率>第二蚀刻率)。也就是说，在根据实施例的显示设备100中，第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个可包括具有第一蚀刻率的第一氧化物半导体材料。主有源层MACT可包括具有低于第一蚀刻率的第二蚀刻率的第二氧化物半导体材料。
根据实施例的显示设备100还可包括：被定位在基板SUB上并且与主有源层MACT的沟道区域CHA重叠的遮光件LS；以及被定位在遮光件LS上并且位于主有源层MACT下方的缓冲层BUF。
根据实施例的显示设备100还可包括被设置在显示区域DA或非显示区域NDA内的晶体管和电容器。
在根据实施例的显示设备100中，晶体管可包括主有源层MACT、第一牺牲有源层SACT1、第二牺牲有源层SACT2、第一电极E1、第二电极E2以及第三电极E3。
在根据实施例的显示设备100中，电容器可包括第一板1110、第二板1120、和第三板1130。第一板1110可被定位在基板SUB上。缓冲层BUF可被定位在第一板1110和第二板1120之间。栅极绝缘膜GI可被定位在第二板1120和第三板1130之间。
在根据实施例的显示设备100中，第一板1110可以是遮光件LS或包含遮光件LS中所包含的金属。第三板1130可包括电极板，该电极板可以是第三电极E3、与第三电极E3电连接或者包含与第三电极E3相同的金属。第二板1120可包括主板1121和牺牲板1122，主板1121包含由与主有源层MACT中所包含的半导体材料相同的半导体材料形成的导体化材料，牺牲板1122包含由与第一牺牲有源层SACT1和第二牺牲有源层SACT2中的每一个中所包含的半导体材料相同的半导体材料形成的导体化材料。
根据如上所述的实施例，该显示设备具有能够防止在面板制造过程中损坏有源层的晶体管结构。
根据实施例，该显示设备具有与能够在面板制造过程中防止损坏有源层的晶体管结构相对应的电容器结构。
根据实施例，该显示设备具有即使在金属被沉积在有源层上时也能够防止金属损坏(或污染)有源层的晶体管结构，。
根据实施例，该显示设备包括具有高性能、高稳定性和高可靠性的晶体管。
上述描述是为了使本领域的任何技术人员能够制造和使用本发明的技术构思而给出的，并且是在具体的应用及其要求的情形下提供的。对所描述的实施例的各种修改、补充和替换对于本领域技术人员来说是明显的，而且本文限定的一般原理可被应用于其他实施例和应用，而不背离本发明的精神和范围。仅出于例示说明目的，上述描述和附图提供了本发明的技术构思的示例。也就是说，所公开的实施例旨在例示说明本发明的技术构思的范围。因此，本发明的范围不限于所示的实施例，而应给予与权利要求一致的最宽泛的范围。本发明的保护范围应基于以下权利要求进行解释，其等同方案的范围内的所有技术构思都应被解释为被包括在本发明的范围内。

Claims (22)

1.一种显示设备，包括：
基板；
主有源层，其被定位在所述基板上并且包括沟道区域、被定位在所述沟道区域的第一侧的第一导体化区域以及被定位在所述沟道区域的与所述第一侧相反的第二侧的第二导体化区域；
被定位在所述主有源层上的至少一个牺牲有源层；
被定位在所述主有源层的所述沟道区域上的栅极绝缘膜；
被定位在所述至少一个牺牲有源层上的第一电极，所述第一电极的一部分与所述主有源层的所述第一导体化区域重叠；
被定位在所述至少一个牺牲有源层上的第二电极，所述第二电极的一部分与所述主有源层的所述第二导体化区域重叠；以及
被定位在所述栅极绝缘膜上且与所述主有源层的所述沟道区域重叠的第三电极。
2.根据权利要求1所述的显示设备，其中，所述至少一个牺牲有源层中的每一个的厚度小于所述主有源层的厚度。
3.根据权利要求1或2所述的显示设备，其中，所述至少一个牺牲有源层包括一个牺牲有源层，且所述栅极绝缘膜被设置在所述一个牺牲有源层上。
4.根据权利要求3所述的显示设备，其中，所述一个牺牲有源层的厚度是不均匀的，并且
所述一个牺牲有源层的与所述第一电极重叠的一部分的厚度和所述一个牺牲有源层的与所述第二电极重叠的一部分的厚度中的每一个大于所述一个牺牲有源层的与所述第三电极重叠的一部分的厚度。
5.根据权利要求4所述的显示设备，其中，所述一个牺牲有源层的最厚部分的厚度小于所述主有源层的厚度。
6.根据权利要求3所述的显示设备，其中，所述一个牺牲有源层包括：
与所述第一电极重叠的第一部分；
与所述第二电极重叠的第二部分；
与所述第三电极重叠的第三部分；以及
不与所述第一电极、所述第二电极和所述第三电极中的任一个重叠的第四部分；
其中，所述第四部分包括导体化部分，且所述第三部分的一部分包括非导体化部分。
7.根据权利要求3所述的显示设备，其中，所述主有源层包括第一半导体材料，且所述牺牲有源层包括与所述第一半导体材料不同的第二半导体材料。
8.根据权利要求1或2所述的显示设备，其中，所述至少一个牺牲有源层包括被定位在所述主有源层的所述第一导体化区域上的第一牺牲有源层，以及被定位在所述主有源层的所述第二导体化区域上的第二牺牲有源层，其中所述第一电极被定位在所述第一牺牲有源层上，且所述第二电极被定位在所述第二牺牲有源层上。
9.根据权利要求8所述的显示设备，其中，所述第一牺牲有源层和所述第二牺牲有源层中的每一个被导体化。
10.根据权利要求8所述的显示设备，其中，所述第一牺牲有源层和所述第二牺牲有源层中的每一个包括第一半导体材料，且所述主有源层包括与所述第一半导体材料不同的第二半导体材料。
11.根据权利要求7或10所述的显示设备，其中，所述第一半导体材料具有第一蚀刻率，且所述第二半导体材料具有小于所述第一蚀刻率的第二蚀刻率。
12.根据权利要求7或10所述的显示设备，其中，与所述第二半导体材料相比，所述第一半导体材料被金属损坏得相对较多。
13.根据权利要求7或10所述的显示设备，其中，与所述第二半导体材料相比较，所述第一半导体材料被湿法蚀刻损坏得相对较少。
14.根据权利要求7或10所述的显示设备，其中，所述第一半导体材料是基于In的，且所述第二半导体材料是基于Sn的。
15.根据权利要求1或2所述的显示设备，其中，所述显示设备还包括：
位于所述至少一个牺牲有源层和所述第一电极之间的第一辅助电极；以及
位于所述至少一个牺牲有源层和所述第二电极之间的第二辅助电极。
16.根据权利要求15所述的显示设备，其中，所述第一辅助电极和所述第二辅助电极中的每一个包括金属。
17.根据权利要求15所述的显示设备，其中，所述第一辅助电极和所述第二辅助电极中的每一个包括透明导电氧化物。
18.根据权利要求1或2所述的显示设备，其中，所述显示设备还包括：
被设置在所述显示设备的显示区域或非显示区域内的晶体管，
其中，所述晶体管包括所述主有源层、所述至少一个牺牲有源层、所述第一电极、所述第二电极和所述第三电极。
19.根据权利要求18所述的显示设备，其中，所述显示设备还包括：
被定位在所述基板上且与所述主有源层的所述沟道区域重叠的遮光件；
被定位在所述遮光件上且位于所述主有源层下方的缓冲层；
被设置在所述显示设备的显示区域或非显示区域内的电容器；
其中，所述电容器包括第一板、第二板和第三板，以及
所述缓冲层被定位在所述第一板和所述第二板之间，且所述栅极绝缘膜被定位在所述第二板和所述第三板之间。
20.根据权利要求19所述的显示设备，其中，所述第一板是所述遮光件或包括所述遮光件中所包含的金属，
所述第三板包括电极板，所述电极板是所述第三电极或包含与所述第三电极相同的金属，以及
所述第二板包括主板和牺牲板，所述主板包括由与所述主有源层中所包含的半导体材料相同的半导体材料形成的导体化材料，所述牺牲板包括由与所述至少一个牺牲有源层中所包含的半导体材料相同的半导体材料形成的导体化材料。
21.根据权利要求20所述的显示设备，其中，所述第三板包括位于所述电极板和所述栅极绝缘膜之间的附加板；或者所述第二板包括位于所述牺牲板和所述栅极绝缘膜之间的附加板。
22.根据权利要求21所述的显示设备，其中，所述附加板包含金属材料，所述金属材料与位于所述至少一个牺牲有源层和所述第一电极之间的第一辅助电极以及位于所述至少一个牺牲有源层和所述第二电极之间的第二辅助电极中的每一个中所包含的金属材料相同。
CN202211159121.1A 2021-11-08 2022-09-22 显示设备 Pending CN116093110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210152621A KR20230067003A (ko) 2021-11-08 2021-11-08 표시 장치
KR10-2021-0152621 2021-11-08

Publications (1)

Publication Number Publication Date
CN116093110A true CN116093110A (zh) 2023-05-09

Family

ID=86205223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211159121.1A Pending CN116093110A (zh) 2021-11-08 2022-09-22 显示设备

Country Status (3)

Country Link
US (1) US20230145843A1 (zh)
KR (1) KR20230067003A (zh)
CN (1) CN116093110A (zh)

Also Published As

Publication number Publication date
KR20230067003A (ko) 2023-05-16
US20230145843A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US9257495B2 (en) Organic light emitting diode display and method for manufacturing the same
US10446636B2 (en) Organic light emitting diode display device and method for manufacturing the same
KR100637458B1 (ko) 유기전계 발광 표시 패널
KR100670140B1 (ko) 커패시터
EP2889913B1 (en) Organic light emitting display device
US11515425B2 (en) Thin film transistor array substrate and electronic device including the same
CN113097221B (zh) 薄膜晶体管阵列基板和包括其的电子装置
CN116093110A (zh) 显示设备
EP4160683A2 (en) Thin-film transistor array substrate and display device
TWI836608B (zh) 顯示裝置
US20240162239A1 (en) Display panel and display device
US20230413616A1 (en) Display device and manufacturing method thereof
US20230301138A1 (en) Light emitting display device
US20240090276A1 (en) Display panel and display device
US20240099063A1 (en) Display panel and display device
KR100599772B1 (ko) 유기전계 발광 표시 패널
KR100627358B1 (ko) 유기전계 발광 표시 패널
EP4068379A1 (en) Array substrate and method for manufacturing same, and display panel
CN118156268A (zh) 显示面板和显示装置
KR20240070203A (ko) 표시 패널 및 표시장치
KR20240079389A (ko) 발광 표시 장치
KR100637457B1 (ko) 유기전계 발광 표시 패널
CN118099167A (zh) 薄膜晶体管基板
CN116709841A (zh) 发光显示设备
CN116390547A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination