CN113097165A - 一种半导体叠阵的制备方法 - Google Patents
一种半导体叠阵的制备方法 Download PDFInfo
- Publication number
- CN113097165A CN113097165A CN202110353483.3A CN202110353483A CN113097165A CN 113097165 A CN113097165 A CN 113097165A CN 202110353483 A CN202110353483 A CN 202110353483A CN 113097165 A CN113097165 A CN 113097165A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat
- heat sink
- stacked array
- heat sinks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000000110 cooling liquid Substances 0.000 claims abstract description 52
- 239000007788 liquid Substances 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 claims description 60
- 238000001816 cooling Methods 0.000 claims description 55
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 229910052802 copper Inorganic materials 0.000 claims description 37
- 239000010949 copper Substances 0.000 claims description 37
- 238000004806 packaging method and process Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 229910003460 diamond Inorganic materials 0.000 claims description 11
- 239000010432 diamond Substances 0.000 claims description 11
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 11
- 238000003466 welding Methods 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000012780 transparent material Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000002826 coolant Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提供一种半导体叠阵的制备方法，涉及半导体技术领域，包括将多个芯片条和多个热沉间隔固定形成层叠结构，其中，每一个所述芯片条的发射面的两侧分别设置有所述热沉；将多个所述热沉的一端分别伸入冷却液内。先将多个热沉和多个芯片条间隔固定以形成层叠结构，使芯片条发射面的两侧均可通过热沉传导热量进行散热，再将热沉的一端浸入到冷却液内，以将芯片条的热量与冷却液进行热交换，达到对芯片条高效散热的目的。本制备方法简单，制成的半导体叠阵能高效地散热，保证半导体叠阵的工作性能，提高了半导体叠阵的工作可靠性。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体叠阵的制备方法。
背景技术
半导体叠阵输出功率较大，其内部有依次排列的多个芯片条，芯片条发光工作。但因多个芯片条排布紧密，会造成发光时产生的热量集中的问题，所以需对这种半导体叠阵进行有效散热，以保证芯片条能正常发光工作。
而现有的半导体叠阵的散热效率低，导致芯片条的发光能力差，影响半导体叠阵的整体工作性能。
发明内容
本申请实施例的目的在于提供一种半导体叠阵的制备方法，能够提高半导体叠阵的散热能力，保证半导体叠阵的工作性能。
本申请实施例提供了一种半导体叠阵的制备方法，包括将多个芯片条和多个热沉间隔固定形成层叠结构，其中，每一个所述芯片条的发射面的两侧分别设置有所述热沉；将多个所述热沉的一端分别伸入冷却液内。
可选地，所述将多个芯片条和多个热沉间隔固定形成层叠结构，其中，每一个所述芯片条的发射面的两侧分别设置有所述热沉包括：在所述热沉设置所述芯片条的两侧分别层叠依次制作钛层、铜层、镍层、铂层和金层；其中，所述铜层的铜料热膨胀系数为16x10-6/℃；所述铜层的厚度在10um～12um之间；采用金锡焊料在一个所述芯片条的一侧面焊接一个所述热沉，以形成一结构组；其中，所述金锡焊料的热膨胀系数为16x10-6/℃；依次将多个所述芯片条和多个所述热沉焊接，以形成多个所述结构组；依次将一个所述结构组的所述芯片条的另一侧和另一个所述结构组的所述热沉通过铟焊料焊接，以形成多个芯片条和多个热沉间隔固定的所述层叠结构。
可选地，所述热沉为中空结构；在所述将多个芯片条和多个热沉间隔固定形成层叠结构之前，所述方法还包括：采用金刚石铜制作所述热沉，使所述热沉内形成所述中空结构；其中，所述金刚石铜的热膨胀系数为7.8x10-6/℃；向所述热沉的中空结构内设置热管微结构，并填充相变液体；采用砷化镓制作所述芯片条；其中，所述砷化镓的热膨胀系数为6.5x10-6/℃。
可选地，所述将多个所述热沉的一端分别伸入冷却液内包括：将多个所述热沉的一端分别穿过冷却箱上对应的封孔；在所述冷却箱外，采用第一绝缘密封条置入相邻两个所述热沉之间的间隙；焊接所述第一绝缘密封条和所述热沉，使露于所述冷却箱外的多个所述热沉之间均通过多个对应的所述第一绝缘密封条一一密封；向所述冷却箱内填充所述冷却液。
可选地，所述将多个所述热沉的一端分别伸入冷却液内包括：通过入水口向冷却箱内通入绝缘的所述冷却液，直至达到所述冷却箱内的预设水位线；封堵所述入水口。
可选地，所述将多个所述热沉的一端分别伸入冷却液内之前，所述方法还包括：将用于给所述半导体叠阵提供电流的正电极和负电极分别沿层叠方向于所述层叠结构的两侧固定以形成叠阵结构；采用封装壳体对所述叠阵结构封装。
可选地，所述将用于给所述半导体叠阵提供电流的正电极和负电极分别沿层叠方向于所述层叠结构的两侧固定以形成叠阵结构包括：将所述正电极和所述层叠结构沿所述层叠方向的一侧通过螺钉紧固；将所述负电极和所述层叠结构沿所述层叠方向的另一侧通过螺钉紧固。
可选地，所述采用封装壳体对所述叠阵结构封装之前，所述方法还包括：在所述叠阵结构与所述层叠方向垂直的方向，所述芯片条的发射面的两侧，采用多个第二绝缘密封条分别固定于所述正电极、所述负电极的两端。
可选地，所述在所述叠阵结构与所述层叠方向垂直的方向，所述芯片条的发射面的两侧，采用多个第二绝缘密封条分别固定于所述正电极、所述负电极的两端之后，所述方法还包括：在所述叠阵结构与所述层叠方向垂直的方向，所述芯片条的发射面的两侧，采用两个第三绝缘密封条沿所述层叠方向的两侧分别固定所述叠阵结构，以使所述第三绝缘密封条覆盖所述叠阵结构，且使对应的所述第二绝缘密封条位于所述第三绝缘密封条和所述正电极、所述第三绝缘密封条和所述负电极之间。
可选地，所述采用封装壳体对所述叠阵结构封装包括：安装所述封装壳体，使所述叠阵结构位于所述封装壳体内，所述封装壳体上分别设有所述入水口和出水口，以分别连通所述冷却箱，所述封装壳体上还设有用于接通所述正电极和所述负电极的导线孔；所述封装壳体上朝向所述芯片条的发射面的一侧为透明材料制作。
本申请实施例提供的半导体叠阵的制备方法，先将多个热沉和多个芯片条间隔固定以形成层叠结构，使芯片条发射面的两侧均可通过热沉传导热量进行散热，再将热沉的一端浸入到冷却液内，以将芯片条的热量与冷却液进行热交换，达到对芯片条高效散热的目的。本制备方法简单，制成的半导体叠阵能高效地散热，保证半导体叠阵的工作性能，提高了半导体叠阵的工作可靠性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本实施例提供的半导体叠阵的制备方法流程图之一；
图2是本实施例提供的半导体叠阵的制备方法流程图之二；
图3是本实施例提供的半导体叠阵的结构示意图之一；
图4是本实施例提供的半导体叠阵的结构示意图之二；
图5是本实施例提供的半导体叠阵的芯片条和热沉焊接结构示意图。
图标：10-正电极；11-热沉；111-多层金属；112-金锡焊料；113-铟焊料；12-热管微结构；13-芯片条；131-发射面；14-负电极；15-第一绝缘密封条；17-冷却液；19-第三绝缘密封条；20-入水口；21-第二绝缘密封条；22-出水口。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参照图1和图2，本实施例提供一种半导体叠阵的制备方法，该方法包括：
S10-1：采用金刚石铜制作热沉11，使热沉11内形成中空结构，金刚石铜的热膨胀系数为7.8x10-6/℃。
首先制备热沉11，可采用导电材料制作热沉11，便于后续和芯片条13导通正电极10和负电极14，且该导电材料的热膨胀系数和芯片条13的热膨胀系数匹配，这是为了将热沉11和芯片条13焊接时减小两者的焊接热应力。
具体地，采用金刚石铜制作热沉11，金刚石铜的热膨胀系数为7.8x10-6/℃。
热沉11中空结构，便于向中空结构内设置热管微结构12。
S10-2:向热沉11的中空结构内设置热管微结构12，并填充相变液体。
热管微结构12有毛细多孔材料，向毛细多孔材料缝隙内填充相变液体(纯水等)，相变液体在毛细多孔材料的缝隙中流动，能进行高效的热传导。
S10-3：采用砷化镓制作芯片条13，砷化镓的热膨胀系数为6.5x10-6/℃。
选用热膨胀系数为6.5x10-6/℃的砷化镓制作芯片条13，按常规方法制作芯片条13，此处不再赘述。
S100：将多个芯片条13和多个热沉11间隔固定形成层叠结构，其中，每一个芯片条13的发射面131的两侧分别设置有热沉11。
芯片条13和热沉11之间可采用焊接方式固定，如图3所示，在芯片条13发射面131的两侧分别焊接一个热沉11，且热沉11可和芯片条13相互平行设置，以增加芯片条13和热沉11的接触面积，热沉11和芯片条13形成平行间隔的层叠结构。
因热沉11的热膨胀系数和芯片条13的热膨胀系数匹配，焊接时可减小焊接产生的热应力。
具体地，S101：在热沉11设置芯片条13的两侧分别层叠依次制作钛层、铜层、镍层、铂层和金层；其中，铜层的铜料热膨胀系数为16x10-6/℃；铜层的厚度在10um～12um之间。
热沉11的两侧先分别制作多层金属111，制作时，由热沉11的表面向两侧依次为钛层、铜层、镍层、铂层和金层，热沉11上制作多层金属111后，再和芯片条13焊接，也就是说，芯片条13和热沉11之间设置有多层金属111。
如图5所示，向F1方向，热沉11上依次设置钛层、铜层、镍层、铂层和金层，形成多层金属111，钛层靠近热沉11；向F2方向，热沉11上依次设置钛层、铜层、镍层、铂层和金层，形成多层金属111，钛层靠近热沉11。
S102：采用金锡焊料在一个芯片条13的一侧面焊接一个形成多层金属111后的热沉11，以形成一结构组；其中，金锡焊料的热膨胀系数为16x10-6/℃。
热沉11的两侧分别制作上述多层金属后，在热沉11设置多层金属的一个侧面通过金锡焊料112焊接芯片条13，形成一个芯片条13和一个热沉11焊接组合的结构组。
S103：依次将多个芯片条13和多个热沉11焊接，以形成多个结构组。
按上述S102步骤，依次焊接多个芯片条13和多个镀覆多层金属后的热沉11，形成了多个热沉11和芯片条13焊接组合的结构组。
S104：依次将一个结构组的芯片条13的另一侧和另一个结构组的热沉11通过铟焊料113焊接，以形成多个芯片条13和多个热沉11间隔固定的层叠结构。
形成多个结构组后，需将多个结构组固定。将结构组的芯片条13和另一个结构组的热沉11再通过铟焊料113焊接，如此一来，就形成了图4中多个芯片条13和多个热沉11间隔组合的层叠结构。
如图5所示，一个芯片条13的一侧通过金锡焊料112和热沉11焊接，金锡焊料112为硬焊料，以形成一个结构组，保证结构组的芯片条13的焊接质量；则该芯片条13的另一侧通过铟焊料113和另一个热沉11焊接，铟焊料113为软焊料，保证整个层叠结构的焊接质量。一般在芯片条13的P面通过金锡焊料112焊接热沉11。
采用金刚石铜制作热沉11，而金刚石铜的热膨胀系数为7.8x10-6/℃；采用砷化镓制作芯片条13，砷化镓的热膨胀系数为6.5x10-6/℃；芯片条13和热沉11通过金锡焊料焊接形成结构组，金锡焊料112的热膨胀系数为16x10-6/℃。多层金属中的铜层采用铜料，铜料热膨胀系数为16x10-6/℃。
根据热膨胀系数调整的基本原理，尽可能降低铜层厚度(铜层的厚度在10um～12um之间)的同时，需增大热沉11的厚度，这样一来，多层金属111的热膨胀系数与热沉11的热膨胀系数相近，热沉为中空结构，具有薄壁，热沉11与芯片条13焊接时，芯片条13焊接在热沉11的薄壁面上，在热沉11上设置多层金属111，使热沉11与多层金属111焊接成整体，增强热沉11整体的稳定性。
此外，金刚石铜材料不易被加工成平整表面，而在热沉11上设置铜层可得到平整的表面以焊接，因此在热沉11上设置铜层。而为了增强铜层的黏附力，制作铜层时，需先在热沉11先溅射一层钛层，然后对铜层研磨，或者采用镜面车床车削的方式，使铜层厚度控制在10um～12um之间。再在铜层上依次设置镍层、铂层和金层，以形成多层金属111。
S110：将多个热沉11的一端分别伸入冷却液17内。
热沉11的一端浸入冷却液17中，热沉11的另一端和芯片条13固定连接，通过冷却液17和热沉11进行热交换，加强对芯片条13的散热。
S111：将多个热沉11的一端分别穿过冷却箱上对应的封孔伸入冷却箱内。
冷却箱用于储存冷却液17，冷却箱的上表面设有多个封孔，如图4所示，热沉11的一端从冷却箱的上表面的封孔穿入，伸入冷却箱内，直至浸入冷却箱内的冷却液17中。热沉11的另一端和芯片条13固定连接。
S112：在冷却箱外，采用第一绝缘密封条15置入相邻两个热沉11之间的间隙。
S113：焊接第一绝缘密封条15和热沉11，使露于冷却箱外的多个热沉11之间均通过多个对应的第一绝缘密封条15一一密封。
在冷却箱的上表面的上方，每两个相邻的热沉11之间均置入一个第一绝缘密封条15，这样在冷却箱的上侧形成了一层密封层结构，用于密封冷却箱上的封孔，以密封冷却液17。
并且，位于冷却箱的上表面上的密封层结构和芯片条13之间还有一空隙层，使第一绝缘密封条15和芯片条13不接触，避免阻碍芯片条13和热沉11之间导电。
本申请实施例提供的半导体叠阵的制备方法，将多个热沉11和多个芯片条13间隔固定形成层叠结构，芯片条13发射面131的两侧均可通过热沉11传导热量进行散热，再将热沉11的一端浸入到冷却液17内，以将芯片条13的热量与冷却液17进行热交换，达到对芯片条13高效散热的目的。本制备方法简单，制成的半导体叠阵能高效地散热，保证半导体叠阵的工作性能，提高了半导体叠阵的工作可靠性。
S120：将用于给半导体叠阵提供电流的正电极10和负电极14分别沿层叠方向于层叠结构的两侧固定以形成叠阵结构。
热沉11和芯片条13固定，热沉11的一端伸入冷却液17中，并通过第一绝缘密封条15密封。
在层叠方向上，层叠结构的两侧分别固定正电极10和负电极14，热沉11为导电材料制作，因此正电极10、热沉11、芯片条13和负电极14之间可导电，给正电极10加载电流，即可导通正电极10和负电极14，使半导体叠阵工作。
并且，正电极10和负电极14还向冷却液17方向延伸，直至将第一绝缘密封条15形成的密封层结构和冷却液17均覆盖，使热沉11、芯片条13、冷却箱、第一绝缘密封条15均被夹在相对的正电极10和负电极14之间，这样整体形成了叠阵结构。
热沉11和芯片条13形成的层叠结构和正电极10沿层叠方向的一侧通过螺钉紧固，层叠结构和负电极14沿层叠方向的另一侧也通过螺钉紧固。
螺钉可穿入热沉11，但不穿入热沉11的内部中空结构，避免破坏热管微结构12。
S131：在叠阵结构与层叠方向垂直的方向，芯片条13的发射面131的两侧，采用多个第二绝缘密封条21分别固定于正电极10、负电极14的两端。
示例地，正电极10的两侧分别设有两个第二绝缘密封条21，负电极14的两侧分别设有两个第二绝缘密封条21。
S132：在叠阵结构与层叠方向垂直的方向，芯片条13的发射面131的两侧，采用两个第三绝缘密封条19沿层叠方向的两侧分别固定叠阵结构，以使第三绝缘密封条19覆盖叠阵结构，且使对应的第二绝缘密封条21位于第三绝缘密封条19和正电极10、第三绝缘密封条19和负电极14之间。
两个相对设置的第三绝缘密封条19将叠阵结构夹在中间，并且，正电极10的两侧和同侧的第三绝缘密封条19之间分别夹设有第二绝缘密封条21，负电极14的两侧和同侧的第三绝缘密封条19之间分别夹设有第二绝缘密封条21。
第三绝缘密封条19对叠阵结构与层叠方向垂直的方向，芯片条13的发射面131的两侧进行密封。
在安装第三绝缘密封条19之前，使第二绝缘密封条21夹在其和正电极10、负电极14之间，能缓解安装第三绝缘密封条19对叠阵结构产生的安装应力。
S140：采用封装壳体对叠阵结构封装。
安装封装壳体，使叠阵结构位于封装壳体内，封装壳体上分别设有入水口20和出水口22，以分别连通冷却箱，封装壳体上还设有用于接通正电极10和负电极14的导线孔；封装壳体上朝向芯片条13的发射面131的一侧为透明材料制作。
将步骤S140之前形成的整体结构用封装壳体封装，包括叠阵结构和两个第三绝缘密封条19，沿第三绝缘密封条19和正电极10、负电极14的外围将上述整体结构封装。
封装前，封装壳体上分别设有入水口20和出水口22，还设有用于接通正电极10和负电极14的导线孔。因此，安装时，需使入水口20和出水口22分别和冷却箱连通处对应安装。同时，将两个导线孔分别和正电极10、负电极14对应安装，便于后续通过导线孔向正电极10、负电极14引线。
而且，为使芯片条13的发射面131发射的光信号能被后端的接收器件(例如透镜等)接收，封装壳体上朝向芯片条13的发射面131的一侧为透明材料制作，这样一来，后端的接收器件就可接收到来自芯片条13的发射面131发射的光信号，透明材料避免光信号被阻挡而无法传递至接收器件。
S114：向冷却箱内填充冷却液17。
在完成封装壳体后，向冷却箱内填充冷却液17。
具体地，S114-1：通过入水口20向冷却箱内通入绝缘的冷却液17，直至达到冷却箱内的预设水位线。
封装壳体上设有入水口20，入水口20和冷却箱连通，通过入水口20向冷却箱内通入绝缘的冷却液17，直至达到冷却箱内的预设水位线，表示冷却液17满足预设填充量，即可停止向冷却箱内输入冷却液17，以备后续正常使用。
在具体操作时，可凭经验进行判断冷却液17的填充量。如要进行精确判断，可在冷却箱内设置水位感应器，并和外界的控制器连接，当冷却液17达到预设水位线后，水位感应器将信号反馈给控制器，则可停止向冷却箱内输入冷却液17。
绝缘的冷却液17保证浸没在冷却液17内的热沉11之间相互不导电，以避免正电极10和负电极14之间短路。
S114-2：封堵入水口20。
冷却箱内的冷却液17达到预设水位线后，停止向冷却箱内输入冷却液17，然后封堵入水口20，待正常工作时使用。
采用上述制备方法，可制备半导体叠阵，当半导体叠阵制备完成正常工作时，芯片条13发热产生的热量传导给与其固定的热沉11，热沉11通过内部的热管微结构12和相变液体，将热量传导给冷却液17，热沉11与冷却液17进行热交换后，相变液体再经热管微结构12的毛细多孔结构的缝隙流回热沉11连接芯片条13的一端继续进行热传导，如此形成冷却回路，可对芯片条13进行散热。
冷却箱内的冷却液17为循环冷却液17，可通过入水口20、出水口22将半导体叠阵的冷却箱和循环水塔连通，循环水塔通过入水口20、出水口22向半导体叠阵的冷却箱内提供可循环的冷却液17。
打开入水口20和出水口22，循环水塔通过入水口20向冷却箱内输入冷却液17，在冷却箱内的冷却液17进行热交换，热量又可由出水口22被带出，使冷却箱内的冷却液17循环流动，加快对热沉11的热交换速度，提高芯片条13的散热效率。工作完毕后，再次封堵入水口20和出水口22，避免冷却箱内的冷却液17流出。
本实施例提供的半导体叠阵的制备方法，先将多个热沉11和多个芯片条13间隔固定以形成层叠结构，使芯片条13发射面131的两侧均可通过热沉11传导热量进行散热，再将热沉11的一端浸入到后续填充冷却液17的冷却箱内，以将芯片条13的热量与冷却液17进行热交换，再将热沉11和芯片条13形成的层叠结构固定在正电极10和负电极14之间以形成叠阵结构，叠阵结构通过正电极10、热沉11、芯片条13和负电极14之间的导电性，以导通正电极10和负电极14，使半导体叠阵能正常工作。将上述叠阵结构通过封装壳体封装，并在封装壳体对应位置留出入水口20以和冷却箱连通，通过入水口20向冷却箱内通入冷却液17，以和热沉11进行热交换，达到对芯片条13散热的目的，最后封堵入水口20，避免冷却液17流出，待半导体叠阵工作时，再打开入水口20以向冷却箱内通入循环的冷却液17。本制备方法简单，制成的半导体叠阵能高效地散热，保证半导体叠阵的工作性能，提高了半导体叠阵的工作可靠性。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体叠阵的制备方法，其特征在于，所述方法包括：
将多个芯片条和多个热沉间隔固定形成层叠结构，其中，每一个所述芯片条的发射面的两侧分别设置有所述热沉；
将多个所述热沉的一端分别伸入冷却液内。
2.根据权利要求1所述的半导体叠阵的制备方法，其特征在于，所述将多个芯片条和多个热沉间隔固定形成层叠结构，其中，每一个所述芯片条的发射面的两侧分别设置有所述热沉包括：
在所述热沉设置所述芯片条的两侧分别层叠依次制作钛层、铜层、镍层、铂层和金层；其中，所述铜层的铜料热膨胀系数为16x10-6/℃；所述铜层的厚度在10um～12um之间；
采用金锡焊料在一个所述芯片条的一侧面焊接一个所述热沉，以形成一结构组；其中，所述金锡焊料的热膨胀系数为16x10-6/℃；
依次将多个所述芯片条和多个所述热沉焊接，以形成多个所述结构组；
依次将一个所述结构组的所述芯片条的另一侧和另一个所述结构组的所述热沉通过铟焊料焊接，以形成多个芯片条和多个热沉间隔固定的所述层叠结构。
3.根据权利要求1或2所述的半导体叠阵的制备方法，其特征在于，所述热沉为中空结构；
在所述将多个芯片条和多个热沉间隔固定形成层叠结构之前，所述方法还包括：
采用金刚石铜制作所述热沉，使所述热沉内形成所述中空结构；其中，所述金刚石铜的热膨胀系数为7.8x10-6/℃；
向所述热沉的中空结构内设置热管微结构，并填充相变液体；
采用砷化镓制作所述芯片条；其中，所述砷化镓的热膨胀系数为6.5x10-6/℃。
4.根据权利要求1所述的半导体叠阵的制备方法，其特征在于，所述将多个所述热沉的一端分别伸入冷却液内包括：
将多个所述热沉的一端分别穿过冷却箱上对应的封孔；
在所述冷却箱外，采用第一绝缘密封条置入相邻两个所述热沉之间的间隙；
焊接所述第一绝缘密封条和所述热沉，使露于所述冷却箱外的多个所述热沉之间均通过多个对应的所述第一绝缘密封条一一密封；
向所述冷却箱内填充所述冷却液。
5.根据权利要求1所述的半导体叠阵的制备方法，其特征在于，所述将多个所述热沉的一端分别伸入冷却液内包括：
通过入水口向冷却箱内通入绝缘的所述冷却液，直至达到所述冷却箱内的预设水位线；
封堵所述入水口。
6.根据权利要求5所述的半导体叠阵的制备方法，其特征在于，所述将多个所述热沉的一端分别伸入冷却液内之前，所述方法还包括：
将用于给所述半导体叠阵提供电流的正电极和负电极分别沿层叠方向于所述层叠结构的两侧固定以形成叠阵结构；
采用封装壳体对所述叠阵结构封装。
7.根据权利要求6所述的半导体叠阵的制备方法，其特征在于，所述将用于给所述半导体叠阵提供电流的正电极和负电极分别沿层叠方向于所述层叠结构的两侧固定以形成叠阵结构包括：
将所述正电极和所述层叠结构沿所述层叠方向的一侧通过螺钉紧固；
将所述负电极和所述层叠结构沿所述层叠方向的另一侧通过螺钉紧固。
8.根据权利要求6所述的半导体叠阵的制备方法，其特征在于，所述采用封装壳体对所述叠阵结构封装之前，所述方法还包括：
在所述叠阵结构与所述层叠方向垂直的方向，所述芯片条的发射面的两侧，采用多个第二绝缘密封条分别固定于所述正电极、所述负电极的两端。
9.根据权利要求8所述的半导体叠阵的制备方法，其特征在于，所述在所述叠阵结构与所述层叠方向垂直的方向，所述芯片条的发射面的两侧，采用多个第二绝缘密封条分别固定于所述正电极、所述负电极的两端之后，所述方法还包括：
在所述叠阵结构与所述层叠方向垂直的方向，所述芯片条的发射面的两侧，采用两个第三绝缘密封条沿所述层叠方向的两侧分别固定所述叠阵结构，以使所述第三绝缘密封条覆盖所述叠阵结构，且使对应的所述第二绝缘密封条位于所述第三绝缘密封条和所述正电极、所述第三绝缘密封条和所述负电极之间。
10.根据权利要求6所述的半导体叠阵的制备方法，其特征在于，所述采用封装壳体对所述叠阵结构封装包括：
安装所述封装壳体，使所述叠阵结构位于所述封装壳体内，所述封装壳体上分别设有所述入水口和出水口，以分别连通所述冷却箱，所述封装壳体上还设有用于接通所述正电极和所述负电极的导线孔；所述封装壳体上朝向所述芯片条的发射面的一侧为透明材料制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110353483.3A CN113097165B (zh) | 2021-03-31 | 2021-03-31 | 一种半导体叠阵的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110353483.3A CN113097165B (zh) | 2021-03-31 | 2021-03-31 | 一种半导体叠阵的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113097165A true CN113097165A (zh) | 2021-07-09 |
| CN113097165B CN113097165B (zh) | 2022-05-06 |
Family
ID=76673123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110353483.3A Active CN113097165B (zh) | 2021-03-31 | 2021-03-31 | 一种半导体叠阵的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097165B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115719915A (zh) * | 2022-09-29 | 2023-02-28 | 度亘激光技术（苏州）有限公司 | 侧泵模块封装方法及侧泵模块 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2673048Y (zh) * | 2003-12-22 | 2005-01-19 | 中国科学院电工研究所 | 一种大功率电力电子器件蒸发冷却装置 |
| US20110316143A1 (en) * | 2010-06-23 | 2011-12-29 | Denso Corporation | Semiconductor module with cooling mechanism and production method thereof |
| CN103746287A (zh) * | 2014-01-10 | 2014-04-23 | 中国科学院苏州生物医学工程技术研究所 | 一种应用于长脉宽的大功率半导体激光器封装结构 |
| CN103956346A (zh) * | 2014-03-24 | 2014-07-30 | 中山新诺科技股份有限公司 | 一种制作3d封装芯片的散热方法 |
| CN105261930A (zh) * | 2015-10-21 | 2016-01-20 | 宜兴市大元电子科技有限公司 | 一种半导体激光器微通道冷却热沉 |
| CN105470810A (zh) * | 2015-12-15 | 2016-04-06 | 西安炬光科技股份有限公司 | 一种宏通道液冷高功率半导体激光器模块和装置 |
| CN107546131A (zh) * | 2017-08-09 | 2018-01-05 | 合肥圣达电子科技实业有限公司 | 一种用于封装电子组件的金属外壳的制作方法 |
| US20190128617A1 (en) * | 2017-10-31 | 2019-05-02 | Heatscape.Com, Inc. | Method of forming a combined vapor chamber and heat pipe assembly |
| CN210693012U (zh) * | 2019-10-22 | 2020-06-05 | 度亘激光技术（苏州）有限公司 | 一种热沉及激光器的冷却结构 |
| CN111370991A (zh) * | 2019-12-23 | 2020-07-03 | 深圳活力激光技术有限公司 | 一种绝缘型热沉的半导体激光器、叠阵阵列和水平阵列 |
| CN112078198A (zh) * | 2020-09-29 | 2020-12-15 | 成都本征新材料技术有限公司 | 一种金刚石铜/铜复合板及其制备方法和应用 |
-
2021
- 2021-03-31 CN CN202110353483.3A patent/CN113097165B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2673048Y (zh) * | 2003-12-22 | 2005-01-19 | 中国科学院电工研究所 | 一种大功率电力电子器件蒸发冷却装置 |
| US20110316143A1 (en) * | 2010-06-23 | 2011-12-29 | Denso Corporation | Semiconductor module with cooling mechanism and production method thereof |
| CN103746287A (zh) * | 2014-01-10 | 2014-04-23 | 中国科学院苏州生物医学工程技术研究所 | 一种应用于长脉宽的大功率半导体激光器封装结构 |
| CN103956346A (zh) * | 2014-03-24 | 2014-07-30 | 中山新诺科技股份有限公司 | 一种制作3d封装芯片的散热方法 |
| CN105261930A (zh) * | 2015-10-21 | 2016-01-20 | 宜兴市大元电子科技有限公司 | 一种半导体激光器微通道冷却热沉 |
| CN105470810A (zh) * | 2015-12-15 | 2016-04-06 | 西安炬光科技股份有限公司 | 一种宏通道液冷高功率半导体激光器模块和装置 |
| CN107546131A (zh) * | 2017-08-09 | 2018-01-05 | 合肥圣达电子科技实业有限公司 | 一种用于封装电子组件的金属外壳的制作方法 |
| US20190128617A1 (en) * | 2017-10-31 | 2019-05-02 | Heatscape.Com, Inc. | Method of forming a combined vapor chamber and heat pipe assembly |
| CN210693012U (zh) * | 2019-10-22 | 2020-06-05 | 度亘激光技术（苏州）有限公司 | 一种热沉及激光器的冷却结构 |
| CN111370991A (zh) * | 2019-12-23 | 2020-07-03 | 深圳活力激光技术有限公司 | 一种绝缘型热沉的半导体激光器、叠阵阵列和水平阵列 |
| CN112078198A (zh) * | 2020-09-29 | 2020-12-15 | 成都本征新材料技术有限公司 | 一种金刚石铜/铜复合板及其制备方法和应用 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115719915A (zh) * | 2022-09-29 | 2023-02-28 | 度亘激光技术（苏州）有限公司 | 侧泵模块封装方法及侧泵模块 |
| CN115719915B (zh) * | 2022-09-29 | 2024-02-02 | 度亘核芯光电技术(苏州)有限公司 | 侧泵模块封装方法及侧泵模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113097165B (zh) | 2022-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898211A (en) | Laser diode package with heat sink | |
| CN110809841B (zh) | 半导体激光装置 | |
| US9065238B2 (en) | Macro channel water-cooled heat-sink for diode-laser bars | |
| US8421235B2 (en) | Semiconductor device with heat spreaders | |
| US20070297473A1 (en) | Semiconductor Laser Device | |
| US20210057878A1 (en) | Semiconductor laser device | |
| US20150311420A1 (en) | Thermoelectric module | |
| US20210218221A1 (en) | Light emitting device | |
| JP2006294943A (ja) | 半導体レーザ装置及びヒートシンク | |
| JP3899034B2 (ja) | 流体解離電極を備えた冷却基板を含む電子モジュール及び関連する方法 | |
| WO2011111328A1 (ja) | 半導体レーザ装置 | |
| JP2018182105A (ja) | 半導体装置 | |
| CN113097165B (zh) | 一种半导体叠阵的制备方法 | |
| US6344686B1 (en) | Power electronic component including cooling means | |
| CN102610583A (zh) | 封装载板及其制作方法 | |
| US20060262819A1 (en) | Diode laser component with an integrated cooling element | |
| CN201904368U (zh) | 一种硅基板集成有功能电路的led表面贴装结构 | |
| CN105470810A (zh) | 一种宏通道液冷高功率半导体激光器模块和装置 | |
| CN107196186A (zh) | 一种热沉绝缘型半导体激光器及其叠阵 | |
| KR20170022754A (ko) | 광원모듈 패키지 | |
| CN112802812B (zh) | 一种半导体器件 | |
| KR20100102661A (ko) | 반도체 레이저 장치 | |
| CN115084058B (zh) | 一种功率半导体器件封装结构 | |
| RU216498U1 (ru) | Диодная накачка | |
| JPH06507044A (ja) | 液冷式装置内の発熱器の配列構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |