CN113078215A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN113078215A CN113078215A CN202010010411.4A CN202010010411A CN113078215A CN 113078215 A CN113078215 A CN 113078215A CN 202010010411 A CN202010010411 A CN 202010010411A CN 113078215 A CN113078215 A CN 113078215A
- Authority
- CN
- China
- Prior art keywords
- well layer
- layer
- forming
- sccm
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000000034 method Methods 0.000 title claims abstract description 106
- 230000008569 process Effects 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 26
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 202
- 238000002955 isolation Methods 0.000 description 23
- 239000012792 core layer Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其形成方法，其形成方法包括：提供衬底，在所述衬底上形成阱层；在所述阱层上形成半导体层；刻蚀所述半导体层及部分厚度的所述阱层，在所述衬底上形成若干分立排布的鳍部。本发明的形成方法避免了在阱层形成过程中，阱层中的扩散离子对鳍部造成的损伤，提高了形成的鳍部的质量，从而使得形成的半导体器件的质量和性能得到提高。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，且隔离结构表面低于鳍部顶部；位于隔离结构表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸缩小，器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，在所述衬底上形成阱层；在所述阱层上形成半导体层；刻蚀所述半导体层及部分厚度的所述阱层，在所述衬底上形成若干分立排布的鳍部。
可选的，所述阱层包括相邻的N阱层和P阱层。
可选的，形成所述阱层的工艺包括第一外延生长工艺和掺杂工艺。
可选的，形成所述P阱层采用的所述第一外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、B2H6，其中，所述H2的气体流量为200～2000sccm、所述HCl的气体流量为30～200sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为5～1000sccm；压强为1～600托、温度为600～800℃。
可选的，形成所述N阱层采用的所述第一外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、PH3，其中，所述H2的气体流量为200～2000sccm、所述HCl的气体流量为10～500sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为10～2000sccm；压强为8～400托、温度为600～800℃。
可选的，形成所述N阱层的掺杂工艺的参数包括：注入的离子为P或As、注入能量为50KeV～200KeV，注入剂量为1E12atoms/cm2～1E14atoms/cm2。
可选的，形成所述P阱层的掺杂工艺的参数包括：注入的离子为B或BF2-、注入能量为25KeV～100KeV，注入剂量为2E12atoms/cm2～2E14atoms/cm2。
可选的，所述阱层的厚度和所述半导体层的厚度的比值在1∶1至1∶6。
可选的，形成所述半导体层的工艺为第二外延生长工艺。
可选的，所述第二外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm；压强为20～400托、温度为600～800℃。
可选的，所述半导体层的材料为硅材料、硅锗材料或III-V材料。
可选的，刻蚀所述半导体层及部分厚度的所述阱层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
相应的，本发明还提供一种半导体器件，包括：衬底；阱层，位于所述衬底上；若干鳍部，由半导体层组成，所述鳍部位于所述衬底上，其中，所述半导体层位于所述阱层上。
可选的，所述阱层包括相邻的N阱层和P阱层。
可选的，所述N阱层掺杂有P离子或As离子，所述P阱层掺杂有B离子或BF2-离子。
可选的，所述阱层的厚度和所述半导体层的厚度的比值在1∶1至1∶6。
可选的，所述半导体层的材料为硅材料、硅锗材料或III-V材料。
与现有技术相比，本发明的技术方案具有以下优点：
在衬底上先形成阱层，再在阱层上形成半导体层，接着再刻蚀半导体层和部分阱层，在衬底上形成若干分立排布的鳍部，这样形成方法避免了在阱层形成过程中，阱层中的扩散离子对鳍部造成的损伤，提高了形成的鳍部质量，从而使得形成的半导体器件的质量和性能得到提高。这是因为先在衬底上形成阱层，再在阱层上形成半导体层，之后刻蚀半导体层和部分厚度的阱层形成鳍部，此时阱层中的扩散离子没有足够的能量扩散到半导体层内，避免了对扩散离子对半导体层造成的损伤，从而提高了形成的鳍部的质量，也就使得形成的半导体器件的性能得到增强。
附图说明
图1至图4是一实施例中半导体器件的结构示意图；
图5至图13是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
目前半导体器件的形成工艺过程中，鳍部容易遭到扩散离子的损伤，使得鳍部的形成质量变差，同时降低了半导体器件的性能。
首先参考图1，提供衬底100，所述衬底包括第一区101和第二区102，所述衬底100上形成硬掩膜层110。
参考图2，刻蚀所述硬掩膜层110和部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部120。
在刻蚀所述硬掩膜层110及部分厚度的所述衬底100之前在所述硬掩膜层110上形成图形化层(图中未示出)，以图形化层为掩膜，刻蚀所述硬掩膜层110和部分厚度的所述衬底100，在所述衬底100上形成若干分立排布的鳍部120，去除图形化层。
参考图3，在所述衬底100上形成第一掩膜层(图中未示出)，所述第一掩膜层暴露出所述第二区102以及位于所述第二区102上的所述鳍部120，对所述第二区102上的所述鳍部120底部的所述衬底100进行掺杂，形成P阱区103，去除所述第一掩膜层。
参加图4，在所述衬底100上形成第二掩膜层(图中未示出)，所述成第二掩膜层暴露出所述第一区101及位于所述第一区101上的所述鳍部120，对所述第一区101上的所述鳍部120底部的所述衬底100进行掺杂，形成N阱区104，去除所述第二掩膜层。
发明人发现，在形成所述鳍部120之后，再在衬底的第一区和第二区内形成N阱区和P阱区，在形成N阱区和P阱区的过程中掺杂离子容易扩散到形成好的鳍部内，对鳍部造成损伤，降低鳍部形成的质量，从而使得半导体器件的性能得到降低，限制了半导体器件的使用。
发明人研究发现，提供衬底后，先在衬底上形成阱层，再在阱层上形成半导体层，刻蚀半导体层和部分厚度的阱层，从而在衬底上形成若干分立排布的鳍部，这种先形成阱层，再形成鳍部的方法，使得阱层中的扩散离子处于能量最低的状态而不能够扩散到鳍部内，避免了对鳍部造成损伤，使得鳍部的形成质量得到提高，从而使得形成的半导体器件的性能得到增强和提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图13是本发明一实施例中半导体器件形成过程的结构示意图。
首先参考图5，提供衬底200。
本实施例中，所述衬底200的材料为硅；其他实施例中，所述衬底200的材料还可为单晶硅，多晶硅、非晶硅、锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述衬底200包括第一区201和第二区202，所述第一区201和所述第二区202相邻。
参考图6，在所述衬底200上形成阱层300。
本实施例中，所述阱层300包括相邻的N阱层310和P阱层320。
本实施例中，所述N阱层310形成在所述衬底200的所述第一区201上，所述P阱层320形成在所述衬底200的所述第二区202上。
其他实施例中，所述N阱层310形成在所述衬底200的所述第二区202上，所述P阱层320形成在所述衬底200的所述第一区201上，具体的位置没有特别的限定。
本实施例中，形成所述阱层300的工艺包括第一外延生长工艺和掺杂工艺。
本实施例中，在所述第一区201上采用第一外延生长工艺形成N阱层，对N阱层进行掺杂工艺。
本实施例中，形成所述N阱层的第一外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、PH3，其中，所述H2的气体流量为200～2000sccm、所述HCl的气体流量为10～500sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为10～2000sccm；压强为8～400托、温度为600～800℃。
本实施例中，形成所述N阱层310的掺杂工艺的工艺参数包括：注入的离子为P或As、注入能量为50KeV～200KeV，注入剂量为1E12atoms/cm2～1E14atoms/cm2。
本实施例中，在所述第二区202上形成P阱层，对P阱层进行掺杂工艺。
本实施例中，形成所述P阱层320的第一外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、B2H6，其中，所述H2的气体流量为200～2000sccm、所述HCl的气体流量为30～200sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为5～1000sccm；压强为1～600托、温度为600～800℃。
本实施例中，形成所述P阱层320的掺杂工艺的工艺参数包括：注入的离子为B或BF2 2-、注入能量为25KeV～100KeV，注入剂量为2E12atoms/cm2～2E14atoms/cm2。
本实施例中，所述N阱层310和所述P阱层320的厚度相同，即所述N阱层310的顶部表面与所述P阱层320的顶部表面齐平。
本实施例中，采用第一外延生长工艺形成所述阱层300的原因在于：有利于减少由于掺杂导致的衬底晶格损伤，从而减少半导体器件漏电，改善半导体器件沟道载流子迁移率。
本实施例中，利用第一外延生长工艺形成阱层，对阱层进行掺杂工艺后，进行退火处理，退火处理的目的在于：消除晶格的损伤，同时使得注入的离子转入替换位置而实现电激活。
本实施例，在形成鳍部之前，先形成所述阱层300的目的在于：使得所述阱层300中注入的离子处于能量最低的稳定状态，这样在形成鳍部的时候所述阱层300中的扩散离子就没有足够的能量扩散到鳍部内，从而避免了对鳍部造成的损伤，提高了形成的鳍部质量，使得形成的半导体器件的性能得到增强。
参考图7，在所述阱层300上形成半导体层400。
本实施例中，所述半导体层400的材料为硅；其他实施例中，所述半导体层400的材料还可为硅锗或III-V材料。
本实施例中，形成所述半导体层400的工艺为第二外延生长工艺；其他实施例中，还可采用化学气相沉积工艺或物理气相沉积工艺或原子层沉积工艺形成所述半导体层400。
本实施例中，采用第二外延生长工艺形成所述半导体层400的原因在于能够生成晶格完整的半导层作为半导体器件的沟道材料。
本实施例中，形成所述半导体层400的所述第二外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm；压强为20～400托、温度为600～800℃。
本实施例中，所述阱层300的厚度与所述半导体层400的厚度的比值在在1∶1至1∶6内。当所述阱层300的厚度与所述半导体层400的厚度的比值小于1∶1，此时所述阱层300的厚度太薄，形成阱区时，隔绝会有问题；当所述阱层300的厚度与所述半导体层400的厚度的比值大于1∶6时，产生自锁效应，影响半导体器件的使用性能。
本实施例中，所述半导体层400的厚度为800埃至3000埃。当所述半导体层400的厚度小于800埃时，形成的所述半导体层400的厚度太小，导致器件的有效沟道宽带过小，导致半导体器件的驱动电流过小，性能变差；当所述半导体层400的厚度大于3000埃的时候，形成的所述半导体层400的厚度太厚，后续形成氧化层时，氧化层的填充会有问题。
形成所述半导体层400后，刻蚀所述半导体层400和部分厚度的所述阱层300，在所述衬底200上形成若干分立排布的鳍部500，具体的形成过程参考图8至12。
本实施例中，采用双图形化工艺形成所述鳍部500，但是不限于此，比如还可以采用四图形化工艺形成所述鳍部500等。
参考图8，在所述半导体层400上形成硬掩膜层410。
本实施例中，在刻蚀所述半导体层400和部分厚度的所述阱层300之前，形成所述硬掩膜层410；其他实施例中，还可不形成所述硬掩膜层410。
本实施例中，所述硬掩膜层410的材料为氮化硅；其他实施例中，所述硬掩膜层的材料还可为碳化硅、碳氧化硅等。
本实施例中，采用化学气相沉积工艺形成所述硬掩膜层410；其他实施例中，还可采用物理气相沉积工艺或原子层沉积工艺形成所述硬掩膜层。
本实施例中，形成所硬掩膜层410的作用一方面是便于图形的准确传递；另外一方面是对所述半导体层400起到保护作用，为后续形成质量高的鳍部做准备。
参考图9，在所述硬掩膜层410上形成若干分立排布的芯层420。
本实施例中，所述芯层420的材料采用无定形碳；其他实施例中，所述芯层420的材料还可为无定形硅或氮化硅或氧化硅中的一种或多种。
本实施例中，采用化学气相沉积的方式形成所述芯层420。
其他实施例中，还可采用物理气相沉积或者原子层沉积的方式在所述硬掩膜层410上形成所述芯层420。
本实施例中，形成所述芯层420的步骤包括，先在所述硬掩膜层410上采用化学沉积的方式形成一定厚度的芯层材料，在所述芯层材料上形成光刻胶层，以所述光刻胶层为掩膜刻蚀所述芯层材料形成所述芯层420，去除所述光刻胶层。
参考图10，在所述芯层420的侧壁上形成侧墙421。
本实施例中，所述侧墙421采用单层结构；其他实施例中，所述侧墙421还可以采用叠层结构。
本实施例中，所述侧墙421的材料为氮化硅；其他实施例中，所述侧墙421的材料还可为氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅中的一种或者多种。
参考图11，去除所述芯层420。
本实施例中，采用干法刻蚀工艺去除所述芯层420；其他实施例中，还可采用湿法刻蚀、灰化等工艺去除所述芯层420。
本实施例中，在去除所述芯层420的过程中，由于所述半导体层400上形成有所述硬掩膜层410，所述硬掩膜层410保护了所述半导体层400的顶部表面，保证所述半导体层400的顶部表面在去除所述芯层420的过程中不受到损伤，为后续形成高质量的所述鳍部做铺垫。
参考图12，以所述侧墙421为掩膜，依次刻蚀所述硬掩膜层410、所述半导体层400和部分厚度的所述阱层300，在所述衬底200上形成若干分立排布的鳍部500。
本实施例中，由于在形成所述鳍部500之前，先在所述衬底200上形成所述阱层300，所述阱层300内的掺杂离子在形成所述鳍部500之前处于能量最低的稳定状态，这样所述阱层300内的扩散离子不会有足够的能量扩散到所述鳍部500内，这样就避免了所述阱层300内的离子对所述鳍部500造成的损伤，提高了所述鳍部500的形成质量，从而使得半导体器件的性能和质量得到提高。
本实施例中，刻蚀所述硬掩膜层410、所述半导体层400以及部分厚度的所述阱层300的工艺为干法刻蚀工艺；其他实施例中，还可采用湿法刻蚀工艺刻蚀所述硬掩膜层410、所述半导体层400及部分厚度的所述阱层300。
本实施例中，所述干法刻蚀的工艺参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
本实施例中，形成所述鳍部500之后，去除所述侧墙421。
本实施例中，采用干法刻蚀去除所述侧墙421。所述干法刻蚀参数包括：采用的气体包括CF4气体、CH2F2气体和O2，CF4气体的流量为30sccm～200sccm，CH2F2气体的流量为8sccm～50sccm，O2的流量为2sccm～30sccm，腔室压强为10mtorr～2000mtorr，源射频功率为100W～1000W，偏置电压为30V～500V，时间为4秒～500秒。
参考图13，形成所述鳍部500之后，在所述衬底200上形成隔离层210。
本实施例中，所述隔离层210位于所述阱层300上。
本实施例中，所述隔离层210覆盖所述鳍部500的部分侧壁，所述隔离层210的顶部表面高于所述阱层300的顶部表面，且低于所述鳍部500的顶部表面。
本实施例中，所述隔离层210的材料为氧化硅；其他实施例中，所述隔离层210的材料还可为碳化硅、氮氧化硅、氮化硅等。
本实施例中，形成所述隔离层210的目的在于实现相邻所述鳍部500之间的电性隔离。
形成所述隔离层210的方法包括：在所述半导体衬底200上形成覆盖所述鳍部500的隔离层膜，进行平坦化(未图示)；之后回刻蚀隔离层膜，形成所述隔离层210。
形成所述隔离层膜的工艺为沉积工艺，如流体化学气相沉积工艺。采用流体化学气相沉积工艺形成隔离层膜，使隔离层膜的填充性能较好。
形成隔离层膜所采用的流体化学气相沉积工艺的步骤包括：在所述衬底200上形成隔离流体层；进行水汽退火，使所述隔离流体层形成隔离层膜。
所述水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
相应的，本发明提供一种半导体器件，包括：衬底200，包括第一区201和第二区202；阱层300包括N阱层310和P阱层320，位于所述衬底200上；若干鳍部500，位于所述衬底200上，由半导体层400组成，所述半导体层400位于所述阱层300上；隔离层210，位于所述阱层300上覆盖所述鳍部500的部分侧壁，所述隔离层210的顶部表面高于所述阱层300的顶部表面且低于所述鳍部500的顶部表面。
本实施例中，所述N阱层310和所述P阱层320相邻。
本实施例中，所述N阱层310掺杂有P离子或As离子，所述P阱层320掺杂有B离子或BF2-离子。
本实施例中，所述半导体层400的材料为硅；其他实施例中，所述半导体层400的材料还可为硅锗或III-V材料。
本实施例中，所述阱层300的厚度和所述半导体层400的厚度的比值在1∶1至1∶6。当所述阱层300的厚度与所述半导体层400的厚度的比值小于1∶1，此时所述阱层300的厚度太薄，形成阱区时，隔绝会有问题；当所述阱层300的厚度与所述半导体层400的厚度的比值大于1:6时，产生自锁效应，影响半导体器件的使用性能。
本实施例中，所述半导体层400的厚度为800埃至3000埃。当所述半导体层400的厚度小于800埃时，形成的所述半导体层400的厚度太小，导致器件的有效沟道宽带过小，导致半导体器件的驱动电流过小，性能变差；当所述半导体层400的厚度大于3000埃的时候，形成的所述半导体层400的厚度太厚，后续形成氧化层时，氧化层的填充会有问题。
本实施例中，利用在形成所述鳍部500之前，在所述衬底200上形成所述阱层300，使得所述阱层300中扩散离子在形成所述鳍部500之前处于能量最低的稳定状态，从而保证所述阱层300内的扩散离子不会对所述鳍部500造成损伤，使得所述鳍部500的形成质量得到提高，最终保证形成的半导体器件的性能和质量得到提升。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成阱层；
在所述阱层上形成半导体层；
刻蚀所述半导体层及部分厚度的所述阱层，在所述衬底上形成若干分立排布的鳍部。
2.如权利要求1所述的形成方法，其特征在于，所述阱层包括相邻的N阱层和P阱层。
3.如权利要求2所述的形成方法，其特征在于，形成所述阱层的工艺包括第一外延生长工艺和掺杂工艺。
4.如权利要求3所述的形成方法，其特征在于，形成所述P阱层采用的所述第一外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、B2H6，其中，所述H2的气体流量为200～2000sccm、所述HCl的气体流量为30～200sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述B2H6的气体流量为5～1000sccm；压强为1～600托、温度为600～800℃。
5.如权利要求3所述的形成方法，其特征在于，形成所述N阱层采用的所述第一外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2、PH3，其中，所述H2的气体流量为200～2000sccm、所述HCl的气体流量为10～500sccm、所述SiH2Cl2的气体流量为50～1000sccm、所述PH3的气体流量为10～2000sccm；压强为8～400托、温度为600～800℃。
6.如权利要求3所述的形成方法，其特征在于，形成所述N阱层的掺杂工艺的参数包括：注入的离子为P或As、注入能量为50KeV～200KeV，注入剂量为1E12atoms/cm2～1E14atoms/cm2。
7.如权利要求3所述的形成方法，其特征在于，形成所述P阱层掺杂的工艺参数包括：注入的离子为B或BF2-、注入能量为25KeV～100KeV，注入剂量为2E12atoms/cm2～2E14atoms/cm2。
8.如权利要求1所述的形成方法，其特征在于，所述阱层的厚度和所述半导体层的厚度的比值在1:1至1:6。
9.如权利要求1所述的形成方法，其特征在于，形成所述半导体层的工艺为第二外延生长工艺。
10.如权利要求9所述的形成方法，其特征在于，所述第二外延生长工艺的工艺参数包括：采用的气体包括：H2、HCl、SiH2Cl2，其中，所述H2的气体流量为100～2000sccm、所述HCl的气体流量为10～800sccm、所述SiH2Cl2的气体流量为50～1000sccm；压强为20～400托、温度为600～800℃。
11.如权利要求1所述的形成方法，其特征在于，所述半导体层的材料为硅材料、硅锗材料或III-V材料。
12.如权利要求1所述的形成方法，其特征在于，刻蚀所述半导体层及部分厚度的所述阱层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
13.一种半导体器件，其特征在于，包括：
衬底；
阱层，位于所述衬底上；
若干鳍部，由半导体层组成，所述鳍部位于所述衬底上，其中，所述半导体层位于所述阱层上。
14.如权利要求13所述的半导体器件，其特征在于，所述阱层包括相邻的N阱层和P阱层。
15.如权利要求14所述的半导体器件，其特征在于，所述N阱层掺杂有P离子或As离子，所述P阱层掺杂有B离子或BF2-离子。
16.如权利要求13所述的半导体器件，其特征在于，所述阱层的厚度和所述半导体层的厚度的比值在1:1至1:6。
17.如权利要求13所述的半导体器件，其特征在于，所述半导体层的材料为硅材料、硅锗材料或III-V材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010010411.4A CN113078215A (zh) | 2020-01-06 | 2020-01-06 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010010411.4A CN113078215A (zh) | 2020-01-06 | 2020-01-06 | 半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113078215A true CN113078215A (zh) | 2021-07-06 |
Family
ID=76608893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010010411.4A Pending CN113078215A (zh) | 2020-01-06 | 2020-01-06 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078215A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091057A1 (en) * | 2013-09-27 | 2015-04-02 | Asm Ip Holding B.V. | Semiconductor structure and device and methods of forming same using selective epitaxial process |
| CN105140221A (zh) * | 2014-05-28 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法、静电放电保护方法 |
| US9666486B1 (en) * | 2016-05-18 | 2017-05-30 | International Business Machines Corporation | Contained punch through stopper for CMOS structures on a strain relaxed buffer substrate |
| CN106816464A (zh) * | 2015-12-01 | 2017-06-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置的制造方法 |
| CN107026083A (zh) * | 2016-02-02 | 2017-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| US20170229351A1 (en) * | 2016-02-08 | 2017-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin profile improvement for high performance transistor |
| US20180006037A1 (en) * | 2016-06-30 | 2018-01-04 | International Business Machines Corporation | Fabrication of vertical doped fins for complementary metal oxide semiconductor field effect transistors |
| US20180145076A1 (en) * | 2016-11-18 | 2018-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finfet) device structure |
-
2020
- 2020-01-06 CN CN202010010411.4A patent/CN113078215A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091057A1 (en) * | 2013-09-27 | 2015-04-02 | Asm Ip Holding B.V. | Semiconductor structure and device and methods of forming same using selective epitaxial process |
| CN105140221A (zh) * | 2014-05-28 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法、静电放电保护方法 |
| CN106816464A (zh) * | 2015-12-01 | 2017-06-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置的制造方法 |
| CN107026083A (zh) * | 2016-02-02 | 2017-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| US20170229351A1 (en) * | 2016-02-08 | 2017-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin profile improvement for high performance transistor |
| CN107046060A (zh) * | 2016-02-08 | 2017-08-15 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| US9666486B1 (en) * | 2016-05-18 | 2017-05-30 | International Business Machines Corporation | Contained punch through stopper for CMOS structures on a strain relaxed buffer substrate |
| US20180006037A1 (en) * | 2016-06-30 | 2018-01-04 | International Business Machines Corporation | Fabrication of vertical doped fins for complementary metal oxide semiconductor field effect transistors |
| US20180145076A1 (en) * | 2016-11-18 | 2018-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finfet) device structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070132034A1 (en) | Isolation body for semiconductor devices and method to form the same | |
| US8138523B2 (en) | Semiconductor device having silicon on stressed liner (SOL) | |
| KR100555573B1 (ko) | Ｓｅｇ막에 의해 확장된 접합영역을 갖는 반도체 소자 및그의 제조방법 | |
| US10833177B2 (en) | Semiconductor device and fabrication method thereof | |
| CN103107198A (zh) | 用于具有高k和金属栅极结构的mosfet的结构和方法 | |
| KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
| JP2007299951A (ja) | 半導体装置およびその製造方法 | |
| CN116525614B (zh) | 一种半导体器件及其制作方法 | |
| US7391098B2 (en) | Semiconductor substrate, semiconductor device and method of manufacturing the same | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN110534569B (zh) | 半导体器件及其形成方法 | |
| US10347629B2 (en) | FinFET device | |
| US20070105295A1 (en) | Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device | |
| CN105826232B (zh) | 半导体结构的形成方法 | |
| CN113078215A (zh) | 半导体器件及其形成方法 | |
| CN110098151B (zh) | 半导体器件及其形成方法 | |
| CN111627816A (zh) | 半导体结构及其形成方法 | |
| CN117153866B (zh) | 一种半导体器件及其制作方法 | |
| CN109786457B (zh) | 半导体器件及其形成方法 | |
| CN109411414B (zh) | 半导体结构及其形成方法 | |
| CN109962036B (zh) | 半导体结构及其形成方法 | |
| CN107785267B (zh) | 半导体结构的形成方法 | |
| KR100524464B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |