CN113078119B - 半导体结构的制作方法及半导体结构 - Google Patents

Abstract

本发明提出一种半导体结构的制作方法及半导体结构；半导体结构的制作方法包括以下步骤：提供衬底，衬底中形成有第一结构；在衬底上形成凹槽，凹槽至少暴露第一结构的部分侧面；在凹槽和第一结构上形成第二结构，并且第二结构填充凹槽。本发明能够在不改变器件尺寸的前提下，增大第一结构与第二结构的连接强度。

Description

半导体结构的制作方法及半导体结构

技术领域

本发明涉及半导体制备工艺技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。

背景技术

在芯片封装工艺中，需要将晶圆切割成芯片，切割过程在切割道中进行。切割过程中，需要对芯片施加外力，施加外力会在切割道内部的介质层与介质层之间或介质层与金属层之间出现分层而产生裂痕，若无保护结构，这些裂痕会在所述芯片内部延伸至芯片的功能器件区域，最终对芯片的性能产生影响。

为解决上述技术问题，现有技术通常采用在切割道与芯片功能器件区域之间设置芯片保护环(seal ring)，利用芯片保护环阻止裂痕自切割道向芯片的功能器件区域延伸。

然而，随着器件尺寸的不断减小，芯片外围的保护环的作用愈发重要，然而现有的保护环的布线与接触插塞之间的接触面积较小，所形成的保护环结构的结构较为脆弱，无法满足行业中利用保护环对芯片提供保护作用的较高要求。

发明内容

本发明提供一种具有较好连接强度的半导体结构的制作方法和半导体结构。

为实现上述目的，本发明采用如下技术方案：

根据本发明的一个方面，提供一种半导体结构的制作方法；其中，包括：

提供衬底，所述衬底中形成有第一结构；

在所述衬底上形成凹槽，所述凹槽至少暴露所述第一结构的部分侧面；

在所述凹槽和所述第一结构上形成第二结构，并且所述第二结构填充所述凹槽。

可选的，还包括：在所述凹槽内壁和所述第一结构表面形成第三阻挡层。

可选的，还包括：所述衬底中形成有芯片结构，所述第一结构环绕所述芯片结构设置；所述凹槽设置在所述第一结构相对于所述芯片结构的外侧。

可选的，所述在所述衬底上形成凹槽，包括：在所述衬底上形成具有第一开口图案的第一掩膜层，所述第一开口图案至少暴露所述第一结构相对于所述芯片结构外侧的部分所述衬底；利用所述第一开口图案刻蚀所述衬底。

可选的，所述凹槽还设置在所述第一结构相对于所述芯片结构的内侧。

可选的，所述在所述衬底上形成凹槽，包括：在所述衬底上形成具有第一开口图案的第一掩膜层，所述第一开口图案至少暴露所述第一结构相对于所述芯片结构外侧及内侧的部分所述衬底；利用所述第一开口图案刻蚀所述衬底分别形成第一凹槽和第二凹槽。

可选的，所述第一凹槽的深度大于所述第二凹槽；和/或，所述第一凹槽的宽度大于所述第二凹槽。

可选的，所述在所述凹槽和所述第一结构上形成第二结构，并且所述第二结构填充所述凹槽的步骤，包括：在所述凹槽和所述衬底上形成导电层，并且所述导电层填充所述凹槽；在所述导电层上形成具有第一掩膜图案的第二掩膜层，所述第一掩膜图案至少覆盖所述凹槽上方的导电层；利用所述第二掩膜层刻蚀所述导电层。

可选的，还包括：在所述衬底和所述第二结构上形成介质层，所述介质层的材质与所述衬底的材质相同；在所述介质层上形成钝化层。

本发明提供一种半导体结构，包括：衬底以及位于所述衬底中的第一结构；第二结构，包括主体部和分部，所述主体部位于所述第一结构的上方，所述分部位于所述第一结构的侧面。

可选的，所述分部包括第一部分和第二部分，所述第一部分和所述第二部分分别位于所述第一结构的两侧。

可选的，所述第一部分的深度大于所述第二部分；和/或，所述第一部分的宽度大于所述第二部分。

可选的，所述第一部分的深度为所述第二部分深度的1.5～3倍；和/或，所述第一部分的宽度为所述第二部分宽度的1.5～3倍。

可选的，位于所述衬底中的芯片结构，所述第一结构环绕所述芯片结构设置；所述分部位于所述第一结构相对所述芯片结构的外侧。

可选的，介质层，位于所述衬底和所述第二结构上，所述介质层和所述衬底的材质相同；钝化层，所述钝化层位于所述介质层上。

本发明提出的半导体结构和制作方法，通过形成在衬底上的凹槽暴露第一结构的部分侧面，使得形成在衬底表面的第二结构与第一结构的接触面积增大，进而增大第一结构与第二结构的连接强度。

附图说明

通过结合附图考虑以下对本发明的实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：

图1至图7分别是根据一示例性实施方式示出的一种半导体结构的制作方法的几个步骤下的半导体结构的示意图；

图8是根据另一示例性实施方式示出的一种半导体结构的制作方法的一个步骤下的半导体结构的示意图；

图9是根据另一示例性实施方式示出的一种半导体结构的结构示意图；

图10是根据另一示例性实施方式示出的一种半导体结构的结构示意图；

图11是根据另一示例性实施方式示出的一种半导体结构的结构示意图；

图12和图13是根据另一示例性实施方式示出的一种半导体结构的制作方法的两个步骤下的半导体结构的示意图。

具体实施方式

体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。

在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。

在示例性实施方式中，本发明提出的处理方法是以应用于半导体结构的保护环为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构或其他工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的制作方法的原理的范围内。

如图1至图7所示，在本实施方式中，本发明提出的半导体结构的制作方法至少包括以下步骤：

提供衬底100，衬底100中形成有第一结构310；

在衬底100上形成凹槽102，凹槽102至少暴露第一结构310的部分侧面；

在凹槽102和第一结构310上形成第二结构320，并且第二结构320填充凹槽102。

本发明能够在不改变器件尺寸的前提下，增大第二结构320与第一结构310的连接强度。通过本发明的第一结构310和第二结构320形成的保护环300的结构较为坚固，能够满足行业中利用保护环300对芯片200提供保护作用的较高要求。

如图1所示，半导体结构包括衬底100以及第一结构310。其中，第一结构310的侧壁和底部表面可以形成有第一阻挡层101，且第一结构310的顶面暴露于衬底100的表面。衬底100的材质可以包括氧化物材料，例如但不限于SiO₂(二氧化硅)。第一结构310的材质包括金属，例如但不限于W(钨)或者Cu(铜)。第一阻挡层101的材料包括不限于TiN(氮化钛)、TaN(氮化钽)或Ta(钽)等。

可选的，半导体结构还包括：衬底中形成有芯片结构410。示例的，芯片结构410的侧壁和底部表面可以形成有第二阻挡层401，第一结构310可以环绕芯片结构410设置。具体的，第一结构310可以设置在芯片结构410和切割道之间。第一结构310和芯片结构410可以在相同的工艺步骤中形成，例如在相同的光刻、刻蚀、沉积工艺中分别形成第一结构310和芯片结构410。第一结构310可以为环绕芯片结构410的壁状结构，起到对芯片结构410的保护作用，芯片结构410可以为金属互连插塞或金属互连线等。第一结构310可以与芯片结构410的材质相同。第一阻挡层101和第二阻挡层401可以通过相同的沉积工艺沉积相同材质的材料形成，例如通过PVD或CVD工艺形成的氮化钛或氮化钽等。

在本实施方式中，在衬底100上形成凹槽102，凹槽102至少暴露第一结构310的部分侧面，凹槽102可以紧邻第一结构310设置。如图3所示，当第一结构310的侧壁和底部表面形成有第一阻挡层101时，凹槽102也可以暴露第一结构310侧壁的部分第一阻挡层101。具体的，可以通过以下方法形成凹槽102：去除位于第一结构310的上端部侧面的部分衬底100，在第一结构310的侧面形成凹槽102。其中，第一结构310的侧面，可以理解为第一结构310相对于芯片结构410的内侧和/或外侧。

可选的，如图9所示，凹槽102设置在第一结构310相对于芯片结构的外侧。如此设置，既能增强在第一结构310相对于结构外侧切割时的保护效果，又能进一步减小第二结构320的尺寸。例如，第二结构320的相对于芯片结构内侧的侧壁与第一结构310相对于芯片结构内侧的侧壁齐平。

可选的，凹槽102暴露第一结构310两侧的部分侧面。如图3所示，当第一结构310的侧壁和底部表面形成有第一阻挡层101时，凹槽也可以暴露第一结构310侧壁的部分第一阻挡层101。

可选地，如图2和图3所示，在本实施方式中，在衬底100上形成凹槽102，凹槽102至少暴露第一结构310的部分侧面。

可选的，如图2和图3所示，在衬底100上形成凹槽102的步骤，可以包括：在衬底100上形成具有第一开口图案111的第一掩膜层110，第一开口图案111至少暴露第一结构310相对于芯片结构410侧面的部分衬底100。具体的，第一掩膜层110可以为光刻胶，光刻胶涂覆于衬底100表面上，且光刻胶经由图案化处理后形成第一开口图案111，第一结构310的顶面以及位于第一结构310两侧的衬底100部分表面暴露于第一开口图案111。利用第一开口图案111刻蚀衬底100形成凹槽102。例如，可以采用干法刻蚀工艺刻蚀衬底100，需要注意的时，所述干法刻蚀工艺不能破坏第一结构310，或者破坏效果轻微。由于第一结构310的材质可以包括金属，因此即使将第一结构310的顶面与衬底100表面的需形成凹槽102的部分均暴露于第一开口图案111，亦可利用第一结构310和衬底100的刻蚀选择比实现对衬底100的选择性刻蚀而不会对第一结构310造成过大损伤。

可选的，如图2和图12所示，在衬底100上形成凹槽102包括：在衬底100上形成具有第一开口图案111的第一掩膜层110，第一开口图案111暴露第一结构310相对于芯片结构410外侧及内侧的部分所述衬底100；利用第一开口图案111刻蚀衬底100分别形成第一凹槽1021和第二凹槽1022。第一凹槽1021位于第一结构310相对于芯片结构外侧，第二凹槽1022位于第一结构310相对于芯片结构内侧。在其他示例中，如图8所示，第一开口图案111的开口范围亦可不涵盖第一结构310，而仅暴露衬底100的所需形成凹槽102的部分。即第一结构310的顶面仍被第一掩膜层110覆盖，衬底100表面邻接第一结构310的部分暴露于第一开口图案111中，从而对第一结构310起到更好的保护效果。通过此种方法，可以分别设置位于第一结构310两侧的第一开口图案111的尺寸，进而刻蚀出不同尺寸的凹槽。

可选的，第一凹槽1021的深度大于第二凹槽1022的深度；第一凹槽1021的深度可以理解为第一凹槽1021在垂直所述衬底100表面方向上的长度，同理，第二凹槽1022的深度可以理解为第二凹槽1022在垂直所述衬底100表面方向上的长度。第一凹槽1021的深度可以为第二凹槽1022深度的1.5～3倍。例如，第一凹槽1021的深度可以为50nm～200nm，如100nm，150nm等。如此设置，第一凹槽1021和第一结构310的接触面积更大，可以起到更优的保护效果。

可选的，第一凹槽1021的宽度大于第二凹槽1022的宽度；具体的，第一凹槽1021的宽度可以理解为第一凹槽1021在沿所述衬底100表面方向上的长度，同理，第二凹槽1022的宽度可以理解为第二凹槽1022在沿所述衬底100表面方向上的长度。第一凹槽1021的宽度可以为第二凹槽宽度的1.5～3倍。例如，第一凹槽1021的宽度可以为100nm～500nm，如200nm，250nm，300nm，350nm等。如此设置，第一凹槽1021的厚度更大，可以起到更优的保护效果。如图11所示，衬底100在第一结构310的两侧均形成有凹槽，但两侧的凹槽的宽度不相等。

如图4至图6所示，在凹槽102和第一结构310上形成第二结构320，并且第二结构320填充凹槽102。可以具体包括以下步骤：

在凹槽102和衬底100上形成导电层330，并且导电层330填充凹槽102；

在导电层330上形成具有第一掩膜图案334的第二掩膜层，第一掩膜图案334至少覆盖凹槽102上方的导电层330；

利用第二掩膜层刻蚀导电层330。

如图4所示，在衬底100和第一结构310的表面以及凹槽102中形成导电层330。例如，通过CVD或PVD等方式形成导电层330，导电层330的材质可以为铜、铝或钨等。

可选的，如图4所示，还包括：在凹槽102内壁和第一结构310表面形成第三阻挡层331。第三阻挡层331的材质可以包括TiN(氮化钛)或者Ti(钛)。第三阻挡层331可以有效防止导电层330的材质向外扩散，影响器件性能；通过在凹槽102中形成第二结构320可以有效防止第三阻挡层331带来的第一结构310和第二结构320之间的粘附性较差进而导致连接强度下降的问题。

可选的，如图4所示，还包括：在导电层330表面形成第四阻挡层333。第四阻挡层333的材质可以包括TiN或者Ti。另外，第四阻挡层333的材质可以但不限于与第三阻挡层331的材质相同。

如图5和图6所示，在导电层330上形成具有第一掩膜图案334的第二掩膜层，第一掩膜图案334至少覆盖凹槽120上方的导电层330。具体的，可以包括以下步骤：

在导电层330表面涂覆第二光刻胶层，图案化第二光刻胶层形成第一掩膜图案334，第一掩膜图案334至少覆盖凹槽102上方的导电层330。具体的，如图5所示，第二光刻胶层涂覆于导电层330上，且第二光刻胶层经由图案化处理后形成的第一掩膜图案334位于第一结构310和凹槽102的上方。换言之，第一掩膜图案334在衬底100表面上的正投影覆盖第一结构310和凹槽102；

通过第一掩膜图案334刻蚀去除部分导电层330，具体的，如图6所示，可以利用干法刻蚀去除部分导电层330形成第二结构320。第二结构320覆盖于第一结构310的上端部以及凹槽102。

可选的，第二掩膜层还包括第二掩膜图案335，第二掩膜图案335位于芯片结构410上方，通过第二掩膜图案335刻蚀导电层330可以形成与芯片结构410连接的芯片结构420，芯片结构420可以为金属互连插塞或金属互连线等。芯片结构410和芯片结构420可用于形成芯片200。

可选的，第二结构320可以设置为环绕芯片结构420的壁状结构，第一结构310和第二结构320可用于形成保护环300。

可选的，如图6所示，第一掩膜图案334所覆盖的范围，除了涵盖第一结构310以及凹槽102以外，还涵盖了衬底100表面的邻接凹槽102的槽口的一部分，据此，通过第一掩膜图案334对导电层330进行刻蚀，即可得到第二结构320。在其他实施方式中，第二结构320亦可仅覆盖于第一结构310的上端部与凹槽102，即不覆盖于衬底100表面的未形成凹槽102部分。具体而言，在图案化第二掩膜层时，第一掩膜图案334所覆盖的范围，可以仅涵盖第一结构310以及凹槽102，而不涵盖衬底100表面其他部分，据此，通过图案化的第二掩膜层对导电层330进行刻蚀，即可得到如图10所示的第二结构320。第二结构320仅覆盖于第一结构310的上端部与凹槽102，即不覆盖于衬底100表面的未形成凹槽102部分。

可选地，如图7所示，本实施方式的半导体结构的制作方法，还包括：在衬底100和第二结构320上依次形成介质层400和钝化层500。具体的，可以采用PVD、CVD等沉积方式形成介质层400和钝化层500，介质层400的材质可以包括氧化物材料，例如但不限于SiO₂(二氧化硅)，钝化层500的材质可以包括氮化物材料，例如但不限于SiN(氮化硅)。具体的，介质层400可以和衬底100的材质相同，例如介质层400和衬底100的材质均为氧化硅，可以增加介质层400和衬底100的黏附效果，防止晶圆切割时产生剥离。

可选的，如图9所示，衬底100仅在第一结构310的一侧形成凹槽102。具体的，例如仅在第一结构310相对于芯片200的外侧形成凹槽102。

在此应注意，附图中示出而且在本说明书中描述的半导体结构的制作方法仅仅是能够采用本发明原理的许多种处理方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的制作方法的任何细节或任何步骤。

需说明的是，为了更好地理解本发明各示例性实施方式的结构和工艺设计，说明书附图的各图中均示意性地示出了芯片200的结构。其中，根据各附图所示，基于本发明提出的半导体结构的制作方法，芯片200均可在上述处理方法的各步骤中形成。

综上所述，本发明提出的半导体结构的制作方法，通过部分去除衬底形成凹槽，以使第一结构的部分侧面暴露于凹槽，并利用衬底上形成的导电层填充凹槽以及覆盖第一结构的上端部，以此得到第二结构。通过本发明能够在不改变器件尺寸的前提下，增强第一结构和第二结构之间的连接强度。相比于现有工艺形成的保护环，通过本发明形成的保护环的结构较为坚固，能够满足行业中利用保护环对芯片提供保护作用的较高要求。

根据本发明的一个方面，提供一种半导体结构，如图13所示，该半导体结构包括：衬底100以及位于衬底100中的第一结构310；第二结构320，包括主体部323和分部322，所述主体部323位于第一结构310的上方，所述分部322位于第一结构310的侧面。具体的，分部322可以位于第一结构310侧面的衬底100中。本发明提出的半导体结构能够在不改变器件尺寸的前提下，增大第一结构310和第二结构320之间的连接强度。相比于现有半导体结构，本发明提出的半导体结构的保护环300的结构较为坚固，能够为芯片提供较佳的保护作用。

可选的，分部322包括第一部分3221和第二部分3222，第一部分3221和第二部分3222分别位于第一结构310的两侧。

可选的，如图7所示，还包括芯片200，第一部分3221位于第一结构310相对于芯片200的外侧；第二部分3222位于第一结构310相对于芯片200的内侧。

可选的，第一部分3221的深度大于第二部分3222；第一部分3221的深度可以理解为第一部分3221在垂直所述衬底100表面方向上的长度，同理，第二部分3222的深度可以理解为第二部分3222在垂直所述衬底100表面方向上的长度。第一部分3221的深度可以为第二部分3222深度的1.5～3倍。例如，第一部分3221的深度可以为50nm～200nm，如100nm，150nm等。如此设置，第一部分3221和第一结构310的接触面积更大，可以起到更优的保护效果。

可选的，第一部分3221的宽度大于第二部分3222的宽度；具体的，第一部分3221的宽度可以理解为第一部分3221在沿所述衬底100表面方向上的长度，同理，第二部分3222的宽度可以理解为第二部分3222在沿所述衬底100表面方向上的长度。第一部分3221的宽度为第二部分3222宽度的1.5～3倍。例如，第一部分3221的宽度可以为100nm～500nm，如200nm，250nm，300nm，350nm等。如此设置，第一部分3221的厚度更大，可以起到更优的保护效果。

可选的，如图9所示，还包括：位于衬底100中的芯片结构，第一结构310环绕芯片结构410设置；分部322位于第一结构310相对所述芯片结构的外侧。

可选的，如图7所示，还包括：介质层400，位于衬底100和第二结构320上，介质层400和衬底100的材质相同；钝化层500，钝化层500位于介质层400上。

本发明提出的半导体结构，通过形成在衬底100上的第一结构310顶部和侧部的第二结构320，增大第一结构310与第二结构320之间的连接强度，能对芯片起到较好的保护效果。

在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的一个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何结构。

以上详细地描述和/或图示了本发明提出的半导体结构的制作方法及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包括”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。

虽然已根据不同的特定实施例对本发明提出的半导体结构的制作方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。

Claims (11)

1.一种半导体结构的制作方法，其特征在于，包括：

提供衬底，所述衬底中形成有第一结构和芯片结构，所述第一结构环绕所述芯片结构设置；

在所述衬底上形成凹槽，所述凹槽至少暴露所述第一结构的部分侧面且所述凹槽设置在所述第一结构相对于所述芯片结构的外侧和内侧；所述在所述衬底上形成凹槽包括：在所述衬底上形成具有第一开口图案的第一掩膜层，所述第一开口图案至少暴露所述第一结构相对于所述芯片结构外侧及内侧的部分所述衬底；利用所述第一开口图案刻蚀所述衬底分别形成第一凹槽和第二凹槽；所述第一凹槽的深度大于所述第二凹槽，和/或，所述第一凹槽的宽度大于所述第二凹槽；

在所述凹槽和所述第一结构上形成第二结构，并且所述第二结构填充所述凹槽。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，还包括：

在所述凹槽内壁和所述第一结构表面形成第三阻挡层。

3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述衬底上形成凹槽，包括：

在所述衬底上形成具有第一开口图案的第一掩膜层，所述第一开口图案至少暴露所述第一结构相对于所述芯片结构外侧的部分所述衬底；

利用所述第一开口图案刻蚀所述衬底。

4.根据权利要求2或3所述的半导体结构的制作方法，其特征在于，所述在所述凹槽和所述第一结构上形成第二结构，并且所述第二结构填充所述凹槽的步骤，包括：

在所述凹槽和所述衬底上形成导电层，并且所述导电层填充所述凹槽；

在所述导电层上形成具有第一掩膜图案的第二掩膜层，所述第一掩膜图案至少覆盖所述凹槽上方的导电层；

利用所述第二掩膜层刻蚀所述导电层。

5.根据权利要求4所述的半导体结构的制作方法，其特征在于，还包括：

在所述衬底和所述第二结构上形成介质层，所述介质层的材质与所述衬底的材质相同；

在所述介质层上形成钝化层。

6.一种半导体结构，其特征在于，包括：

衬底以及位于所述衬底中的第一结构和芯片结构，所述第一结构环绕所述芯片结构设置；

第二结构，包括主体部和分部，所述主体部位于所述第一结构的上方，所述分部位于所述第一结构的侧面；

其中，所述衬底上具有暴露出所述第一结构相对于所述芯片结构外侧的第一凹槽以及暴露出所述第一结构相对于所述芯片结构内侧的第二凹槽，所述第二结构的所述分部位于所述第一凹槽和所述第二凹槽中；所述第一凹槽的深度大于所述第二凹槽，和/或，所述第一凹槽的宽度大于所述第二凹槽。

7.根据权利要求6所述的半导体结构，其特征在于，

所述分部包括第一部分和第二部分，所述第一部分和所述第二部分分别位于所述第一结构的两侧。

8.根据权利要求7所述的半导体结构，其特征在于，

所述第一部分的深度大于所述第二部分；和/或，所述第一部分的宽度大于所述第二部分。

9.根据权利要求7所述的半导体结构，其特征在于，

所述第一部分的深度为所述第二部分深度的1.5～3倍；和/或，所述第一部分的宽度为所述第二部分宽度的1.5～3倍。

10.根据权利要求6所述的半导体结构，其特征在于，还包括：

位于所述衬底中的芯片结构，所述第一结构环绕所述芯片结构设置；

所述分部位于所述第一结构相对所述芯片结构的外侧。

11.根据权利要求10所述的半导体结构，其特征在于，还包括：

介质层，位于所述衬底和所述第二结构上，所述介质层和所述衬底的材质相同；

钝化层，所述钝化层位于所述介质层上。

Images