CN113056118A - 一种线路板及其制备方法 - Google Patents

一种线路板及其制备方法 Download PDF

Info

Publication number
CN113056118A
CN113056118A CN201911378931.4A CN201911378931A CN113056118A CN 113056118 A CN113056118 A CN 113056118A CN 201911378931 A CN201911378931 A CN 201911378931A CN 113056118 A CN113056118 A CN 113056118A
Authority
CN
China
Prior art keywords
groove
substrate
layer
recess
adhesive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911378931.4A
Other languages
English (en)
Inventor
高德萌
由镭
杨之诚
周进群
张利华
缪桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201911378931.4A priority Critical patent/CN113056118A/zh
Publication of CN113056118A publication Critical patent/CN113056118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请公开了一种线路板及其制备方法,该制备方法包括:提供第一基板及第二基板;在第一基板上设置第一凹槽并在第一凹槽内放置与槽壁粘接的粘性件,第一凹槽延伸至第一基板的至少一侧边,粘性件当处于第一温度时粘性消失;在第一基板设置有粘性件一侧层叠放置第二基板,压合第一基板与第二基板使之成为整体结构;在第二基板对应粘性件处设置宽度小于第一凹槽且暴露第一凹槽的第二凹槽,第二凹槽延伸至第二基板的至少一边,第一基板与第一凹槽连通的侧边和第二基板与第二凹槽连通的侧边相邻设置;使整体结构处于第一温度后去除粘性件。本申请的制备方法能够加工出具有倒T状台阶槽的线路板,便于实现元器件的横向插接,进而能够提升安装的便利性。

Description

一种线路板及其制备方法
技术领域
本申请涉及线路板领域,特别是涉及一种线路板及其制备方法。
背景技术
近年来,随着电子信息及通信技术的不断普及与应用,与信息技术所配套的硬件设备经历着快速的发展,对硬件设备中集成电路载板部分的加工工艺要求也越来越高,为能够更加方便的将元器件安装到集成电路载板上,传统集成电路载板上会设有与元器件相匹配的台阶槽设计。
本申请的发明人发现,传统集成电路载板上的台阶槽往往加工成长方形或T形,安装元器件时需要在槽底印刷锡膏,回流加热后进行贴合,对锡膏厚度要求比较高,且存在脱落风险。
发明内容
本申请主要解决的技术问题是提供一种线路板及其制备方法,能够加工出具有倒T状台阶槽的线路板,便于实现元器件的横向插接,进而能够提升安装的便利性。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种线路板的制备方法,所述制备方法包括:提供第一基板以及第二基板,在所述第一基板上设置第一凹槽并在所述第一凹槽内放置与槽壁粘接的粘性件,所述第一凹槽延伸至所述第一基板的至少一侧边,所述粘性件当处于第一温度时粘性消失;在所述第一基板设置有所述粘性件一侧层叠放置所述第二基板,而后压合所述第一基板与所述第二基板而使之成为整体结构;在所述第二基板对应所述粘性件处设置宽度小于所述第一凹槽且暴露所述第一凹槽的第二凹槽,所述第二凹槽延伸至所述第二基板的至少一边,所述第一基板与所述第一凹槽连通的侧边和所述第二基板与所述第二凹槽连通的侧边相邻设置;使所述整体结构处于所述第一温度后去除所述粘性件。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种线路板,所述电路板包括层叠设置的第一基板以及第二基板,所述第一基板设置有第一凹槽,所述第二基板设置有暴露所述第一凹槽的第二凹槽,所述第二凹槽的宽度小于所述第一凹槽的宽度,所述第一凹槽延伸至所述第一基板的至少一侧边,所述第二凹槽延伸至所述第二基板的至少一边,所述第一基板与所述第一凹槽连通的侧边和所述第二基板与所述第二凹槽连通的侧边相邻设置。
本申请的有益效果是:本申请线路板的制备方法是通过先制备第一基板上的第一凹槽,在第一凹槽内放置处于第一温度时粘性消失的特质粘性件,来代替传统控深加工方式中的垫片,之后将第一基板与第二基板压合在一起,在第二基板对应粘性件处制备宽度小于第一凹槽且暴露第一凹槽的第二凹槽,升高到一定温度后取出粘性消失的粘性件,最终可形成一个呈倒T形的台阶槽,从而能够将元器件横向插接在该呈倒T形的台阶槽内,提升安装的便利性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
其中:
图1是本申请线路板的制备方法一实施方式的流程示意图;
图2是对应图1制备方法的部分制备过程图;
图3是一实施方式中图2的后续制备过程图;
图4是本申请线路板上安装元器件一实施方式的结构示意图;
图5是本申请线路板一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参阅图1,图1是本申请线路板的制备方法一实施方式的流程示意图,结合图2和图3,该线路板的制备方法包括:
S110:提供第一基板1100以及第二基板1200。
其中,第一基板1100以及第二基板1200是制造线路板的基本材料,能够起到支撑的作用,关于其具体结构在此不做限制。
S120:在第一基板1100上设置第一凹槽1410并在第一凹槽1410内放置与槽壁粘接的粘性件1300,第一凹槽1410延伸至第一基板1100的至少一侧边,粘性件1300当处于第一温度时粘性消失。
其中,上述第一凹槽1410的加工手段可以为激光切割开槽、铣刀控深开槽、高压水刀开槽等,在此不做限定。
其中第一凹槽1410延伸至第一基板1100的至少一侧边,具体可以是,第一凹槽1410延伸至第一基板1100的一侧边,或者,第一凹槽1410延伸至第一基板1100相对的两侧边。其中,第一凹槽1410延伸至第一基板1100的侧边的目的在于,便于后续能够将元器件从线路板的侧边插入。
粘性件1300为常温下具备粘性,当温度升高或降低到一定程度后,其粘性完全消失。在本实施方式中,先在第一凹槽1410内设置粘性件1300,而后待处于第一温度时,将粘性件1300从第一凹槽1410中取出。
S130:在第一基板1100设置有粘性件1300一侧层叠放置第二基板1200,而后压合第一基板1100与第二基板1200而使之成为整体结构。
S140:在第二基板1200对应粘性件1300处设置宽度小于第一凹槽1410且暴露第一凹槽1410的第二凹槽1420,第二凹槽1420延伸至第二基板1200的至少一边,第一基板1100与第一凹槽1410连通的侧边和第二基板1200与第二凹槽1420连通的侧边相邻设置。
第一凹槽1410与第二凹槽1420连通而形成倒T型的台阶槽。
其中,上述第二凹槽1420的加工方式与第一凹槽1410的加工方式相同,详见上述相应内容。
与第一凹槽1410类似,第二凹槽1420也需要延伸至第二基板1200的一侧边或者相对设置的两侧边。
同时第一基板1100与第一凹槽1410连通的侧边和第二基板1200与第二凹槽1420连通的侧边相邻设置的目的在于,便于后续能够从线路板的侧边在台阶槽内横向插接元器件。
S150:使整体结构处于第一温度后去除粘性件1300。
在去除粘性件1300后而得到线路板1000。
通常上述步骤S110至步骤S140在常温下进行,而后在形成整体结构后,升高或降低温度至第一温度而使粘性件1300的粘性消失,最后去除粘性件1300。
其中,去除粘性件1300的手段可以为物理、化学或多种组合手段,在此不作限定。
在现有技术中,在加工台阶槽的过程中,一般在凹槽内放置垫片进行阻胶,这种方案存在以下缺陷:垫片不具备粘性,无法与槽底有效贴合,阻胶效果差,另外为了后续能够在加工完成后去除垫片,垫片的形状一般为I型或T型,这样的垫片无法实现加工倒T型槽。
而在本实施方式中,采用粘性件1300代替垫片,一方面粘性件1300能与槽底有效贴合,阻胶效果好,另一方面由于在处于第一温度时,粘性件1300的粘性完全消失,其可以去除,因此可以保证形成倒T型的台阶槽,可以便于后续元器件横向插接在倒T型的台阶槽内,提高安装的便利性。
继续参阅图2,第一基板1100包括层叠设置的第一芯板1010以及粘接层1140,第二基板1200包括第二芯板1020;在第一基板1100上设置第一凹槽1410的步骤,包括:在粘接层1140上设置第一凹槽1410。
具体地,本实施方式通过设置第一基板1100包括粘接层1140,可以保证在经过压合后,第一基板1100和第二基板1200成为整体结构。
在本实施方式中,粘接层1140为半固化片,半固化片又称PP片,是多层板生产中的主要材料之一,主要由树脂和增强材料组成,其在加热加压下会软化,冷却后会反应固化。在其他实施方式中,粘接层1140还可以包括其他具有粘接作用的材料,在此不做限制。
继续参阅图2和图3,在本实施方式中,第一芯板1010包括依序层叠设置的第一导电层1110、第一基底层1130以及第二导电层1120,第二芯板1020包括依序层叠设置的第三导电层1210、第二基底层1230以及第四导电层1220,粘接层1140邻近第二导电层1120设置,其中,在粘接层1140上设置第一凹槽1410的步骤,包括:在粘接层1140上开槽至槽底到达第二导电层1120的表面,进而形成第一凹槽1410。
具体地,设置第一凹槽1410的槽底到达第二导电层1120表面的目的在于使后续置入第一凹槽1410内的元器件能够直接和第二导电层1120接触,利用第二导电层1120的导热性提高元器件的散热速度。
当然,在其他实施方式中,第一凹槽1410也可以不到达第二导电层1120的表面,例如,第一凹槽1410可以只到达粘接层1140厚度的一半,这里不做具体限定。
在本实施方式中,在第二基板1200对应粘性件1300处设置宽度小于第一凹槽1410且暴露第一凹槽1410的第二凹槽1420的步骤,包括:计算第二芯板1020的厚度与粘性件1300的厚度之和,并将之和定义为第一数值;计算第一数值与预设数值之差,并将之差定义为第二数值;在第二芯板1020对应粘性件1300处开槽至槽深为第二数值,进而形成第二凹槽1420。
通过设置一个预设数值,能够保证在设置第二凹槽1420的过程中管控开槽的深度,使开槽时只开到粘性件1300处而不会触及第二导电层1120,从而避免对第二导电层1120造成损伤。
为便于理解,在此进行举例,在一应用场景中,预设数值为Z,第二芯板1020的厚度为X,粘性件1300的厚度为Y,则第二数值为X+Y-Z,即设置第二凹槽1420时的开槽深度为X+Y-Z。
当然在其他实施方式中,在设置第二凹槽1420的过程中还可以管控第二凹槽1420的深度为第二芯板1020的厚度,即在第二芯板1020对应粘接件1300处开槽至槽深为第二芯板1020的厚度。
继续参阅图2和图3,在第一基板1100设置有粘性件1300一侧层叠放置第二基板1200的步骤,包括:将第二芯板1020放置在粘接层1140远离第一芯板1010一侧,并使第三导电层1210邻近粘接层1140设置;在第二基板1200对应粘性件1300处设置宽度小于第一凹槽1410且暴露第一凹槽1410的第二凹槽1420的步骤,包括:在第四导电层1220对应粘性件1300处设置第一子凹槽1421而暴露第二基底层1230;在暴露的第二基底层1230处设置第二子凹槽1422至暴露第一凹槽1410,其中,第一子凹槽1421的宽度大于第二子凹槽1422的宽度,第二子凹槽1422的宽度小于第一凹槽1410的宽度。
上述步骤中设置第一子凹槽1421和第二子凹槽1422且第一子凹槽1421宽度大于第二子凹槽1422的目的是为了在第四导电层1220和第二基底层1230上分步开槽,先通过开第一子凹槽1421来确定所需第二凹槽1420的大体尺寸与轮廓范围,之后在第一子凹槽1421开槽轮廓的基础上开第二子凹槽1422由此确定所需第二凹槽1420的具体大小,提升了加工出来的槽的精度与质量。另外设置第二子凹槽1422的宽度小于第一凹槽1410的宽度能够使加工出来的凹槽1400整体上呈倒T形。
当然在其他实施方式中,也可以直接在第四导电层1220上开槽至第二数值深度处,而不是分步开槽,这里不做具体限定。
在本实施方式中,粘性件1300为层叠设置的多层特质胶带。其粘性在处于第一温度时消失,例如:若特质胶带在温度达到180℃时粘性完全消失,则第一温度可以设置为180℃;若特质胶带在温度达到-180℃时粘性完全消失,则第一温度可以设置为-180℃。
在本实施方式中,在第一凹槽1410内放置与槽壁粘接的粘性件1300之前,还包括:确定多层特质胶带的张数;其中,确定多层特质胶带的张数的步骤,包括:获取第一凹槽1410的深度以及单层特质胶带的厚度;计算第一凹槽1410的深度除以单层特质胶带的厚度的商和余数;若余数大于第三数值,则确定特质胶带的张数为商加一;若余数小于第三数值,则确定特质胶带的张数为商。
为便于理解,在此进行举例,在一应用场景中,单层特质胶带的厚度为35um,第一凹槽1410的深度为150um,计算所得商为4,余数为10,其中预先设置的第三数值为15,因为余数10小于15,则可确定特质胶带的张数为4。
这里第三数值大小可根据实际情况设置,设置原则是让多层特质胶带尽可能填满第一凹槽1410而不过分超出,这里不做具体限定。
结合图4,在本实施方式中,方法还包括:
提供一元器件1500,元器件1500包括相互连接的第一部分1501和第二部分1502,第一部分1501的宽度与第一凹槽1410的宽度相等,第二部分1502的宽度与第二凹槽1420的宽度相等;
安装元器件1500,以使第一部分1501位于第一凹槽1410中以及第二部分1502位于第二凹槽1420中。
其中元器件1500可以是裸芯片或者封装完毕的芯片,如图4所示,元器件1500为横向插接在倒T形槽内的裸芯片,并通过金属线1510连接到第四导电层1220上,从而使芯片与线路板1000导通。若元器件1500为封装完毕的芯片则可以直接横向插接在线路板1000上无需金属线的连接。
参阅图5,图5是本申请线路板一实施方式的结构示意图,该线路板2000包括层叠设置的第一基板2100以及第二基板2200,第一基板2100设置有第一凹槽2310,第二基板2200设置有暴露第一凹槽2310的第二凹槽2320,第二凹槽2320的宽度小于第一凹槽2310的宽度,第一凹槽2310延伸至第一基板2100的至少一侧边,第二凹槽2320延伸至第二基板2200的至少一边,第一基板2100与第一凹槽2310连通的侧边和第二基板2200与第二凹槽2320连通的侧边相邻设置。
本实施方式中的线路板2000采用任一项方式的制备方法制备,详细的结构和方法可参见上述实施方式,在此不再赘述。
总而言之,本申请的发明方法通过制备出具备倒T形台阶槽的线路板,并提供一种同样呈倒T形的元器件,靠倒T形台阶槽横向内凹的槽固定倒T形元器件,实现了线路板上元器件的横向插接,提升了安装的便利性与可靠性。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种线路板的制备方法,其特征在于,包括:
提供第一基板以及第二基板;
在所述第一基板上设置第一凹槽并在所述第一凹槽内放置与槽壁粘接的粘性件,所述第一凹槽延伸至所述第一基板的至少一侧边,所述粘性件当处于第一温度时粘性消失;
在所述第一基板设置有所述粘性件一侧层叠放置所述第二基板,而后压合所述第一基板与所述第二基板而使之成为整体结构;
在所述第二基板对应所述粘性件处设置宽度小于所述第一凹槽且暴露所述第一凹槽的第二凹槽,所述第二凹槽延伸至所述第二基板的至少一边,所述第一基板与所述第一凹槽连通的侧边和所述第二基板与所述第二凹槽连通的侧边相邻设置;
使所述整体结构处于所述第一温度后去除所述粘性件。
2.根据权利要求1所述的制备方法,其特征在于,所述第一基板包括层叠设置的第一芯板以及粘接层,所述第二基板包括第二芯板;
所述在所述第一基板上设置第一凹槽的步骤,包括:
在所述粘接层上设置所述第一凹槽。
3.根据权利要求2所述的制备方法,其特征在于,
所述粘接层包括半固化片。
4.根据权利要求2所述的制备方法,其特征在于,所述第一芯板包括依序层叠设置的第一导电层、第一基底层以及第二导电层,所述第二芯板包括依序层叠设置的第三导电层、第二基底层以及第四导电层,所述粘接层邻近所述第二导电层设置,其中,在所述粘接层上设置所述第一凹槽的步骤,包括:
在所述粘接层上开槽至槽底到达所述第二导电层的表面,进而形成所述第一凹槽。
5.根据权利要求4所述的制备方法,其特征在于,所述在所述第二基板对应所述粘性件处设置宽度小于所述第一凹槽且暴露所述第一凹槽的第二凹槽的步骤,包括:
计算所述第二芯板的厚度与所述粘性件的厚度之和,并将所述之和定义为第一数值;
计算所述第一数值与预设数值之差,并将所述之差定义为第二数值;
在所述第二芯板对应所述粘接件处开槽至槽深为所述第二数值,进而形成所述第二凹槽。
6.根据权利要求4所述的制备方法,其特征在于,
所述在所述第一基板设置有所述粘性件一侧层叠放置所述第二基板的步骤,包括:
将所述第二芯板放置在所述粘接层远离所述第一芯板一侧,并使所述第三导电层邻近所述粘接层设置;
所述在所述第二基板对应所述粘性件处设置宽度小于所述第一凹槽且暴露所述第一凹槽的第二凹槽的步骤,包括:
在所述第四导电层对应所述粘性件处设置第一子凹槽而暴露所述第二基底层;
在暴露的所述第二基底层处设置第二子凹槽至暴露所述第一凹槽,其中,所述第一子凹槽的宽度大于所述第二子凹槽的宽度,所述第二子凹槽的宽度小于所述第一凹槽的宽度。
7.根据权利要求1所述的制备方法,其特征在于,所述粘性件为层叠设置的多层特质胶带。
8.根据权利要求7所述的制备方法,其特征在于,在所述第一凹槽内放置与槽壁粘接的粘性件之前,还包括:确定所述多层特质胶带的张数;
所述确定所述多层特质胶带的张数的步骤,包括:
获取所述第一凹槽的深度以及单层所述特质胶带的厚度;
计算所述第一凹槽的深度除以单层所述特质胶带的厚度的商和余数;
若所述余数大于第三数值,则确定所述特质胶带的张数为所述商加一;
若所述余数小于所述第三数值,则确定所述特质胶带的张数为所述商。
9.根据权利要求1所述的制备方法,其特征在于,所述方法还包括:
提供一元器件,所述元器件包括相互连接的第一部分和第二部分,所述第一部分的宽度与所述第一凹槽的宽度相等,所述第二部分的宽度与所述第二凹槽的宽度相等;
安装所述元器件,以使所述第一部分位于所述第一凹槽中以及所述第二部分位于所述第二凹槽中。
10.一种线路板,其特征在于,包括层叠设置的第一基板以及第二基板,所述第一基板设置有第一凹槽,所述第二基板设置有暴露所述第一凹槽的第二凹槽,所述第二凹槽的宽度小于所述第一凹槽的宽度,所述第一凹槽延伸至所述第一基板的至少一侧边,所述第二凹槽延伸至所述第二基板的至少一边,所述第一基板与所述第一凹槽连通的侧边和所述第二基板与所述第二凹槽连通的侧边相邻设置。
CN201911378931.4A 2019-12-27 2019-12-27 一种线路板及其制备方法 Pending CN113056118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911378931.4A CN113056118A (zh) 2019-12-27 2019-12-27 一种线路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911378931.4A CN113056118A (zh) 2019-12-27 2019-12-27 一种线路板及其制备方法

Publications (1)

Publication Number Publication Date
CN113056118A true CN113056118A (zh) 2021-06-29

Family

ID=76506981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911378931.4A Pending CN113056118A (zh) 2019-12-27 2019-12-27 一种线路板及其制备方法

Country Status (1)

Country Link
CN (1) CN113056118A (zh)

Similar Documents

Publication Publication Date Title
CN110557885A (zh) 一种双面夹芯热电分离结构铜基板制作工艺
JPH07506218A (ja) 高密度導体ネットワーク並びにその製造方法と製造装置
CN110996510B (zh) 一种阶梯槽制作方法
CN110213910B (zh) 一种5g高频混压阶梯电路板的制作方法
CN109618509B (zh) 一种pcb的制造方法
CN111511129A (zh) 一种不对称板的制作方法
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
CN110621123A (zh) 一种导热pcb的制作方法及pcb
CN107950081A (zh) 印刷电路板的制造方法
CN111565523A (zh) 二阶埋铜块线路板的制作方法
CN112040631B (zh) 电路板的嵌铜块方法及电路板的嵌铜块工具
CN211531419U (zh) 一种线路板
CN113056118A (zh) 一种线路板及其制备方法
CN114615830B (zh) 一种改善埋铜块电路板压合溢胶的方法
CN115023070A (zh) 一种半埋型铜电路板的制作方法
CN114945253A (zh) 一种pcb埋铜块的方法及pcb板
CN112888171B (zh) 一种多层印制板盲槽的加工方法和装置
CN114679852A (zh) 一种阶梯金手指制作方法
CN114390787A (zh) 一种柔性电路板的制作工艺
CN104955277B (zh) 一种厚铜电路板制作方法
CN110072340B (zh) 一种同层鸳鸯铜线路板的制作方法
CN112839453A (zh) 刚挠结合线路板及其制备方法
CN111246668A (zh) 一种高密度微间距高导热超薄铜基线路板的制作方法
CN112055478B (zh) 一种fpc产品加工方法
CN110785028A (zh) 一种内埋嵌陶瓷片的pcb板制作方法及其pcb板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination