CN113054030A - 垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 - Google Patents
垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 Download PDFInfo
- Publication number
- CN113054030A CN113054030A CN202110269950.4A CN202110269950A CN113054030A CN 113054030 A CN113054030 A CN 113054030A CN 202110269950 A CN202110269950 A CN 202110269950A CN 113054030 A CN113054030 A CN 113054030A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- groove
- silicon carbide
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 35
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 35
- 238000009792 diffusion process Methods 0.000 title abstract description 9
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 58
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 51
- 150000002500 ions Chemical class 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 65
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 230000005669 field effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- -1 boron ions Chemical class 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000002513 implantation Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明公开了一种垂直双扩散金属氧化物半导体晶体管及其制备方法和应用。该垂直双扩散金属氧化物半导体晶体管包括N型基体，N型基体的一侧设有沟槽，N型基体内设有P‑体区、N+区、碳化硅层、栅氧化层、第一阻挡层和多晶硅层，第一阻挡层在沟槽内围绕沟槽的侧壁设置，碳化硅层自沟槽的槽底向N型基体延伸，栅氧化层设在沟槽的底部，多晶硅层在沟槽内设置于栅氧化层之上，P‑体区围绕沟槽的侧壁且环绕N+区，N+区的表面露出于N型基体的设有沟槽的上表面，其中，N+区的材料是掺杂N型离子的碳化硅，器件在源区和漏极的外延层中引入了碳化硅层，产生了类似应变硅的效应，提升了器件的工作速度。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种垂直双扩散金属氧化物半导体晶体管场效应晶体管及其制备方法和应用。
背景技术
功率集成电路，是指将功率器件、低压控制电路、信号处理和通讯接口电路等集成在同一芯片中的特殊集成电路。功率集成电路的应用，不仅缩小了整机的体积、减少了连线、降低了寄生参数，同时还使得成本更低、体积更小以及重量更轻，因此被广泛地运用于通信与网络、计算机与消费电子、工业与汽车电子等诸多领域。功率金属氧化物半导体场效应管是在金属氧化物半导体场效应晶体管集成电路工艺的基础上发展起来的新一代电力电子开关器件，在微电子工艺基础上满足了电力设备高功率以及大电流的要求。从垂直双扩散金属氧化物半导体晶体管(Vertical Double-diffused Metal OxideSemiconductoe)结构诞生以来得到了迅速发展。垂直双扩散金属氧化物半导体晶体管由于具有高输入阻抗、低驱动功率、高开关速度、良好的热稳定性和优越的频率特性等优点，广泛地应用于开关电源、汽车电子、马达驱动、音频放大、工业控制、电机调速、节能灯、逆变器以及高频震荡器等领域。
为了得到器件性能更加优越的场效应晶体管，如图1所示制造的传统垂直双扩散金属氧化物半导体场效应晶体管通过提高器件的栅氧化层厚度来降低栅漏极之间的电容值，同时减少开通损耗和关断损耗。但是此传统垂直双扩散金属氧化物半导体场效应晶体管会使导通电阻有所提高，导致导通损耗增加使器件性能下降。
发明内容
基于此，有必要提供一种垂直双扩散金属氧化物半导体场效应晶体管及其制备方法和应用，既可以降低栅漏极之间的电容值还可以降低导通电阻，使器件具有较小的开关损耗以及导通损耗。
本发明提供一种垂直双扩散金属氧化物半导体晶体管，包括：
N型基体，所述N型基体的一侧设有沟槽，所述N型基体内设有P-体区、N+区、碳化硅层、栅氧化层、第一阻挡层和多晶硅层，所述第一阻挡层在所述沟槽内围绕所述沟槽的侧壁设置，所述碳化硅层自所述沟槽的槽底向所述N型基体延伸，所述栅氧化层设在所述沟槽的底部，所述多晶硅层在所述沟槽内设置于所述栅氧化层之上，所述P-体区围绕所述沟槽的侧壁且环绕所述N+区，所述N+区的表面露出于所述N型基体的设有所述沟槽的上表面，其中，所述N+区的材料是掺杂N型离子的碳化硅；
第二阻挡层，所述第二阻挡层设置在所述N型基体的设有所述沟槽的一侧，并且露出所述N+区；
介质层，所述介质层设置在所述第二阻挡层及所述N+区上；以及
第一金属层，所述第一金属层贯穿所述介质层并与所述N+区接触连接。
在其中一个实施例中，所述N型基体包括N型衬底和设置于N型衬底上的N型外延层，所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。
在其中一个实施例中，还包括第二金属层，所述第二金属层设置在所述N型基体的远离所述沟槽的一侧。
在其中一个实施例中，所述沟槽的深度为0.1μm～5μm，宽度为0.1μm～5μm；和/或
所述第一阻挡层的厚度为0.05μm～0.5μm；和/或
所述栅氧化层的厚度为0.01μm～1μm；和/或
所述碳化硅层的厚度为0.1μm～5μm。
在其中一个实施例中，所述P-体区的下表面高于所述碳化硅层的上表面；和/或
所述第一阻挡层上表面与所述第二阻挡层上表面相平。
本发明还提供一种如上述的垂直双扩散金属氧化物半导体晶体管，包括以下步骤：
步骤S210：在所述N型基体的一侧沉积第二阻挡层材料，去除预设沟槽位置的N型基体材料及其上方的所述第二阻挡层材料，形成所述沟槽和初始第二阻挡层；
步骤S211：在所述沟槽内形成围绕所述沟槽的侧壁的所述第一阻挡层；
步骤S212：去除所述沟槽下方的预设碳化硅层位置的所述N型基体材料，并在预设碳化硅层位置填充碳化硅形成所述碳化硅层；
步骤S213：在所述沟槽内且在所述碳化硅层上依次形成所述栅氧化层和所述多晶硅层；
步骤S214：围绕所述沟槽向所述N型基体掺入P型离子形成P型掺杂区；
步骤S215：在所述多晶硅层上沉积第二阻挡层材料，去除预设N+区位置的所述P型掺杂区的材料及其上方的所述初始第二阻挡层的材料，形成位于所述N型基体上的所述第二阻挡层和位于所述N型基体内的所述P-体区；
步骤S216：在预设N+区位置填充N+区材料形成所述N+区；
步骤S217：在所述第二阻挡层上形成介质层，第一金属层材料自所述介质层向下填充与所述N+区接触连接，形成第一金属层。
在其中一个实施例中，在步骤S214中，掺入所述P型离子的方法为注入和驱入，所述P型离子的注入的剂量为1×1013个/cm2～1×1014个/cm2，能量为80KeV～120KeV，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～200min；和/或
在步骤S216中，所述N+区的材料为向碳化硅注入N型离子，所述N型离子注入的剂量为1×1014个/cm2～9×1016个/cm2，能量为30KeV～400KeV；和/或
在步骤S217后，还包括制备第二金属层的步骤。
在其中一个实施例中，所述P型离子为硼离子。
在其中一个实施例中，所述N型离子选自砷离子和磷离子中的至少一种。
更进一步地，本发明还提供一种集成电路或电子产品，包含如上述的垂直双扩散金属氧化物半导体场效应晶体管。
与现有技术相比，上述垂直双扩散金属氧化物半导体场效应晶体管及其制备方法应用具有以下有益效果：
上述垂直双扩散金属氧化物半导体场效应晶体管中，器件在源区和漏极的外延层中引入了碳化硅层，产生了类似应变硅的效应，提升了器件的工作速度。另外，由于外延层中高掺杂的碳化硅层的存在，进一步降低了器件的导通电阻，改善了器件的导通损耗。
附图说明
图1为传统垂直双扩散金属氧化物半导体场效应晶体管的制作流程示意图；
图2为垂直双扩散金属氧化物半导体场效应晶体管的结构示意图；
图3为垂直双扩散金属氧化物半导体场效应晶体管的制作流程示意图。
附图标号说明如下：
100：垂直双扩散金属氧化物半导体场效应晶体管，101：N型基体，102：第二阻挡层，102a：初始第二阻挡层，103：介质层，104：第一金属层，105：第二金属层，106；沟槽，1011：碳化硅层，1012：栅氧化层，1013：第一阻挡层，1014：多晶硅层，1015：P-体区，1015a：P型掺杂区，1016：N+区。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明中，P-代表轻掺杂浓度的P型离子，N+代表重掺杂浓度的N型离子。
如图2所示，本发明提供一种垂直双扩散金属氧化物半导体场效应晶体管100，包括N型基体101、第二阻挡层102、介质层103以及第一金属层104。
在一个具体示例中，N型基体101的一侧设有沟槽106，N型基体101内设有碳化硅层1011、栅氧化层1012、第一阻挡层1013、多晶硅层1014、P-体区1015和N+区1016。
具体地，第一阻挡层1013在沟槽106内围绕沟槽106的侧壁设置，碳化硅层1011自沟槽106的槽底向N型基体101延伸，栅氧化层1012在设置于沟槽106的底部，多晶硅层1014在沟槽106内设置于栅氧化层1012上方。
上述第一阻挡层1013的厚度为0.05μm～0.5μm，可以理解地，第一阻挡层1013的厚度可以但不限于是0.05μm、0.1μm、0.15μm、0.2μm、0.25μm、0.3μm、0.35μm、0.4μm、0.45μm、或0.5μm。
具体地，上述第一阻挡层除在刻蚀时作为阻挡层，还作为栅介质层，第一阻挡层的材料可以但不限于是氮化硅。
上述多晶硅层作为栅极，可以但不限于采用PCl3进行最大限度的掺杂。
进一步地，上述栅氧化层1012的厚度为0.01μm～1μm，可以理解地，栅氧化层1012的厚度可以但不限于是0.01μm、0.05μm、0.1μm、0.15μm、0.2μm、0.25μm、0.3μm、0.35μm、0.4μm、0.45μm、0.5μm、0.55μm、0.6μm、0.65μm、0.7μm、0.75μm、0.8μm、0.85μm、0.9μm或1μm。
更进一步地，碳化硅层1011的厚度为0.1μm～5μm。
可以理解地，碳化硅层1011的厚度可以但不限于是0.1μm、0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm或5μm。
具体地，P-体区1015的下表面高于碳化硅层1011的上表面。
第一阻挡层1013上表面与第二阻挡层102上表面相平。
进一步地，P-体区1015围绕沟槽106的侧壁且环绕N+区1016，N+区1016的表面露出于N型基体101的设有沟槽106的上表面。
具体地，N+区1013的材料是掺杂N型离子的碳化硅。
可以理解地，N型基体101包括N型衬底和设置于N型衬底上的N型外延层，沟槽106设置于N型外延层的远离N型衬底的一侧。
可以理解地，在N型基体101至少设置两个沟槽106，各个沟槽106间平行设置，沟槽106可以是但不限于方形槽、圆形槽以及V型槽。优选地，沟槽106是方形的。
在一个具体示例中，沟槽106的深度为0.1μm～5μm，宽度为0.1μm～5μm。
具体地，上述沟槽106的深度可以但不限于是0.1μm、0.5μm、0.9μm、1.3μm、1.7μm、2.1μm、2.5μm、2.9μm、3.3μm、3.7μm、4.1μm、4.5μm、4.9μm或5μm。
上述沟槽106的宽度可以但不限于是0.1μm、0.5μm、0.9μm、1.3μm、1.7μm、2.1μm、2.5μm、2.9μm、3.3μm、3.7μm、4.1μm、4.5μm、4.9μm或5μm。
在一个具体示例中，第二阻挡层102设置在N型基体101的设有沟槽106的一侧，并且露出N+区1016。
具体地，第二阻挡层102的厚度为0.05μm～0.2μm。
上述第二阻挡层102的厚度可以但不限于是0.05μm、0.1μm、0.15μm或0.2μm。
在一个具体示例中，介质层103设置在第二阻挡层102及N+区1016上。
在一个具体示例中，第一金属层104贯穿介质层103并与N+区1016接触连接。
具体地，第一金属层104的材料可以但不限于是铝/硅/铜合金。
上述垂直双扩散金属氧化物半导体场效应晶体管100，还包括第二金属层106，第二金属层106设置在N型基体101的远离沟槽106的一侧。
具体地，第二金属层106的材料可以但不限于选自钛、镍和银中的至少一种。
上述垂直双扩散金属氧化物半导体场效应晶体管中，器件在源区和漏极的外延层中引入了碳化硅层，产生了类似应变硅的效应，提升了器件的工作速度。另外，由于外延层中高掺杂的碳化硅层的存在，进一步降低了器件的导通电阻，改善了器件的导通损耗。
本发明还进一步提供一种如上述的垂直双扩散金属氧化物半导体场效应晶体管如图3所示的制备方法，包括以下步骤S210～S216。
步骤S210：在N型基体101的一侧沉积第二阻挡层材料，去除预设沟槽位置上方的第二阻挡层材料与N型基体材料，形成沟槽106和初始第二阻挡层102a。
可以理解地，沉积第二阻挡层材料的具体方式可以但不限于是生长，生长温度为900℃～1100℃。
具体地，第二阻挡层材料生长温度可以但不限于是900℃、950℃、1000℃、1050℃或1100℃。
步骤S211：在沟槽106内形成围绕沟槽106的侧壁的第一阻挡层1013。
可以理解地，上述第一阻挡层1013的形成可以但不限于是在初始第二阻挡层102a生长氮化硅材料，氮化硅材料生长温度为600℃～1000℃，后利用干法刻蚀，去除初始第二阻挡层102a表面上和沟槽106底部的氮化硅材料。
具体地，氮化硅材料生长温度可以但不限于是600℃、700℃、800℃、900℃、1000℃或1100℃。
步骤S212：去除沟槽106下方的预设碳化硅层位置的N型基体材料，并在预设碳化硅层位置填充碳化硅形成碳化硅层1011。
可以理解地，上述去除预设碳化硅层1011位置的N型基体材料的方法可以但不限于是各向同性刻蚀。
步骤S213：在沟槽106且在碳化硅层1011上依次形成栅氧化层1012和多晶硅层1014。
上述栅氧化层1012和多晶硅层1014的形成方法可以但不限于是生长。
更进一步地，上述多晶硅层1014材料是掺杂N型离子的多晶硅。
具体地，上述多晶硅层1014材料的生长温度是500℃～700℃，可以理解地，上述生长温度可以但不限于是500℃、550℃、600℃、650℃或700℃。
步骤S214：围绕沟槽106向N型基体101掺入P型离子形成P型掺杂区1015a。
在一个具体示例中，掺入P型离子的方法为P型离子的注入和驱入。
具体地，P型离子的注入的剂量为1×1013个/cm2～1×1014个/cm2，能量为80KeV～120KeV。
进一步地，P型离子的注入的剂量可以但不限于1×1013个/cm2、2×1013个/cm2、3×1013个/cm2、4×1013个/cm2、5×1013个/cm2、6×1013个/cm2、7×1013个/cm2、8×1013个/cm2、9×1013个/cm2、或1×1014个/cm2。
可以理解地，P型离子注入的能量可以但不限于是80KeV、85KeV、90KeV、95KeV、100KeV、105KeV、110KeV、115KeV或120KeV。
在一个具体示例中，P型离子的驱入的温度为1100℃～1200℃，时间为50min～200min。
进一步地，P型离子的驱入的温度可以但不限于是1100℃、1110℃、1120℃、1130℃、1140℃、1150℃、1160℃、1170℃、1180℃、1190℃或1200℃。
更进一步地，P型离子的驱入的时间可以但不限于是50min、100min、150min或200min。
在一个具体示例中，上述P型离子为硼离子。
步骤S215：在多晶硅层1014上沉积第二阻挡层材料，去除预设N+区位置的P型掺杂区1015a的材料及其上方的初始第二阻挡层材料，形成第二阻挡层102和位于N型基体101内的P-体区1015。
上述去除预设N+区位置上初始第二阻挡层材料和P型掺杂区1015a的材料的方法可以但不限于是光刻。
步骤S216：在预设N+区位置填充N+区材料形成N+区1016。
在一个具体示例中，N+区的材料为向碳化硅注入N型离子，N型离子注入的剂量为1×1014个/cm2～9×1016个/cm2，能量为30KeV～400KeV。
具体地，N型离子注入的剂量可以但不限于1×1014个/cm2、5×1015个/cm2、1×1016个/cm2、2×1016个/cm2、3×1016个/cm2、4×1016个/cm2、5×1016个/cm2、6×1016个/cm2、7×1016个/cm2、8×1016个/cm2或9×1016个/cm2。
可以理解地，N型离子注入的能量可以但不限于是30KeV、70KeV、110KeV、150KeV、190KeV、230KeV、270KeV、310KeV、350KeV、390KeV或400KeV。
上述N型离子选自砷离子和磷离子中的至少一种。
步骤S217：在第二阻挡层102上形成介质层103，去除接触孔的介质层材料，第一金属层材料自介质层103向下填充与N+区1016接触连接，形成第一金属层104。
上述去除介质层材料的方法可以但不限于是光刻。
可以理解地，在步骤S216之后还可以制备第二金属层105。
更进一步地，本发明还提供一种集成电路或电子产品，包含如上述的垂直双扩散金属氧化物半导体场效应晶体管。
可以理解地，电子产品包括集成电路、电阻以及电容等电子元器件。
以下以一具体示例的垂直双扩散金属氧化物半导体场效应晶体管的制备方法为例对本发明作进一步说明。
实施例1
本实施例提供一种垂直双扩散金属氧化物半导体场效应晶体管，该垂直双扩散金属氧化物半导体场效应晶体管的制备方法包括如下步骤：
步骤S210：在N型基体的一侧在温度为900℃～1100℃的条件下生长厚度为0.05μm～0.2μm的第二阻挡层材料，通过光刻去除预设沟槽位置的N型基体材料及其上方的第二阻挡层材料，形成深度为0.1μm～5.0μm以及宽度为0.1μm～5μm沟槽106和初始第二阻挡层102a；
步骤S211：在初始第二阻挡层102a以温度为600～1000℃的条件下生长厚度为0.05～0.5μm氮化硅材料，后利用干法刻蚀，去除初始第二阻挡层102a表面上和沟槽106底部的氮化硅材料，在沟槽内形成围绕沟槽106的侧壁的第一阻挡层1013；
步骤S212：利用各向同性刻蚀沿着沟槽106下方去除宽度为0.2～10μm，深度为0.1～4μm的N型基体材料，并去除的N型基体材料部分全部填充碳化硅形成的碳化硅层1011；
步骤S213：在沟槽106内且在碳化硅层1011上形成厚度为0.01μm～1μm的栅氧化层1012，以温度为500℃～700℃的条件下在栅氧化层1012上生长N型掺杂的多晶硅的多晶硅层材料至填满沟槽106，刻蚀多余多晶硅层材料至多晶硅层1014表面和初始第二阻挡层与N型基体101界面相平，形成多晶硅层1014；
步骤S214：围绕沟槽106向N型基体101注入剂量为个1×1013～1×1014个/cm2，能量为80～120keV的硼离子，后以驱入温度1100～1200℃，驱入时间50min～200min驱入硼离子，形成P-体区1015；
步骤S215：然后在多晶硅层1014上生长第二阻挡层材料至其与初始第二阻挡层102a表面相平，光刻去除预设N+区位置上初始第二阻挡层材料和P-体区材料，形成第二阻挡层102；
步骤S216：在预设N+区位置生长碳化硅材料并向其注入磷或者砷离子，注入的剂量为1×1014～9×1016个/cm2，注入的能量为30KeV～400KeV，形成N+区1016；
步骤S217：在第二阻挡层102上生长介质层材料形成介质层103，利用光刻刻蚀出介质层103与N+区1016围成的接触孔，第一金属层材料自介质层103向下填充与N+区1016接触连接，形成第一金属层104，在N型基体101的远离沟槽106的一侧形成第二金属层105。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种垂直双扩散金属氧化物半导体晶体管，其特征在于，包括：
N型基体，所述N型基体的一侧设有沟槽，所述N型基体内设有P-体区、N+区、碳化硅层、栅氧化层、第一阻挡层和多晶硅层，所述第一阻挡层在所述沟槽内围绕所述沟槽的侧壁设置，所述碳化硅层自所述沟槽的槽底向所述N型基体延伸，所述栅氧化层设在所述沟槽的底部，所述多晶硅层在所述沟槽内设置于所述栅氧化层之上，所述P-体区围绕所述沟槽的侧壁且环绕所述N+区，所述N+区的表面露出于所述N型基体的设有所述沟槽的上表面，其中，所述N+区的材料是掺杂N型离子的碳化硅；
第二阻挡层，所述第二阻挡层设置在所述N型基体的设有所述沟槽的一侧，并且露出所述N+区；
介质层，所述介质层设置在所述第二阻挡层及所述N+区上；以及
第一金属层，所述第一金属层贯穿所述介质层并与所述N+区接触连接。
2.如权利要求1所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，所述N型基体包括N型衬底和设置于N型衬底上的N型外延层，所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。
3.如权利要求1或2所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，还包括第二金属层，所述第二金属层设置在所述N型基体的远离所述沟槽的一侧。
4.如权利要求1或2所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，所述沟槽的深度为0.1μm～5μm，宽度为0.1μm～5μm；和/或
所述第一阻挡层的厚度为0.05μm～0.5μm；和/或
所述栅氧化层的厚度为0.01μm～1μm；和/或
所述碳化硅层的厚度为0.1μm～5μm。
5.如权利要求1或2所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，所述P-体区的下表面高于所述碳化硅层的上表面；和/或
所述第一阻挡层上表面与所述第二阻挡层上表面相平。
6.一种如权利要求1～5所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，包括以下步骤：
步骤S210：在所述N型基体的一侧沉积第二阻挡层材料，去除预设沟槽位置的N型基体材料及其上方的所述第二阻挡层材料，形成所述沟槽和初始第二阻挡层；
步骤S211：在所述沟槽内形成围绕所述沟槽的侧壁的所述第一阻挡层；
步骤S212：去除所述沟槽下方的预设碳化硅层位置的所述N型基体材料，并在预设碳化硅层位置填充碳化硅形成所述碳化硅层；
步骤S213：在所述沟槽内且在所述碳化硅层上依次形成所述栅氧化层和所述多晶硅层；
步骤S214：围绕所述沟槽向所述N型基体掺入P型离子形成P型掺杂区；
步骤S215：在所述多晶硅层上沉积第二阻挡层材料，去除预设N+区位置的所述P型掺杂区的材料及其上方的所述初始第二阻挡层的材料，形成位于所述N型基体上的所述第二阻挡层和位于所述N型基体内的所述P-体区；
步骤S216：在预设N+区位置填充N+区材料形成所述N+区；
步骤S217：在所述第二阻挡层上形成介质层，第一金属层材料自所述介质层向下填充与所述N+区接触连接，形成第一金属层。
7.如权利要求6所述的垂直双扩散金属氧化物半导体场效应晶体管的制备方法，其特征在于，在步骤S214中，掺入所述P型离子的方法为注入和驱入，所述P型离子的注入的剂量为1×1013个/cm2～1×1014个/cm2，能量为80KeV～120KeV，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～200min；和/或
在步骤S216中，所述N+区的材料为向碳化硅注入N型离子，所述N型离子注入的剂量为1×1014个/cm2～9×1016个/cm2，能量为30KeV～400KeV；和/或
在步骤S217后，还包括制备第二金属层的步骤。
8.如权利要求6或7所述的垂直双扩散金属氧化物半导体场效应晶体管的制备方法，其特征在于，所述P型离子为硼离子。
9.如权利要求6或7所述的垂直双扩散金属氧化物半导体场效应晶体管的制备方法，其特征在于，所述N型离子选自砷离子和磷离子中的至少一种。
10.一种集成电路或电子产品，其特征在于，包含如权利要求1～5任一项所述的垂直双扩散金属氧化物半导体场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110269950.4A CN113054030A (zh) | 2021-03-12 | 2021-03-12 | 垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110269950.4A CN113054030A (zh) | 2021-03-12 | 2021-03-12 | 垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113054030A true CN113054030A (zh) | 2021-06-29 |
Family
ID=76512122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110269950.4A Pending CN113054030A (zh) | 2021-03-12 | 2021-03-12 | 垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113054030A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048257A1 (en) * | 2006-08-25 | 2008-02-28 | De Fresart Edouard D | Strained semiconductor power device and method |
| CN101425539A (zh) * | 2007-11-01 | 2009-05-06 | 万国半导体股份有限公司 | 高迁移率沟槽金属氧化物半导体场效应晶体管 |
| CN101512777A (zh) * | 2006-08-31 | 2009-08-19 | 飞兆半导体公司 | 具有SiGe/Si沟道结构的功率沟槽MOSFET |
| US20110254010A1 (en) * | 2010-04-16 | 2011-10-20 | Cree, Inc. | Wide Band-Gap MOSFETs Having a Heterojunction Under Gate Trenches Thereof and Related Methods of Forming Such Devices |
| US20120313161A1 (en) * | 2011-06-13 | 2012-12-13 | Grivna Gordon M | Semiconductor device with enhanced mobility and method |
| CN103227113A (zh) * | 2012-01-25 | 2013-07-31 | 瑞萨电子株式会社 | 制造垂直平面功率mosfet的方法和制造沟槽栅极功率mosfet的方法 |
| US20140246697A1 (en) * | 2013-03-01 | 2014-09-04 | Infineon Technologies Austria Ag | Semiconductor Device with Charge Compensation Structure |
| TW201926719A (zh) * | 2017-11-23 | 2019-07-01 | 德商羅伯特博斯奇股份有限公司 | 具有異質接面的垂直式功率電晶體 |
| CN110544723A (zh) * | 2019-08-15 | 2019-12-06 | 西安电子科技大学 | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 |
-
2021
- 2021-03-12 CN CN202110269950.4A patent/CN113054030A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048257A1 (en) * | 2006-08-25 | 2008-02-28 | De Fresart Edouard D | Strained semiconductor power device and method |
| CN101512777A (zh) * | 2006-08-31 | 2009-08-19 | 飞兆半导体公司 | 具有SiGe/Si沟道结构的功率沟槽MOSFET |
| CN101425539A (zh) * | 2007-11-01 | 2009-05-06 | 万国半导体股份有限公司 | 高迁移率沟槽金属氧化物半导体场效应晶体管 |
| US20110254010A1 (en) * | 2010-04-16 | 2011-10-20 | Cree, Inc. | Wide Band-Gap MOSFETs Having a Heterojunction Under Gate Trenches Thereof and Related Methods of Forming Such Devices |
| US20120313161A1 (en) * | 2011-06-13 | 2012-12-13 | Grivna Gordon M | Semiconductor device with enhanced mobility and method |
| CN103227113A (zh) * | 2012-01-25 | 2013-07-31 | 瑞萨电子株式会社 | 制造垂直平面功率mosfet的方法和制造沟槽栅极功率mosfet的方法 |
| US20140246697A1 (en) * | 2013-03-01 | 2014-09-04 | Infineon Technologies Austria Ag | Semiconductor Device with Charge Compensation Structure |
| TW201926719A (zh) * | 2017-11-23 | 2019-07-01 | 德商羅伯特博斯奇股份有限公司 | 具有異質接面的垂直式功率電晶體 |
| CN110544723A (zh) * | 2019-08-15 | 2019-12-06 | 西安电子科技大学 | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411266B2 (en) | Semiconductor device having trench charge compensation regions and method | |
| US6576516B1 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon | |
| US7943466B2 (en) | Method of forming a semiconductor device having sub-surface trench charge compensation regions | |
| CN112713184B (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| JP4388017B2 (ja) | 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス | |
| EP2223341B1 (en) | Method for manufacturing a reverse-conducting semiconductor device | |
| US7019360B2 (en) | High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
| EP2086012A1 (en) | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor | |
| JP2000307115A (ja) | 高密度ｍｏｓゲート型電力装置及びその製造方法 | |
| US20160276459A1 (en) | Fast switching igbt with embedded emitter shorting contacts and method for making same | |
| WO2011035331A2 (en) | Devices, structures, and methods using self-aligned resistive source extensions | |
| WO2003005414A2 (en) | Power mosfet with deep implanted junctions | |
| US6153473A (en) | Method of symmetrically implanted punch-through stopper for a rugged DMOS power device | |
| WO2023249847A1 (en) | Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN113658949B (zh) | 一种改善关断特性的mosfet芯片制造工艺 | |
| JPH08213620A (ja) | 電界効果により制御可能の半導体デバイスの製造方法 | |
| CN113054030A (zh) | 垂直双扩散金属氧化物半导体晶体管及其制备方法和应用 | |
| KR101801406B1 (ko) | 반도체 장치 및 관련 제조 방법 | |
| US20220231148A1 (en) | Method for manufacturing a power transistor, and power transistor | |
| KR100563162B1 (ko) | 반도체장치및그제조방법 | |
| CN113054029B (zh) | 金属氧化物半导体场效应晶体管及其制备方法和应用 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| JP2003529204A (ja) | 横方向の電荷補償の原則に応じて事前加工された基礎材料ウェハに高電圧で使用できる縁端部を製造する方法 | |
| EP4220697A1 (en) | Semiconductor device with trench isolation structures in a transition region and method of manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210629 |