CN113053926A - 一种半导体结构及其形成方法 - Google Patents
一种半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113053926A CN113053926A CN201911378985.0A CN201911378985A CN113053926A CN 113053926 A CN113053926 A CN 113053926A CN 201911378985 A CN201911378985 A CN 201911378985A CN 113053926 A CN113053926 A CN 113053926A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- semiconductor substrate
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 292
- 229910052751 metal Inorganic materials 0.000 claims abstract description 145
- 239000002184 metal Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000011241 protective layer Substances 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 11
- 239000007769 metal material Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
本申请涉及半导体技术领域，具体地涉及一种半导体结构及其形成方法。所述半导体结构用于图像传感器，包括：半导体衬底；隔离结构，位于所述半导体衬底内，所述隔离结构包括金属层和绝缘层，所述绝缘层包覆所述金属层的底部以及侧壁；遮光层，位于所述隔离结构上，所述遮光层包括金属格栅和保护层，其中，所述金属层与所述金属格栅一体化连接，所述保护层包覆所述金属格栅的侧壁以及顶部。本申请提供的一种半导体结构及其形成方法，在常规隔离结构中加入金属层，所述金属层可以对半导体衬底中的电子和空穴浓度进行有效地控制，且所述金属层和金属格栅可以同时制作出来，简化了工艺。
Description
技术领域
本申请涉及半导体技术领域，具体地涉及一种半导体结构及其形成方法。
背景技术
图像传感器包括前照式图像传感器和背照式图像传感器。其中，背照式图像传感器是将光电转换区置于金属布线层上方从而光线不需穿过金属布线层就可到达光电转换区进行感测光线的结构。背照式图像传感器相对于前照式图像传感器具有更大的光电转换效率，因此背照式图像传感器得到了更广泛的运用。
在背照式图像传感器中，通常使用沟槽隔离结构来隔离相邻的像素，以避免相邻像素之间的光线串扰。所述沟槽隔离结构中通常包括二氧化硅层以及高介电常数材料层，所述高介电常数材料层可以使半导体衬底中的电子被吸引到半导体衬底的表面，形成富空穴层。但是这种富空穴层的空穴浓度完全由半导体结构材料本身的性质来决定，电路应用中不能进行调整。
因此，有必要开发一种新的半导体结构，可以对半导体衬底中的电子和空穴浓度进行有效的控制。
发明内容
本申请提供一种半导体结构及其形成方法，可以对半导体衬底中的电子和空穴浓度进行有效的控制。
本申请的一个方面提供一种半导体结构，所述半导体结构用于图像传感器，包括：半导体衬底；隔离结构，位于所述半导体衬底内，所述隔离结构包括金属层和绝缘层，所述绝缘层包覆所述金属层的底部以及侧壁；遮光层，位于所述隔离结构上，所述遮光层包括金属格栅和保护层，其中，所述金属层与所述金属格栅一体化连接，所述保护层包覆所述金属格栅的侧壁以及顶部。
在本申请的一些实施例中，所述隔离结构还包括缓冲层和介质层，所述缓冲层位于所述半导体衬底表面，所述介质层位于所述缓冲层表面。
在本申请的一些实施例中，所述隔离结构填充所述半导体衬底内的沟槽，其中，所述缓冲层与所述沟槽表面直接接触。
在本申请的一些实施例中，所述沟槽的深宽比大于0小于等于20，所述沟槽的深度大于等于所述半导体衬底内有源器件的深度。
在本申请的一些实施例中，所述隔离结构还包括阻挡层，所述阻挡层位于所述金属层与所述绝缘层之间。
在本申请的一些实施例中，所述金属层的材料包括铝或铜或者钨。
本申请的另一个方面提供一种半导体结构的形成方法，所述半导体结构用于图像传感器，包括：提供半导体衬底，所述半导体衬底中形成有沟槽；在所述半导体衬底以及沟槽上依次形成绝缘层和金属材料层，所述金属材料层填充所述沟槽并高出所述半导体衬底表面；刻蚀所述金属材料层高出半导体衬底表面的部分，形成金属格栅，位于所述沟槽内的金属材料层形成隔离结构的金属层；在所述绝缘层以及金属格栅表面形成保护层。
在本申请的一些实施例中，所述方法还包括：依次在所述半导体衬底和沟槽表面形成缓冲层和介质层，其中，所述绝缘层位于所述介质层表面。
在本申请的一些实施例中，所述方法还包括：在所述绝缘层表面形成阻挡层。
在本申请的一些实施例中，形成所述金属材料层的工艺为原子层沉积工艺。
在本申请的一些实施例中，刻蚀所述金属材料层高出半导体衬底表面的部分，形成金属格栅的方法包括：在所述金属材料层上形成图案化的光刻胶层，所述图案化的光刻胶层定义所述金属格栅的位置以及尺寸；以所述图案化的光刻胶层为掩膜刻蚀所述金属材料层至暴露所述绝缘层；去除所述图案化的光刻胶层。
在本申请的一些实施例中，所述金属材料层包括铝或铜或者钨。
在本申请的一些实施例中，所述沟槽的深宽比大于0小于等于20，所述沟槽的深度大于等于所述半导体衬底内有源器件的深度。
本申请提供的一种半导体结构及其形成方法，在常规隔离结构中加入金属层，所述金属层可以对半导体衬底中的电子和空穴浓度进行有效地控制，且所述金属层和金属格栅可以同时制作出来，简化了工艺。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图5为本申请实施例所述半导体结构形成方法各步骤中的结构示意图。
图6为一种常规半导体结构的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
本申请的实施例提供一种半导体结构的形成方法，所述半导体结构用于图像传感器，包括：参考图1，提供半导体衬底110，所述半导体衬底110中形成有沟槽111；参考图3，在所述半导体衬底110以及沟槽111上依次形成绝缘层140和金属材料层160，所述金属材料层160填充所述沟槽111并高出所述半导体衬底110；参考图4，刻蚀所述金属材料层160高出半导体衬底110表面的部分，形成金属格栅162，位于所述沟槽111内的金属材料层160形成隔离结构的金属层161；参考图5，在所述绝缘层140以及金属格栅162表面形成保护层170。
参考图1，提供半导体衬底110，所述半导体衬底110的材料可以为硅(Si)、锗(Ge)、绝缘体上硅(SOI)或绝缘体上锗(GOI)等。所述半导体衬底110可以是单晶硅、多晶硅、非晶硅中的一种。所述半导体衬底110还可以是生长有外延层的结构。
所述沟槽111用于填充所述隔离结构。在本申请的一些实施例中，所述沟槽111的深宽比大于0小于等于20，例如为1，3，5，10，15，20等。所述沟槽111的深度大于等于所述半导体衬底110内有源器件(图中未示出)的深度。所述的有源器件例如为光电二极管。
所述沟槽111用于填充所述隔离结构，而所述隔离结构用于隔离所述半导体衬底110内的有源器件，防止光线在所述有源器件之间发生串扰，因此所述沟槽111的深度要大于等于所述半导体衬底110内有源器件的深度。
在本申请的一些实施例中，形成所述沟槽111的方法为湿法刻蚀或者等离子体刻蚀等。
在本申请的一些实施例中，参考图2，所述半导体结构的形成方法还包括：依次在所述半导体衬底110和沟槽111表面形成缓冲层120和介质层130，其中，所述绝缘层140位于所述介质层130表面。
所述介质层130中具有固定负电荷，可以排斥半导体衬底110表面的电子，从而在所述半导体衬底110的表面形成富空穴层。在本申请的一些实施例中，所述介质层130的材料例如为氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)或氧化钛(TiO2)等。
在本申请的一些实施例中，所述介质层130的厚度范围例如为1-5纳米。
在本申请的一些实施例中，所述介质层130的形成方法包括化学气相沉积法、溅射法以及原子层沉积法。
在本申请的一些实施例中，所述介质层130的形成方法为原子层沉积法，所述原子层沉积法可以形成深宽比较高的膜层。
所述缓冲层120位于所述半导体衬底110以及所述介质层130之间，一方面可以提供一定的粘附性，另一方面避免所述介质层130与所述半导体衬底110直接接触，影响所述富空穴层的积累。
在本申请的一些实施例中，所述缓冲层120的材料例如为氧化硅，氮化硅，碳化硅等。
在本申请的一些实施例中，所述缓冲层120的形成方法包括物理气相沉积法，化学气相沉积法，以及热氧化法等。
在本申请的一些实施例中，所述缓冲层120的厚度范围例如为1-5纳米。
参考图3，在所述半导体衬底110以及沟槽111上依次形成绝缘层140和金属材料层160，所述金属材料层160填充所述沟槽111并高出所述半导体衬底110。
在本申请的一些实施例中，所述的绝缘层140可以直接形成在所述沟槽111和所述半导体衬底110的表面，用于隔离所述金属材料层160和所述沟槽111及所述半导体衬底110表面。
在本申请的另一些实施例中，所述沟槽111的表面形成有缓冲层120和介质层130，则所述绝缘层140可直接形成于所述介质层130的表面，所述介质层130可以具有固定负电荷，所述固定负电荷可以形成电场，在所述半导体衬底110表面形成富空穴层，所述缓冲层120用于避免所述介质层130与所述半导体衬底110表面直接接触，影响富空穴层的聚集。
其中，所述金属材料层160位于所述沟槽111中的部分用于形成金属层161，所述金属材料层160高于所述半导体衬底110的部分用于形成金属格栅162。具体地，所述金属材料层160高于所述半导体衬底110的高度可以根据需要的金属格栅162的高度决定。
其中，所述金属层161可以外接电压，形成电场。所述电场可以影响所述半导体衬底110表面的电子浓度，即影响所述富空穴层的积累。通过调整所述电压的大小，进而调整所述电场的强度，就可以调整所述电子和空穴的浓度。
另一方面，所述金属层161形成的电场对所述半导体衬底110表面电子的影响力还受到所述金属层161与所述半导体衬底110表面的距离影响，所述距离可以通过控制所述绝缘层140的厚度来调整，所述绝缘层140的厚度越小，则所述金属层161与所述半导体衬底110表面的距离越小。
在常规半导体结构中，这种富空穴层的空穴浓度完全由半导体结构材料本身的性质来决定，电路应用中不能进行调整。而在本申请提供的方案中，在所述隔离结构中引入所述金属层161，利用金属材料的导电性能来形成电场，就可以通过控制所述电场来控制所述电子和空穴的浓度，优化了半导体结构的功能。进一步，所述金属层161还可以进一步阻挡光线在有源器件之间发生串扰。
在本申请的一些实施例中，形成所述金属材料层160的工艺为原子层沉积工艺。所述原子层沉积工艺可以形成深宽比较高的膜层。
在本申请的一些实施例中，所述金属材料层160包括铝或铜或者钨。
所述绝缘层140用于对所述金属材料层160和所述介质层130绝缘。所述介质层130是具有固定负电荷的，因此必须对所述介质层130绝缘，避免所述负电荷流失，影响所述介质层130的功能。
在本申请的一些实施例中，所述绝缘层140的材料包括氧化硅，氮化硅或碳化硅等。
在本申请的一些实施例中，所述绝缘层140的形成方法包括物理气相沉积法，化学气相沉积法。
在本申请的一些实施例中，参考图3，所述半导体结构的形成方法还包括：在所述绝缘层140表面形成阻挡层150。所述阻挡层150用于隔离所述金属材料层160和所述绝缘层140，防止所述金属材料层160中的金属原子向所述绝缘层140中扩散，从而引起污染，导致所述金属材料层160的导电性降低以及所述绝缘层140的绝缘性降低。所述阻挡层150还能够在所述金属材料层160与所述绝缘层140之间提供较好的粘附性。
在本申请的一些实施例中，所述阻挡层150的材料包括氮化钽、氮化钛、以及氮化钨中的一种或多种。
在本申请的一些实施例中，所述阻挡层150的形成方法可以为物理气相沉积法、化学气相沉积法或金属有机物化学气相沉积法等。
参考图4，刻蚀所述金属材料层160高出半导体衬底110表面的部分，形成金属格栅162，位于所述沟槽111内的金属材料层160形成隔离结构的金属层161。其中，所述金属格栅162用于防止相邻滤色片之间的光线串扰，所述金属层161用于控制所述半导体衬底110表面的空穴浓度。
所述金属格栅162和所述金属层161为共联结构，可以一体化形成，简化了工艺步骤。
在本申请的一些实施例中，所述阻挡层150高出所述半导体衬底110表面的部分也被刻蚀。由于所述金属格栅162用于防止相邻滤色片之间的光学串扰，所述金属格栅162中的轻微金属原子扩散不会影响其遮光功能，因此，位于所述沟槽111之外的部分阻挡层不是必要的。
在本申请的一些实施例中，所述金属格栅162的宽度H为80-150纳米。需要注意的是，虽然附图中所述金属格栅162的宽度与所述金属层161的宽度相同，但这不是绝对的。在本申请的一些实施例中，所述金属格栅162的宽度与所述金属层161的宽度之间没有限定关系，虽然所述金属格栅162与所述金属层161连为一体，但所述金属格栅162和所述金属层161可以在功能上视为两个不同的结构。
所述金属层161的宽度由所述金属层161距离所述半导体衬底110表面的距离决定，需要所述金属层161距离所述半导体衬底110近时，所述金属层161可以设置得较宽；另一方面，所述金属格栅162的宽度则根据其遮光功能而决定，所述金属格栅162不能太宽，以免遮挡光电转换区，影响光电转换效率，所述金属格栅162的宽度也不能太小，以免由于太薄而影响遮光性能，导致光线串扰。
在本申请的一些实施例中，刻蚀所述金属材料层160高出半导体衬底110表面的部分，形成金属格栅162的方法包括：在所述金属材料层160上形成图案化的光刻胶层，所述图案化的光刻胶层定义所述金属格栅162的位置以及尺寸；以所述图案化的光刻胶层为掩膜刻蚀所述金属材料层160至暴露所述绝缘层140；去除所述图案化的光刻胶层。
在刻蚀过程中，可以使用过量刻蚀液刻蚀所述金属材料层160和阻挡层150，所述绝缘层140可以少量被刻蚀。
在本申请的一些实施例中，所述刻蚀例如为等离子体干法刻蚀。
参考图5，在所述绝缘层140以及金属格栅162表面形成保护层170。所述保护层170用于保护所述金属格栅162，避免所述金属格栅162中的金属被氧化，影响其功能。
在本申请的一些实施例中，所述保护层170的材料例如为氧化硅，氮化硅或碳化硅等。
在本申请的一些实施例中，所述保护层170的形成方法例如为化学气相沉积法。
本申请提供的一种半导体结构形成方法，在常规隔离结构中加入金属层161，所述金属层161可以对半导体衬底110表面的电子和空穴浓度进行有效地控制，且所述金属层161和金属格栅162可以同时制作出来，简化了工艺。
本申请的实施例还提供一种半导体结构，所述半导体结构用于图像传感器，参考图5，所述半导体结构包括：半导体衬底110；隔离结构，位于所述半导体衬底110内，所述隔离结构包括金属层161和绝缘层140，所述绝缘层140包覆所述金属层161的底部以及侧壁；遮光层，位于所述隔离结构上，所述遮光层包括金属格栅162和保护层170，其中，所述金属层161与所述金属格栅162一体化连接，所述保护层170包覆所述金属格栅162的侧壁以及顶部。
参考图5，所述半导体衬底110的材料可以为硅(Si)、锗(Ge)、绝缘体上硅(SOI)或绝缘体上锗(GOI)等。所述半导体衬底110可以是单晶硅、多晶硅、非晶硅中的一种。所述半导体衬底110还可以是生长有外延层的结构。
在本申请的一些实施例中，所述隔离结构还包括缓冲层120和介质层130，所述介质层130包覆所述绝缘层140的侧壁以及底部，所述缓冲层120包覆所述介质层130的侧壁以及底部。
所述介质层130中具有固定负电荷，可以排斥半导体衬底110表面的电子，从而在所述半导体衬底110的表面形成富空穴层。在本申请的一些实施例中，所述介质层130的材料例如为氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)或氧化钛(TiO2)等。
在本申请的一些实施例中，所述介质层130的厚度范围例如为1-5纳米。
所述缓冲层120位于所述半导体衬底110以及所述介质层130之间，一方面可以提供一定的粘附性，另一方面避免所述介质层130与所述半导体衬底110直接接触，影响所述富空穴层的积累。
在本申请的一些实施例中，所述缓冲层120的材料例如为氧化硅，氮化硅，碳化硅等。
在本申请的一些实施例中，所述缓冲层120的厚度范围例如为1-5纳米。
在本申请的一些实施例中，所述隔离结构填充所述半导体衬底110内的沟槽，其中，所述缓冲层120与所述沟槽表面直接接触。
在本申请的一些实施例中，所述沟槽的深宽比大于0小于等于20，例如为1，3，5，10，15，20等，所述沟槽111的深度大于等于所述半导体衬底110内有源器件(图中未示出)的深度。所述有源器件例如为光电二极管。
所述沟槽111用于填充所述隔离结构，而所述隔离结构用于隔离所述半导体衬底110内的有源器件，防止光线在所述有源器件之间串扰。因此所述沟槽111的深度要大于等于所述半导体衬底110内有源器件的深度。
继续参考图5，所述金属层161可以外接电压，形成电场。所述电场可以影响所述半导体衬底110表面的电子浓度，即影响所述富空穴层的积累。通过调整所述电压的大小，进而调整所述电场的强度，就可以调整所述电子和空穴的浓度。
另一方面，所述金属层161形成的电场对所述半导体衬底110表面电子的影响力还受到所述金属层161与所述半导体衬底110表面的距离影响，所述距离可以通过控制所述绝缘层140的厚度来调整，所述绝缘层140的厚度越小，则所述金属层161与所述半导体衬底110表面的距离越小。
在常规半导体结构中，这种富空穴层的空穴浓度完全由半导体结构材料本身的性质来决定，电路应用中不能进行调整。而在本申请提供的方案中，在所述隔离结构中引入所述金属层161，利用金属材料的导电性能来形成电场，就可以通过控制所述电场来控制所述电子和空穴的浓度，优化了半导体结构的功能。进一步，所述金属层161还可以进一步阻挡光线在有源器件之间发生串扰。
在本申请的一些实施例中，所述金属层161包括铝或铜或者钨。
所述绝缘层140用于对所述金属层161和所述介质层130绝缘。所述介质层130是具有固定负电荷的，因此必须对所述介质层130绝缘，避免所述负电荷流失，影响所述介质层130的功能。
在本申请的一些实施例中，所述绝缘层140的材料包括氧化硅，氮化硅或碳化硅等。
在本申请的一些实施例中，所述隔离结构还包括阻挡层150，所述阻挡层150包覆所述金属层161的侧壁以及底部。所述阻挡层150用于隔离所述金属层161和所述绝缘层140，防止所述金属层161中的金属原子向所述绝缘层140中扩散，从而引起污染，导致所述金属层161的导电性降低以及所述绝缘层140的绝缘性降低。所述阻挡层150还能够在所述金属层161与所述绝缘层140之间提供较好的粘附性。
在本申请的一些实施例中，所述阻挡层150的材料包括氮化钽、氮化钛、以及氮化钨中的一种或多种。
继续参考图5，所述遮光层包括金属格栅162和保护层170，所述金属格栅162用于防止相邻滤色片之间的光线串扰，所述保护层170用于保护所述金属格栅162，避免所述金属格栅162中的金属被氧化，影响其功能。
在本申请的一些实施例中，所述金属格栅162的宽度H为80-150纳米。需要注意的是，虽然附图中所述金属格栅162的宽度与所述金属层161的宽度相同，但这不是绝对的。在本申请的一些实施例中，所述金属格栅162的宽度与所述金属层161的宽度之间没有限定关系，虽然所述金属格栅162与所述金属层161连为一体，但所述金属格栅162和所述金属层161可以在功能上视为两个不同的结构。
所述金属层161的宽度由所述金属层161距离所述半导体衬底110表面的距离决定，需要所述金属层161距离所述半导体衬底110近时，所述金属层161可以设置得较宽；另一方面，所述金属格栅162的宽度则根据其遮光功能而决定，所述金属格栅162不能太宽，以免遮挡光电转换区，影响光电转换效率，所述金属格栅162的宽度也不能太小，以免由于太薄而影响遮光性能，导致光线串扰。
在本申请的一些实施例中，所述金属格栅162的材料与所述金属层161的材料相同。
在本申请的一些实施例中，所述保护层170的材料例如为氧化硅，氮化硅或碳化硅等。
本申请提供的一种半导体结构，在常规隔离结构中加入金属层161，所述金属层161可以对半导体衬底110表面的电子和空穴浓度进行有效地控制，优化了半导体结构的功能。
图6为一种常规半导体结构的结构示意图。
参考图6，所述常规半导体结构包括：半导体衬底210；隔离结构，位于所述半导体衬底210内，所述隔离结构包括缓冲层220，介质层230和绝缘层240，所述介质层230包覆所述绝缘层240的侧壁以及底部，所述缓冲层220包覆所述介质层230的侧壁以及底部；遮光层，包括金属格栅262和保护层270，其中，所述保护层270包覆所述金属格栅262的侧壁以及顶部。
与图6所示的常规半导体结构相比，本申请提供的一种半导体结构(参考图5)中，在常规隔离结构中加入了金属层161，所述金属层161可以对半导体衬底110表面的电子和空穴浓度进行有效地控制，优化了半导体结构的功能，还使用了阻挡层150来保护所述金属层161，提高可靠性，而且所述金属层161可以和所述金属格栅162一体化形成，节约了工艺步骤。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″和/或″包括着″，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本发明的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。
此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (13)
1.一种半导体结构，所述半导体结构用于图像传感器，其特征在于，包括：
半导体衬底；
隔离结构，位于所述半导体衬底内，所述隔离结构包括金属层和绝缘层，所述绝缘层包覆所述金属层的底部以及侧壁；
遮光层，位于所述隔离结构上，所述遮光层包括金属格栅和保护层，其中，所述金属层与所述金属格栅一体化连接，所述保护层包覆所述金属格栅的侧壁以及顶部。
2.如权利要求1所述的半导体结构，其特征在于，所述隔离结构还包括缓冲层和介质层，所述缓冲层位于所述半导体衬底表面，所述介质层位于所述缓冲层表面。
3.如权利要求2所述的半导体结构，其特征在于，所述隔离结构填充所述半导体衬底内的沟槽，其中，所述缓冲层与所述沟槽表面直接接触。
4.如权利要求3所述的半导体结构，其特征在于，所述沟槽的深宽比大于0小于等于20，所述沟槽的深度大于等于所述半导体衬底内有源器件的深度。
5.如权利要求1所述的半导体结构，其特征在于，所述隔离结构还包括阻挡层，所述阻挡层位于所述金属层与所述绝缘层之间。
6.如权利要求1所述的半导体结构，其特征在于，所述金属层的材料包括铝或铜或者钨。
7.一种半导体结构的形成方法，所述半导体结构用于图像传感器，其特征在于，包括：
提供半导体衬底，所述半导体衬底中形成有沟槽；
在所述半导体衬底以及沟槽上依次形成绝缘层和金属材料层，所述金属材料层填充所述沟槽并高出所述半导体衬底表面；
刻蚀所述金属材料层高出半导体衬底表面的部分，形成金属格栅，位于所述沟槽内的金属材料层形成隔离结构的金属层；
在所述绝缘层以及金属格栅表面形成保护层。
8.如权利要求7所述半导体结构的形成方法，其特征在于，所述方法还包括：依次在所述半导体衬底和沟槽表面形成缓冲层和介质层，其中，所述绝缘层位于所述介质层表面。
9.如权利要求7所述半导体结构的形成方法，其特征在于，所述方法还包括：在所述绝缘层表面形成阻挡层。
10.如权利要求7所述半导体结构的形成方法，其特征在于，形成所述金属材料层的工艺为原子层沉积工艺。
11.如权利要求7所述半导体结构的形成方法，其特征在于，刻蚀所述金属材料层高出半导体衬底表面的部分，形成金属格栅的方法包括：
在所述金属材料层上形成图案化的光刻胶层，所述图案化的光刻胶层定义所述金属格栅的位置以及尺寸；
以所述图案化的光刻胶层为掩膜刻蚀所述金属材料层至暴露所述绝缘层；
去除所述图案化的光刻胶层。
12.如权利要求7所述半导体结构的形成方法，其特征在于，所述金属材料层包括铝或铜或者钨。
13.如权利要求7所述的形成方法，其特征在于，所述沟槽的深宽比大于0小于等于20，所述沟槽的深度大于等于所述半导体衬底内有源器件的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911378985.0A CN113053926A (zh) | 2019-12-27 | 2019-12-27 | 一种半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911378985.0A CN113053926A (zh) | 2019-12-27 | 2019-12-27 | 一种半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053926A true CN113053926A (zh) | 2021-06-29 |
Family
ID=76506995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911378985.0A Pending CN113053926A (zh) | 2019-12-27 | 2019-12-27 | 一种半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113053926A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000113A (zh) * | 2022-06-27 | 2022-09-02 | 上海集成电路装备材料产业创新中心有限公司 | 背照式图像传感器及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205582940U (zh) * | 2015-05-04 | 2016-09-14 | 半导体元件工业有限责任公司 | 图像传感器 |
| US20160276386A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device structure |
| US20180166476A1 (en) * | 2016-12-08 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structure for reducing crosstalk between pixels and fabrication method thereof |
| US20180269237A1 (en) * | 2017-03-14 | 2018-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structure for reducing crosstalk between pixels and fabrication method thereof |
-
2019
- 2019-12-27 CN CN201911378985.0A patent/CN113053926A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160276386A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device structure |
| CN205582940U (zh) * | 2015-05-04 | 2016-09-14 | 半导体元件工业有限责任公司 | 图像传感器 |
| US20180166476A1 (en) * | 2016-12-08 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structure for reducing crosstalk between pixels and fabrication method thereof |
| US20180269237A1 (en) * | 2017-03-14 | 2018-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structure for reducing crosstalk between pixels and fabrication method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000113A (zh) * | 2022-06-27 | 2022-09-02 | 上海集成电路装备材料产业创新中心有限公司 | 背照式图像传感器及其制作方法 |
| CN115000113B (zh) * | 2022-06-27 | 2024-05-03 | 上海集成电路装备材料产业创新中心有限公司 | 背照式图像传感器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI480982B (zh) | 垂直記憶體單元 | |
| CN103915382B (zh) | 通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器 | |
| US20180175099A1 (en) | Solid-state imaging device and method of producing solid-state imaging device | |
| US8492838B2 (en) | Isolation structures for SOI devices with ultrathin SOI and ultrathin box | |
| KR102212747B1 (ko) | 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법 | |
| KR100771865B1 (ko) | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 | |
| KR102150983B1 (ko) | 신규 이미지 센서 디바이스 | |
| US10163972B2 (en) | Image sensing device with photon blocking layer and anti-reflective coating | |
| EP2020029A2 (en) | Improved cmos diodes with dual gate conductors, and methods for forming the same | |
| KR20010098847A (ko) | Ｓｏｉ 기판 내의 트렌치 커패시터 및 그 형성방법 | |
| US10892292B2 (en) | Back-side illuminated image sensor | |
| JP2013135233A (ja) | 半導体素子及びその形成方法 | |
| CN113053926A (zh) | 一种半导体结构及其形成方法 | |
| JP2005260163A (ja) | 容量素子及びその製造方法並びに半導体装置及びその製造方法 | |
| TW202218139A (zh) | 影像感測器以及用於形成影像感測器的方法 | |
| CN113053927A (zh) | 一种半导体结构及其形成方法 | |
| US20150035027A1 (en) | Semiconductor component with a window opening as an inerface for ambient coupling | |
| KR20070105710A (ko) | 모스 커패시터 및 그 제조 방법 | |
| US20080038911A1 (en) | Method for manufacturing semiconductor device | |
| CN113517338A (zh) | 半导体结构及其形成方法 | |
| CN111987040A (zh) | 半导体器件制备方法及半导体器件 | |
| US20240105830A1 (en) | Transistor structure and forming method thereof | |
| JP7396806B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20230317772A1 (en) | Selective etching of silicon layers in a semiconductor device | |
| TW201721853A (zh) | 形成影像感測元件中多晶矽閘極結構之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |