CN113053800A - 互连层及其制造方法 - Google Patents

互连层及其制造方法 Download PDF

Info

Publication number
CN113053800A
CN113053800A CN202011221811.6A CN202011221811A CN113053800A CN 113053800 A CN113053800 A CN 113053800A CN 202011221811 A CN202011221811 A CN 202011221811A CN 113053800 A CN113053800 A CN 113053800A
Authority
CN
China
Prior art keywords
ruthenium metal
ruthenium
conductive structure
doped
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011221811.6A
Other languages
English (en)
Inventor
陈佳政
张惠政
黄富明
陈科维
陈亮吟
张棠贵
杨育佳
梁威威
崔骥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/997,616 external-priority patent/US11450565B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113053800A publication Critical patent/CN113053800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本公开涉及互连层及其制造方法。本公开描述了一种用于在导电结构中平坦化钌金属层的方法。该方法包括在第二导电结构上形成第一导电结构，其中，形成第一导电结构包括在设置在第二导电结构上的电介质层中形成开口，以及在开口中沉积钌金属以过度填充开口。形成第一导电结构包括掺杂钌金属以及抛光经掺杂的钌金属以形成第一导电结构。

Description

互连层及其制造方法
技术领域
本公开涉及互连层及其制造方法。
背景技术
化学机械抛光或平坦化(CMP)是一种利用化学力和机械力的组合使表面平滑和平坦化的工艺。CMP将研磨性化学浆料与抛光垫和固定环结合使用。在半导体制造中，CMP用于平坦化和抛光具有晶体、多晶或非晶微结构的不同类型的材料(例如，电介质、金属和半导体)。
发明内容
根据本公开的一个实施例，提供了一种制造互连层的方法，包括：在衬底上形成第一互连层，其中，形成所述第一互连层包括：在设置在所述衬底上的电介质层中形成开口；在所述开口中沉积钌金属衬里；在所述钌金属衬里上沉积铜金属以填充所述开口；抛光所述铜金属；掺杂所述钌金属衬里；以及抛光经掺杂的钌金属衬里以在所述第一互连层中形成导电结构；以及在所述第一互连层上形成第二互连层。
根据本公开的另一实施例，提供了一种制造互连层的方法，包括：在第二导电结构上形成第一导电结构，其中，形成所述第一导电结构包括：在设置在所述第二导电结构上的电介质层中形成开口；在所述开口中沉积钌金属以过度填充所述开口；掺杂所述钌金属；以及抛光经掺杂的钌金属以形成所述第一导电结构；以及在所述第一导电结构上形成互连层。
根据本公开的又一实施例，提供了一种互连层，包括：电介质层，所述电介质层位于衬底上；导电结构，所述导电结构位于所述电介质层中，其中，所述导电结构包括：第一导电材料；和钌衬里，所述钌衬里围绕所述第一导电材料的侧壁和底表面，其中，所述钌衬里的顶表面和所述第一导电材料的顶表面是共面的；并且其中，所述电介质层包括掺杂剂浓度等于或大于1×1012原子/cm3的掺杂剂。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。
图1是根据一些实施例的金属化层开口的截面图。
图2是根据一些实施例的描述用于在互连层中形成导电结构的各种操作的方法的流程图。
图3-图8是根据一些实施例的在互连层中形成导电结构期间的中间结构的截面图。
图9是根据一些实施例的在其上具有导电结构的截面图。
图10是根据一些实施例的描述用于形成导电结构的各种操作的方法的流程图。
图11-图15是根据一些实施例的在形成导电结构期间的中间结构的截面图。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不旨在进行限制。例如，在下面的说明中，在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间设置附加特征，使得第一特征和第二特征不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复本身并不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
如本文所用，术语“标称(nominal)”是指在产品或工艺的设计阶段期间设置的组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可能归因于制造工艺和/或公差的微小变化。
在一些实施例中，术语“约”和“基本上”可以指示给定数量的这样的值：在该值的5％之内(例如，值的±1％、±2％、±3％、±4％、±5％)变化。这些值仅是示例，并不旨在进行限制。应当理解，术语“约”和“基本上”可以指由(一个或多个)相关领域的技术人员根据本文的教导解释的值的百分比。
钌金属可以用作中段制程(MEOL)工艺中的导电结构的填充材料，以及后段制程(BEOL)工艺中的铜互连的扩散阻挡层/晶种层(seed layer)。这是因为钌金属显示出低的体电阻率(例如，约7.7μΩ·cm)和足够的对镀铜化学物质的耐腐蚀性。
半导体制造中钌的集成具有其挑战。例如，耐化学腐蚀的钌难以通过现有的化学机械抛光(CMP)浆料(例如，在半导体制造中用于其他金属(例如，铜、铝、钨、钴等)的CMP浆料)进行平坦化(例如，显示出低抛光速率)。因此，开发了用于钌平坦化工艺的其他CMP浆料。这些其他CMP浆料需要强氧化剂(例如，硝酸铈铵((NH4)2Ce(NO3)6)、高碘酸钠(NaIO4)、高碘酸钾(KIO4)、高锰酸钾(KMnO4))，以及较长的抛光时间来去除钌金属层。较长的抛光时间和强氧化剂会损坏周围的材料。例如，强氧化剂可能会引起铜电腐蚀—例如，电化学工艺，在该电化学工艺中，在存在电解质(例如，CMP浆料)的情况下，一种金属(例如，铜)在与另一种金属(例如，钌)电接触时会优先腐蚀。另外，用于钌抛光的浆料的pH需要控制在约8.4至约10之间，以防止四氧化钌(RuO4)的形成，该四氧化钌(RuO4)是钌金属与CMP浆料之间进行化学反应的有毒副产物。
为了解决上述缺点，本文所述的实施例针对以下离子注入方法：该离子注入方法被配置为增加针对CMP浆料(例如，上述CMP浆料)的钌金属的抛光速率，并且减少或最小化钌抛光时间。如上所述，减少的钌抛光时间对于周围的材料而言是有益的。在一些实施例中，该注入方法包括以下注入物：该注入物的注入能量介于约0.3keV至约50keV之间并且入射角介于0°至约80°之间。在一些实施例中，掺杂剂剂量在介于约1×1014掺杂剂/cm2至约1×1017掺杂剂/cm2之间的范围内，并且包括选自以下各项的组的掺杂剂：碳(C)、硼(B)、磷(P)、氧(O)、硅(Si)、氩(Ar)、锗(Ge)、砷(As)、氙(Xe)、或其他合适的掺杂剂。在一些实施例中，在注入工艺之后，在后续CMP工艺期间去除经掺杂的钌层。根据一些实施例，经掺杂的钌层所实现的抛光速率为未掺杂的钌层的抛光速率的约1.1至约1.7倍。这是因为掺杂剂引起钌金属中的缺陷。经掺杂的钌金属在钌CMP工艺期间氧化得更快，并且因此抛光得更快。在一些实施例中，在CMP工艺期间调节钌层的抛光速率的注入工艺参数包括掺杂剂种类、掺杂剂剂量、注入能量以及掺杂剂撞击钌金属表面的入射角。
根据一些实施例，图1是在衬底110上形成的部分制造的互连层100的局部截面图。在该制造阶段处，互连层100包括在半导体衬底110上设置的低k电介质150内形成的开口120、130和140。在后续操作中，开口120、130和140将被一个或多个导电层(包括钌层)填充，以形成用于互连层100的各个导电结构。在一些实施例中，图1是本文所述实施例的前体结构(例如，起始结构)。
通过示例而非限制性的方式，衬底110可以是在其上形成有一层或多层的部分制造的晶圆。为了简单起见，在图1中未示出的这些一层或多层可以包括例如前段制程(FEOL)结构(例如，有源器件、无源器件、掺杂区域、外延结构等)以及局部或全局互连层(例如，MEOL金属化层、BEOL金属化层或前述的组合)。因此，互连层100可以是设置在衬底110上的BEOL金属化层的堆叠中的第一BEOL层，或者BEOL金属化层的堆叠中的任何BEOL。在形成时，互连层100将电耦合到下面的金属化层(例如，MEOL和/或BEOL金属化层)或衬底110的器件。例如，形成在开口120和130中的导电结构可以与包括在衬底110中的下面的金属化层(例如，MEOL或BEOL金属化层)的相应导电结构接触。包括在衬底110中的前述层和特征(未在图1中示出的)在本公开的精神和范围内。
根据一些实施例，例如，通过对低k电介质150进行图案化(例如，通过使用顺序的光刻和蚀刻操作)来形成开口120、130和140。通过示例而非限制性的方式，开口120和130可能需要双图案化工艺，而开口140可能需要单图案化工艺。在一些实施例中，低k电介质150包括具有或不具有孔的富碳氧化硅层，该低k电介质150的介电常数介于约2至约3之间。在一些实施例中，低k电介质150包括电介质层的堆叠，例如低k电介质或另一电介质：(i)低k电介质(例如，掺杂碳的氧化硅)和具有氮掺杂的碳化硅；(ii)低k电介质(例如，掺杂碳的氧化硅)和具有氧掺杂的碳化硅；(iii)低k电介质(例如，掺杂碳的氧化硅)与氮化硅；或(iv)低k电介质(例如，掺杂碳的氧化硅)与氧化硅。
图2是描述用于形成互连层(例如，图1所示的互连层100)中的导电结构的各种操作的方法200的流程图。更具体地，方法200包括被配置为改善形成互连层中的导电结构期间沉积的钌金属层的抛光速率的注入工艺。可以在方法200的各种操作之间执行其他制造操作，并且仅为了清楚和便于描述而将其省略。这些各种操作在本公开的精神和范围内。另外，并非需要所有操作以执行本文提供的公开。一些操作可以同时执行，或以与图2所示顺序不同的顺序执行。在一些实施例中，除了当前描述的操作之外或代替当前描述的操作，可以执行一个或多个其他操作。将参考图1、图3-图8来描述方法200。
在参考图2时，方法200开始于操作210，以及在形成在互连层的电介质层中的开口中沉积钌金属衬里的工艺。例如，操作210的开口可以对应于在图1所示的互连层100的低k电介质150中形成的开口120、130和140。通过示例而非限制性的方式，图3示出了在操作210以及在开口120、130和140中沉积钌金属衬里300之后的互连层100。在一些实施例中，钌金属衬里300毯式沉积在互连层100上，以覆盖低k电介质150的在如图3所示的开口120、130和140的内部和外部的区域中的暴露表面。在一些实施例中，在低于约200℃(例如，约180℃)的温度下，使用羰基钌前体化学物质(例如，十二羰基三钌(Ru3(CO)12))，通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来沉积钌金属衬里300。在一些实施例中，以合适的厚度来沉积钌金属衬里300，以用作铜金属的阻挡层/晶种层。例如，钌金属衬里300的厚度可以在约
Figure BDA0002762310990000061
至约
Figure BDA0002762310990000062
之间的范围内。
在参考图2时，方法200继续进行操作220以及将铜金属沉积在钌金属衬里(例如，钌金属衬里300)上以填充互连层(例如，互连层100)的开口(例如，开口120、130和140)的工艺。在一些实施例中，图4示出了在操作220之后的互连层100，在操作220中将铜金属400沉积在钌金属衬里300上并且基本上填充图3所示的开口120、130和140。在一些实施例中，通过合适的方法(例如，通过电镀)直接在钌金属衬里300上生长铜金属400。根据一些实施例，如图4所示，铜金属400在低k电介质150的顶表面之上延伸，并且形成覆盖层(overburden)410，该覆盖层410随后将通过铜CMP工艺来去除(例如，抛光)。
在参考图2时，方法200继续进行操作230以及使用铜CMP工艺来抛光铜金属410的工艺。在参考图4时，铜CMP工艺420根据操作230来去除铜覆盖层410。在一些实施例中，鉴于上述原因，铜CMP工艺420不能从低k电介质150的顶表面去除钌金属衬里300。例如，铜CMP工艺420以比钌金属衬里300更高的速率来抛光铜金属400。因此，在铜CMP工艺420之后，钌金属衬里300相对于铜金属400的顶表面显得“凸起”，如图5的所得结构所示。在一些实施例中，如果允许铜CMP工艺420继续进行以去除钌金属衬里300，则铜CMP工艺420将引起过多的铜碟形(dishing)，例如，与周围材料(例如，钌金属层300和低k电介质150)相比，铜CMP工艺420将使得铜金属400的顶表面进一步凹陷。
在参考图2时，方法200继续进行操作240以及使用注入工艺对钌金属衬里300进行掺杂的工艺。在一些实施例中，与未掺杂的钌金属衬里不同，经掺杂的钌金属衬里300可以容易地被氧化并且后续通过钌CMP工艺而从低k电介质150的顶表面去除(例如，抛光)。在一些实施例中，注入工艺在钌金属中引起缺陷，其在CMP工艺期间加速了钌氧化速率。
在操作240的注入工艺期间，如图6所示，电离掺杂剂600朝向衬底110加速并以入射角θ撞击互连层100的顶表面。在一些实施例中，从垂直于衬底110的方向(例如，从z方向)测量的入射角θ的范围介于约0°至约80°之间。例如，在图6中电离掺杂剂600A以法向角(例如，入射角θ等于0°)撞击互连层100的顶表面，而电离掺杂剂600B以约45°的入射角撞击互连层100的顶表面。在一些实施例中，与例如以大入射角(例如，接近80°)撞击互连层的顶表面的电离掺杂剂相比，小入射角(例如，接近0°)允许电离掺杂剂600更深地渗透到低k电介质150中。例如，在关于掺杂剂种类和掺杂剂能量的相同的注入条件下，如图6所示，电离掺杂剂600A的注入深度D1可以大于电离掺杂剂600B的注入深度D2(例如，D1＞D2)。在一些实施例中，在操作240中，在注入工艺的持续时间内入射角θ是固定的。
在一些实施例中，低k电介质150内的注入深度可以大于钌金属衬里300和铜金属410中的注入深度。这是因为与钌金属衬里300和铜金属410相比，低k电介质150具有较低的密度。例如，低k电介质150可以是多孔的。此外，操作240的注入工艺可能会损坏低k电介质150。在一些实施例中，可以使用注入工艺的参数(例如，入射角θ)来控制注入深度并减轻由掺杂剂对低k电介质150造成的损坏。例如，掠射入射角(grazing incident angle)θ(例如，更接近约80°)可以用于减小在操作240的注入工艺期间易于损坏的低k电介质中的注入深度。
除了入射角θ以外，还可以通过电离掺杂剂600的注入能量来控制注入深度，该注入能量的范围可以介于约0.3keV至约50keV。在一些实施例中，对于固定的入射角θ和相同的掺杂剂种类，与低注入能量(例如，接近约30KeV)相比，高注入能量(例如，接近约50keV)可以导致更大的注入深度。在一些实施例中，可以通过入射角θ、电离掺杂剂的注入能量或前述的组合来调整注入深度，以减轻对低k电介质150的注入损害。这确保了钌金属衬里300在钌CMP工艺期间被去除，而不会损害下面的低k电介质150。
在一些实施例中，钌金属衬里300、铜金属400和低k电介质150的未抛光部分可以包括等于或大于约1×1012原子/cm3的残余掺杂剂浓度。例如，在钌CMP工艺之后，可以在低k电介质150中通过二次离子质谱(SIMS)检测到约1×1012原子/cm3或更高的掺杂剂浓度。在一些实施例中，图6所示的钌互连层100的阴影顶部部分表示通过操作240的注入工艺形成的示例性掺杂区域。在一些实施例中，掺杂区域具有朝向其底表面的尾部分布，可以在如上所述的未抛光部分中检测到该分布。换句话说，图6所示的掺杂区域的底表面可能不是尖锐的，而是包括具有等于或大于约1×1012原子/cm3的残余掺杂剂浓度的尾部。
在一些实施例中，操作240的注入工艺还包括在约1×1014掺杂剂/cm2至约1×1017掺杂剂/cm2之间的掺杂剂剂量。在一些实施例中，电离掺杂剂600包括但不限于C、B、P、O、Si、Ar、Ge、As、Xe或任何合适的掺杂剂。在一些实施例中，一些掺杂剂种类可能无法用SIMS检测到。例如，SIMS可能无法确定低k电介质150中的O、Xe或Ar的浓度。根据一些实施例，电离掺杂剂在钌金属衬里300中引起缺陷，这加速了当钌金属衬里300暴露于钌CMP浆料时钌金属衬里300的氧化。在一些实施例中，经掺杂的钌金属以比未掺杂的钌金属更高的速率氧化。在一些实施例中，经掺杂的钌金属衬里实现的抛光速率是未掺杂的钌金属衬里的抛光速率的约1.1至约1.7倍。
在一些实施例中，通过以下注入工艺参数来调节钌金属衬里的CMP抛光速率：例如，所使用的掺杂剂种类(例如，掺杂剂种类的原子质量)、注入能量、入射角和掺杂剂剂量。前述注入工艺参数可以控制由掺杂剂引起的对钌金属衬里300的缺陷或“损伤”，并且因此在后续CMP工艺期间控制钌金属衬里300的氧化速率。
在一些实施例中，用于操作240中描述的注入工艺的工艺参数如下选择。最初，选择掺杂剂种类。基于掺杂剂种类的原子质量，选择注入能量和入射角θ以实现期望的注入深度。注入深度的考虑因素包括但不限于低k电介质150的材料及其对注入破坏的耐受性以及要抛光的钌衬里300的厚度。通过示例而非限制性的方式，可以通过使用掺杂剂种类的原子质量和注入深度作为输入参数的注入模拟器软件来提供注入能量和入射角θ。一旦确定了掺杂剂种类、注入能量和入射角θ，则基于要注入到钌衬里300中的掺杂剂的期望量来选择掺杂剂剂量。
在一些实施例中，与较轻的掺杂剂(例如，具有较低原子质量，如C和Ar)相比，较重的掺杂剂(例如，具有较高原子质量，如Xe和As)需要较低的掺杂剂剂量以实现相当的钌抛光速率。在一些实施例中，通过较重的掺杂剂实现的注入深度可以与通过较轻的掺杂剂实现的注入深度不同。在一些实施例中，小于约0.3keV的注入能量和小于约1×1014掺杂剂/cm2的掺杂剂剂量基本上不会增加钌衬里300的抛光速率。另一方面，大于约50keV的注入能量和大于约1×1017掺杂剂/cm2的掺杂剂剂量会损坏低k电介质150。
在参考图2时，方法200继续操作250，以及使用钌CMP工艺来抛光经掺杂的钌金属衬里300以在互连层100中形成导电结构的工艺。在参考图7时，钌CMP工艺700平坦化并去除注入深度D内的经掺杂的钌金属衬里300(例如，互连层100的顶部阴影部分)。在一些实施例中，钌CMP工艺700以与经掺杂的钌金属衬里300基本上相似的抛光速率来去除铜金属400和低k电介质150，以实现互连层100的平坦化的顶表面形貌，如图8所示。在一些实施例中，并且在参考图7和图8时，在钌CMP工艺700之前的互连层100的高度H1大于在钌CMP工艺700之后的互连层100的高度H2(例如，H1＞H2)。通过示例而非限制性的方式，高度H1和H2之间的差可以等于、大于或小于图7所示的注入深度D。
根据一些实施例，在钌CMP工艺700之后，在互连层100上形成一个或多个互连层(图8中未示出)。对于包括钌金属衬里并且形成在互连层100上的任何附加互连层，可以重复方法200。
在一些实施例中，方法200中的操作240的注入工艺不限于具有钌金属衬里的BEOL互连层，如互连层100。例如，每当在半导体制造工艺中需要对钌金属进行平坦化时，都可以使用方法200中的操作240的注入工艺。在一些实施例中，操作240的注入工艺可以用于抛光/平坦化填充有钌金属的MEOL无衬里导电结构，如图9所示的无衬里导电结构900。
根据一些实施例，图9是具有形成在钴导电结构905上的导电结构900的结构的截面图。在一些实施例中，导电结构900填充有钌金属910。在一些实施例中，导电结构900是填充有钌金属910的无衬里导电结构或无阻挡导电结构。如图9所示，钴导电结构905形成在生长在鳍结构920上的合并的源极/漏极外延结构915上，它们依次设置在衬底925上。在一些实施例中，鳍结构920和源极/漏极外延层915的底部部分被第一电介质层930围绕，而源极/漏极外延层915的上部部分和钴导电结构905被第二电介质层935围绕。在一些实施例中，第一电介质层930形成隔离结构，例如浅沟槽隔离(STI)。
导电结构900的顶部和中间部分(例如，在钴导电结构905之上)被蚀刻停止层940和层间电介质(ILD)945围绕。相反，导电结构900的底部部分(例如，在钴导电结构905的顶表面之下)嵌入在钴导电结构905中。导电结构900的底部部分(例如，在钴导电结构905内)可以或可以不具有“锚”950，该“锚”950防止在钌平坦化工艺期间(例如，在钌CMP工艺期间)将钌金属910“拔出”。锚950还增加了钌金属910和钴导电结构905之间的表面积，以减小两个结构之间的接触电阻。在一些实施例中，硅化物层955介于钴导电结构905与源极/漏极外延结构915之间，以减小钴导电结构905与源极/漏极外延结构915之间的电阻。
图9所示的结构是示例性的，并且各种变化在本公开的精神和范围之内。例如，每个鳍结构920可以具有其自己的源极/漏极外延结构，而不是单个合并的源极/漏极外延结构915。此外，可以在钴导电结构905上形成附加的或更少的导电结构900。也可以在衬底925上形成附加的或更少的鳍结构920。此外，图9示出了结构的选择性部分，并且为了简单起见，未示出其他部分。例如，图9中未示出用于钴结构905的衬里层、阻挡层或粘附层。此外，没有示出源极/漏极外延结构915和鳍结构920的沿着x方向在与源极/漏极外延结构915相邻的鳍结构920上形成的栅极结构、间隔件结构、掺杂区域以及帽盖层。
在一些实施例中，钴结构905是源极/漏极接触件，在其上形成导电结构900而没有诸如阻挡层、衬里层或粘附层之类的中间层。在一些实施例中，导电结构900形成垂直接触件的网络，该垂直接触件的网络将钴结构905电连接到上部互连层，例如图8所示的互连层100。根据一些实施例，使用与图2所示的方法200的操作240和250中使用的类似工艺来抛光导电结构900。
图10是方法1000的流程图，其描述了用于在图9所示的ILD 945中形成导电结构900的操作。更具体地，类似于图2所示的方法200，方法1000包括被配置为增加在形成导电结构900期间沉积的钌金属910的抛光速率的注入工艺。可以在方法1000的各种操作之间执行其他制造操作，并且仅为了清楚和便于描述而省略这些操作。这些各种操作在本公开的精神和范围内。此外，并非需要所有操作来执行本文提供的公开。一些操作可以同时执行、或者以与图10所示的顺序不同的顺序执行。在一些实施例中，除了当前描述的操作之外或代替当前描述的操作，可以执行一个或多个其他操作。将参考图11至图15来描述方法1000。
在一些实施例中，图11是在形成导电结构900之前的图9中所示的结构，以及图12是在ILD 945中形成接触开口1100之后但在沉积钌金属910之前的图11中所示的结构。通过示例而非限制性的方式，ILD 945中的接触开口1100可以通过顺序的光刻和蚀刻操作形成。在一些实施例中，图12是针对图10所示的方法1000的前体结构(例如，起始结构)。
在图12的示例中，接触开口1100形成有“锚凹槽”1110。然而，这不是限制性的，并且可以在没有锚凹槽1110的情况下形成接触开口1100。在一些实施例中，选择性的接触开口1100形成有锚凹槽1110。
在参考图10时，方法1000开始于操作1010，以及将钌金属(例如，钌金属910)沉积在形成于电介质层(例如，ILD 945)中的接触开口(例如，接触开口1100)中的工艺。通过示例而非限制性的方式，可以使用与用于沉积钌金属衬里层300的方法相似的方法来沉积钌金属910。例如，可以使用钌羰基前体化学物质(例如，Ru3(CO)12)，在低于约200℃(例如，约180℃)的温度下，通过CVD工艺、ALD工艺或另一种适当的方法来沉积钌金属910。在一些实施例中，沉积的钌金属的厚度约为20nm、或足以基本上填充开口1100(包括锚凹槽1110)的厚度。
在一些实施例中，图13是根据操作1010在沉积钌金属910之后的图12中所示的接触开口1100的放大图。在一些实施例中，如图13所示，钌金属910填充ILD 945中的接触开口并且在ILD 945的顶表面之上形成覆盖层。覆盖层将通过钌CMP工艺去除，从而形成无衬里接触件900。如上所述，钌金属910直接沉积在钴结构905上，而不存在中间层。此外，钌金属910与蚀刻停止层940和ILD 945的侧壁表面直接接触，其共同形成图12所示的开口1100的侧壁表面。
在参考图10时，方法1000继续进行操作1020以及使用注入工艺来掺杂钌金属910的工艺。根据一些实施例，方法1000的操作1020类似于图2所示的方法200的操作240。例如，操作1020的注入工艺和操作240的注入工艺共享共同的操作原理。例如，在操作1020的注入工艺期间，电离掺杂剂600朝向衬底925加速(例如，图12所示)，并以图13所示的入射角θ撞击钌金属910和ILD 945的顶表面。在一些实施例中，从垂直于ILD 945的平面顶表面的方向(例如，从z方向)测量入射角θ。在一些实施例中，入射角θ在从约0°至约80°的范围内。例如，图13中的电离掺杂剂600A以法向角(例如，入射角θ等于0°)撞击ILD 945的顶表面，而电离掺杂剂600B以约45°的入射角撞击ILD 945的顶表面。在一些实施例中，与具有大入射角(例如，接近80°)的电离掺杂剂相比，小入射角(例如，接近0°)允许电离掺杂剂600更深地渗透到钌金属910和ILD 945中。例如，在相同的注入条件(例如，注入能量和掺杂剂种类)下，电离掺杂剂600A的注入深度D3大于电离掺杂剂600B的注入深度D4(例如，D3＞D4)。在一些实施例中，在操作1020中，在注入工艺的持续时间内入射角θ是固定的。
类似于以上关于操作240讨论的注入工艺，在操作1020的注入工艺中，可以通过电离掺杂剂600的能量来控制注入深度。在一些实施例中，电离掺杂剂的注入能量在约0.3keV至50keV的范围内。在一些实施例中，对于固定的入射角θ并且对于相同类型的掺杂剂，与低注入能量(例如，约30keV)相比，高注入能量(例如，约50keV)可以导致更大的注入深度。在一些实施例中，通过入射角θ、电离掺杂剂的注入能量或前述的组合来调整注入深度。
在一些实施例中，钌金属910和ILD 945的未抛光部分可以包括等于或大于约1×1012原子/cm3的残留掺杂剂浓度。例如，在ILD 945中可以使用SIMS检测到约1×1012原子/cm3或更高的掺杂剂浓度。在一些实施例中，图13中所示的钌金属910和ILD 945的阴影顶部部分表示通过操作1020的注入工艺实现的钌金属910和ILD 945中的示例性掺杂区域。
在一些实施例中，操作1020的注入工艺还包括在约1×1014掺杂剂/cm2至约1×1017掺杂剂/cm2之间的掺杂剂剂量。在一些实施例中，电离掺杂剂600包括但不限于C、B、P、O、Si、Ar、Ge、As或Xe。根据一些实施例，电离掺杂剂在钌金属910中引起缺陷，当钌金属910暴露于钌CMP浆料时，该缺陷加速了钌金属910的氧化。在一些实施例中，当经掺杂的钌金属和未掺杂的钌金属两者在相似的CMP处理条件下抛光时，与未掺杂的钌金属相比，经掺杂的钌金属具有更高的抛光速率。在一些实施例中，经掺杂的钌金属的抛光速率是未掺杂的钌金属的抛光速率的约1.1至约1.7倍。
如以上关于操作240的注入工艺所讨论的，可以通过注入工艺参数(例如，掺杂剂种类的类型(例如，掺杂剂种类的原子质量)、注入能量、入射角和掺杂剂剂量)的组合来调节钌金属的CMP抛光速率。前述注入工艺参数控制由掺杂剂对钌金属910引起的缺陷或“损伤”，并且因此控制在后续CMP工艺期间钌金属910的氧化速率。
如在操作240中所描述的，可以选择用于操作1020中描述的注入工艺的工艺参数。例如，可以首先选择掺杂剂种类，然后选择注入能量和入射角，然后选择注入剂量。
在一些实施例中，与较轻的掺杂剂相比，较重的掺杂剂需要较低的掺杂剂剂量，以实现相当的钌抛光速率。在一些实施例中，通过较重的掺杂剂实现的注入深度不同于通过较轻的掺杂剂实现的注入深度。在一些实施例中，小于约0.3keV的注入能量和小于约1×1014掺杂剂/cm2的掺杂剂剂量基本上不会增加钌衬里300的抛光速率。另一方面，大于约50keV的注入能量和大于约1×1017掺杂剂/cm2的掺杂剂剂量会损坏ILD 945。
在参考图10时，方法1000继续操作1030，以及使用钌CMP工艺来抛光经掺杂的钌金属910以形成导电结构(例如，导电结构900)的工艺。在参考图14时，钌CMP工艺1400平坦化并去除注入深度D内的经掺杂的钌金属、以及ILD 945之上的钌金属覆盖层。在一些实施例中，钌CMP工艺1400以基本上相似的抛光速率去除钌金属和ILD 945，以实现如图15所示的平坦化的顶表面形貌。在一些实施例中，并且在参考图14时，在钌CMP工艺1400之前的ILD945的高度H3大于在钌CMP工艺1400之后的ILD 945高度H4(例如，H3>H4)。通过示例而非限制性的方式，H3和H4之间的差基本上等于图14所示的注入深度D。
在一些实施例中，由于抛光材料之间的差异，钌CMP工艺1400与钌CMP工艺250不同。
根据一些实施例，在钌CMP工艺1400之后，可以在导电结构900和ILD 945上形成一个或多个互连层(例如，如图8所示的互连层100)。
根据本公开的各种实施例涉及一种用于平坦化MEOL和BEOL导电结构中的钌金属层的方法。在一些实施例中，钌金属注入(掺杂)有掺杂剂种类以在后续钌CMP工艺期间增加其抛光速率。在一些实施例中，注入工艺包括注入能量介于约0.3keV至约50keV之间，以及入射角介于0°至约80°之间的注入。在一些实施例中，注入剂量范围介于约1×1014掺杂剂/cm2至约1×1017掺杂剂/cm2之间，并且包括选自C、B、P、O、Si、Ar、Ge、As或Xe的掺杂剂。在一些实施例中，在后续CMP工艺期间去除经掺杂的钌层。在一些实施例中，在钌CMP工艺之后，可以使用SIMS在周围的电介质材料中检测到约1×1013原子/cm3或更高的残留掺杂剂浓度。在一些实施例中，在钌CMP工艺期间，经掺杂的钌金属层比未掺杂的钌金属层的氧化地更快。在一些实施例中，经掺杂的钌金属层的抛光速率为未掺杂的钌金属层的抛光速率的约1.1至约1.7倍。
在一些实施例中，一种方法包括：在衬底上形成第一互连层，其中，形成第一互连层包括：在设置在衬底上的电介质层中形成开口，在开口中沉积钌金属衬里，以及在钌金属衬里上沉积铜金属以填充开口。形成第一互连层还包括抛光铜金属，掺杂钌金属衬里，以及抛光经掺杂的钌金属衬里以在第一互连层中形成导电结构。该方法还包括在第一互连层上形成第二互连层。
在一些实施例中，一种方法包括：在第二导电结构上形成第一导电结构，其中，形成第一导电结构包括：在设置在第二导电结构上的电介质层中形成开口，以及在开口中沉积钌金属以过度填充开口。形成第一导电结构还包括掺杂钌金属以及抛光经掺杂的钌金属以形成第一导电结构。该方法还包括在第一导电结构上形成互连层。
在一些实施例中，一种互连层包括：电介质层，该电介质层位于衬底上；导电结构，该导电结构位于电介质层中，其中，导电结构包括第一导电材料和钌衬里，该钌衬里围绕第一导电材料的侧壁和底表面。此外，电介质层包括掺杂剂浓度至少约1×1012原子/cm3的掺杂剂。
应当理解，详细描述部分而非本公开的摘要旨在用于解释权利要求。公开部分的摘要可以阐述一个或多个但不是所有预期的示例性实施例，并且因此，并不旨在限制所附权利要求。
前述公开概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构的基础，以实现相同的目的和/或实现本文介绍的实施例的相同优点。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且在不脱离本所附权利要求的精神和范围的情况下，他们可以在本文中进行各种改变、替换和变更。
示例1.一种制造互连层的方法，包括：在衬底上形成第一互连层，其中，形成所述第一互连层包括：在设置在所述衬底上的电介质层中形成开口；在所述开口中沉积钌金属衬里；在所述钌金属衬里上沉积铜金属以填充所述开口；抛光所述铜金属；掺杂所述钌金属衬里；以及抛光经掺杂的钌金属衬里以在所述第一互连层中形成导电结构；以及在所述第一互连层上形成第二互连层。
示例2.根据示例1所述的方法，其中，沉积所述钌金属衬里包括：在所述开口外部的所述电介质层的表面上沉积所述钌金属衬里。
示例3.根据示例1所述的方法，其中，掺杂所述钌金属衬里包括：掺杂所述铜金属的一部分和所述电介质层的一部分。
示例4.根据示例1所述的方法，其中，抛光所述经掺杂的钌金属衬里包括：以相似的抛光速率来抛光所述铜金属、所述电介质层和所述经掺杂的钌金属衬里。
示例5.根据示例1所述的方法，其中，掺杂所述钌金属衬里包括：使用碳C、硼B、磷P、氧O、硅Si、氩Ar、锗Ge、砷As或氙Xe来掺杂所述钌金属衬里。
示例6.根据示例1所述的方法，其中，掺杂所述钌金属衬里包括：使用包括离子束的掺杂工艺来掺杂所述钌金属衬里，所述离子束的入射角介于0°至80°之间。
示例7.根据示例1所述的方法，其中，掺杂所述钌金属衬里包括：使用包括掺杂剂的掺杂工艺来掺杂所述钌金属衬里，所述掺杂剂的离子能量介于0.3keV至20keV之间。
示例8.一种制造互连层的方法，包括：在第二导电结构上形成第一导电结构，其中，形成所述第一导电结构包括：在设置在所述第二导电结构上的电介质层中形成开口；在所述开口中沉积钌金属以过度填充所述开口；掺杂所述钌金属；以及抛光经掺杂的钌金属以形成所述第一导电结构；以及在所述第一导电结构上形成互连层。
示例9.根据示例8所述的方法，其中，掺杂所述钌金属包括：使用碳C、硼B、磷P、氧O、硅Si、氩Ar、锗Ge、砷As或氙Xe来掺杂所述钌金属的顶部部分和所述电介质层的顶部部分。
示例10.根据示例8所述的方法，其中，掺杂所述钌金属包括：掺杂所述钌金属的顶部部分以形成顶部掺杂部分和底部未掺杂部分。
示例11.根据示例8所述的方法，其中，掺杂所述钌金属包括：将所述钌金属暴露于介于1×1014掺杂剂/cm2至1×1017掺杂剂/cm2之间的掺杂剂剂量。
示例12.根据示例8所述的方法，其中，掺杂所述钌金属包括：将所述经掺杂的钌金属的抛光速率提高1.1至1.7倍。
示例13.根据示例8所述的方法，其中，掺杂所述钌金属包括：掺杂沉积在所述开口外部的所述电介质层上的所述钌金属。
示例14.根据示例8所述的方法，其中，掺杂所述钌金属包括：掺杂所述电介质层的顶部部分。
示例15.根据示例8所述的方法，其中，沉积所述钌金属包括：在所述开口外部的所述电介质层的表面上沉积所述钌金属以形成覆盖层。
示例16.根据示例8所述的方法，其中，抛光所述经掺杂的钌金属包括：使用化学机械平坦化工艺来抛光所述经掺杂的钌金属。
示例17.一种互连层，包括：电介质层，所述电介质层位于衬底上；导电结构，所述导电结构位于所述电介质层中，其中，所述导电结构包括：第一导电材料；和钌衬里，所述钌衬里围绕所述第一导电材料的侧壁和底表面，其中，所述钌衬里的顶表面和所述第一导电材料的顶表面是共面的；并且其中，所述电介质层包括掺杂剂浓度等于或大于1×1012原子/cm3的掺杂剂。
示例18.根据示例17所述的互连层，其中，所述第一导电材料包括铜。
示例19.根据示例17所述的互连层，其中，所述第一导电材料不同于所述钌衬里。
示例20.根据示例17所述的互连层，其中，所述掺杂剂包括碳C、硼B、磷P、氧O、硅Si、氩Ar、锗Ge、砷As或氙Xe。

Claims (10)

1.一种制造互连层的方法，包括：
在衬底上形成第一互连层，其中，形成所述第一互连层包括：
在设置在所述衬底上的电介质层中形成开口；
在所述开口中沉积钌金属衬里；
在所述钌金属衬里上沉积铜金属以填充所述开口；
抛光所述铜金属；
掺杂所述钌金属衬里；以及
抛光经掺杂的钌金属衬里以在所述第一互连层中形成导电结构；以及
在所述第一互连层上形成第二互连层。
2.根据权利要求1所述的方法，其中，沉积所述钌金属衬里包括：在所述开口外部的所述电介质层的表面上沉积所述钌金属衬里。
3.根据权利要求1所述的方法，其中，掺杂所述钌金属衬里包括：掺杂所述铜金属的一部分和所述电介质层的一部分。
4.根据权利要求1所述的方法，其中，抛光所述经掺杂的钌金属衬里包括：以相似的抛光速率来抛光所述铜金属、所述电介质层和所述经掺杂的钌金属衬里。
5.根据权利要求1所述的方法，其中，掺杂所述钌金属衬里包括：使用碳C、硼B、磷P、氧O、硅Si、氩Ar、锗Ge、砷As或氙Xe来掺杂所述钌金属衬里。
6.根据权利要求1所述的方法，其中，掺杂所述钌金属衬里包括：使用包括离子束的掺杂工艺来掺杂所述钌金属衬里，所述离子束的入射角介于0°至80°之间。
7.根据权利要求1所述的方法，其中，掺杂所述钌金属衬里包括：使用包括掺杂剂的掺杂工艺来掺杂所述钌金属衬里，所述掺杂剂的离子能量介于0.3keV至20keV之间。
8.一种制造互连层的方法，包括：
在第二导电结构上形成第一导电结构，其中，形成所述第一导电结构包括：
在设置在所述第二导电结构上的电介质层中形成开口；
在所述开口中沉积钌金属以过度填充所述开口；
掺杂所述钌金属；以及
抛光经掺杂的钌金属以形成所述第一导电结构；以及
在所述第一导电结构上形成互连层。
9.根据权利要求8所述的方法，其中，掺杂所述钌金属包括：使用碳C、硼B、磷P、氧O、硅Si、氩Ar、锗Ge、砷As或氙Xe来掺杂所述钌金属的顶部部分和所述电介质层的顶部部分。
10.一种互连层，包括：
电介质层，所述电介质层位于衬底上；
导电结构，所述导电结构位于所述电介质层中，其中，所述导电结构包括：
第一导电材料；和
钌衬里，所述钌衬里围绕所述第一导电材料的侧壁和底表面，其中，所述钌衬里的顶表面和所述第一导电材料的顶表面是共面的；并且
其中，所述电介质层包括掺杂剂浓度等于或大于1×1012原子/cm3的掺杂剂。
CN202011221811.6A 2020-03-30 2020-11-05 互连层及其制造方法 Pending CN113053800A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063002291P 2020-03-30 2020-03-30
US63/002,291 2020-03-30
US16/997,616 US11450565B2 (en) 2020-03-30 2020-08-19 Ion implant process for defect elimination in metal layer planarization
US16/997,616 2020-08-19

Publications (1)

Publication Number Publication Date
CN113053800A true CN113053800A (zh) 2021-06-29

Family

ID=76507994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011221811.6A Pending CN113053800A (zh) 2020-03-30 2020-11-05 互连层及其制造方法

Country Status (4)

Country Link
US (1) US20220359277A1 (zh)
CN (1) CN113053800A (zh)
DE (1) DE102020122798A1 (zh)
TW (1) TWI779413B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
KR100558009B1 (ko) * 2004-01-12 2006-03-06 삼성전자주식회사 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자
US20090321935A1 (en) * 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby
CN102832199A (zh) * 2012-09-25 2012-12-19 复旦大学 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法
CN109904133A (zh) * 2017-12-11 2019-06-18 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN110494971B (zh) * 2019-06-27 2020-06-26 长江存储科技有限责任公司 互连结构及其形成方法

Also Published As

Publication number Publication date
US20220359277A1 (en) 2022-11-10
TWI779413B (zh) 2022-10-01
DE102020122798A1 (de) 2021-09-30
TW202145386A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US11404311B2 (en) Metallic interconnect structures with wrap around capping layers
US20130267093A1 (en) Through Substrate Via Semiconductor Components And Methods of Formation Thereof
US11728376B2 (en) Structure and formation method of semiconductor device structure with gate stack
US10741397B2 (en) Liner planarization-free process flow for fabricating metallic interconnect structures
US9355897B2 (en) Methods of forming semiconductor structures
CN111834297A (zh) 集成电路器件及用于制作集成电路器件的方法
CN110943035A (zh) 半导体结构的形成方法
TWI811512B (zh) 半導體裝置及其形成方法
US10468269B2 (en) Interconnect structure and fabrication thereof
US9337292B1 (en) Very high aspect ratio contact
US9893144B1 (en) Methods for fabricating metal-insulator-metal capacitors
CN111128863A (zh) 半导体互连结构和形成半导体结构的方法
US20190013240A1 (en) Interconnects formed with structurally-modified caps
US6992004B1 (en) Implanted barrier layer to improve line reliability and method of forming same
US10312107B2 (en) Forming interconnect structure using plasma treated metal hard mask
US20080157375A1 (en) Semiconductor device having a metal interconnection and method of fabricating the same
US9954067B2 (en) Semiconductor device and manufacturing method thereof
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
CN113053800A (zh) 互连层及其制造方法
US11450565B2 (en) Ion implant process for defect elimination in metal layer planarization
US20220059405A1 (en) Bottom Lateral Expansion of Contact Plugs Through Implantation
US11948991B2 (en) Semiconductor structure having an electrical contact
US20230187266A1 (en) Method of manufacturing semiconductor structure
CN116259612A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination