CN113049122B - 数字滤波器及包括该数字滤波器的温度传感器 - Google Patents
数字滤波器及包括该数字滤波器的温度传感器 Download PDFInfo
- Publication number
- CN113049122B CN113049122B CN202010709593.4A CN202010709593A CN113049122B CN 113049122 B CN113049122 B CN 113049122B CN 202010709593 A CN202010709593 A CN 202010709593A CN 113049122 B CN113049122 B CN 113049122B
- Authority
- CN
- China
- Prior art keywords
- period
- time
- signal
- data
- sample data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 40
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 2
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 29
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 29
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 28
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 28
- 238000010586 diagram Methods 0.000 description 18
- 230000004913 activation Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 7
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 7
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 5
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 4
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 4
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/462—Details relating to the decimation process
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K2219/00—Thermometers with dedicated analog to digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
数字滤波器及包括该数字滤波器的温度传感器。提供了一种数字滤波器，其被配置为通过对经由在与另一时间段交叠的第一时间段内对样本数据进行采样而生成的数据组进行积分来生成第一积分信号，被配置为通过对经由在包括于第一时间段中的第二时间段内对样本数据进行采样而生成的数据组进行积分来生成第二积分信号，第一时间段和第二时间段彼此交叠，并且被配置为输出第一积分信号和第二积分信号之间的差作为数字数据。第一积分信号是在包括于第一时间段中的第三时间段期间生成的。
Description
技术领域
各种实施方式总体上涉及半导体电路，并且更具体地，涉及数字滤波器及包括该数字滤波器的温度传感器。
背景技术
对温度变化敏感的半导体设备(例如，用于移动装置的诸如NAND闪存之类的半导体设备)可以包括温度传感器。为了实现温度传感器，半导体设备需要ADC(模数转换器)。
为了实现高分辨率ADC，需要用于下采样和抽取操作的数字滤波器。
例如，当假设半导体设备的操作频率为1MHz时，半导体设备每1μs生成一个样本。此外，为了实现10比特输出，半导体设备需要1024个样本，并且需要(1024-1)个加法和乘法。因此，用于处理采样和操作的电路面积增加。
因此，由于数字滤波器的尺寸问题，致使ADC未集成在半导体设备中，而是以单独芯片的形式使用。
由于ADC需要运行1024ms或更长时间以采样和处理1024个样本，因此数据处理时间增加。
发明内容
在一个实施方式中，提供了一种数字滤波器，其被配置为通过对经由在与另一时间段交叠的第一时间段内对样本数据进行采样而生成的数据组进行积分来生成第一积分信号，被配置为通过对经由在包括于第一时间段中的第二时间段内对样本数据进行采样而生成的数据组进行积分来生成第二积分信号，第一时间段和第二时间段彼此交叠，并且被配置为输出第一积分信号和第二积分信号之间的差作为数字数据。第一积分信号是在包括于第一时间段中的第三时间段期间生成的。
在一个实施方式中，一种数字滤波器可以包括：第一计数器，其被配置为通过在第一时间段期间对样本数据进行计数来生成第一计数信号；第二计数器，其被配置为通过在第二时间段期间对样本数据进行计数来生成第二计数信号，第二时间段被包括在第一时间段中；第一积分器，其被配置为通过在第三时间段期间对第一计数信号进行积分来生成第一积分信号，第三时间段被包括在第一时间段中；第二积分器，其被配置为通过在第二时间段期间对第二计数信号进行积分来生成第二积分信号；以及减法器，其被配置为通过从第一积分信号中减去第二积分信号来生成数字数据。
在一个实施方式中，一种温度传感器可以包括：温度检测电路，其被配置为通过检测温度来生成温度信息；模拟调制器，其被配置为基于温度信息来生成样本数据；以及数字滤波器，其被配置为通过对经由在与另一时间段交叠的第一时间段内对样本数据进行采样而生成的数据组进行积分来生成第一积分信号，被配置为通过对经由在包括于第一时间段中的第二时间段内对样本数据进行采样而生成的数据组进行积分来生成第二积分信号，第一时间段和第二时间段彼此交叠，并且被配置为输出第一积分信号和第二积分信号之间的差作为数字数据。第一积分信号是在包括于第一时间段中的第三时间段期间生成的。
附图说明
图1是例示了根据一个实施方式的温度传感器的配置的图。
图2是例示了根据一个实施方式的数据采样方法的图。
图3是例示了根据一个实施方式的数字滤波器的配置的图。
图4是例示了图3的控制信号发生电路的配置的图。
图5是例示了图4的控制信号发生电路的输出波形的示例的图。
图6是例示了图3的第一计数器和第二计数器的输出波形的示例的图。
图7是例示了图3的第一积分器的输出的示例的图。
图8是例示了图3的第二积分器的输出的示例的图。
图9是例示了图3的减法器的输出的示例的图。
具体实施方式
在下文中，下面将通过示例性实施方式参照附图来描述根据本公开的数字滤波器及包括该数字滤波器的温度传感器。
在下面的实施方式的描述中，当参数被称为“预定”时，这可以旨在表示在处理或算法中使用该参数时该参数的值被预先确定。可以在处理或算法开始时设置参数的值，或者可以在执行处理或算法的时段期间设置参数的值。
将理解的是，尽管本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件和另一元件区分开。因此，在不脱离本公开的教导的情况下，在一些实施方式中的第一元件在其它实施方式中可以被称为第二元件。
各种实施方式涉及能够减少电路面积和数据处理时间的数字滤波器及包括该数字滤波器的温度传感器。
图1是例示了根据一个实施方式的温度传感器的配置的图。
温度传感器1可以包括温度检测电路2、模拟调制器10和数字滤波器100。
模拟调制器10和数字滤波器100可以作为ADC(模数转换器)操作。
温度检测电路2可以通过检测温度来生成温度信息IN。
温度检测电路2可以包括BGR(带隙基准)电路3和CTAT(绝对温度互补)电路4。
BGR电路3可以生成用于温度检测的温度基准电压。
CTAT电路4可以生成与基于温度基准电压检测到的温度相对应的温度信息IN。
模拟调制器10可以基于温度信息IN来生成样本数据Din。
样本数据Din可以以比特流的形式输入。
模拟调制器10可以在每个预定时段(例如，每μs)生成一个样本数据。
数字滤波器100可以通过在第一时间段中所包括的第三时间段期间，对通过以时间段彼此交叠的方式在第一时间段内对样本数据Din进行采样而生成的数据组进行积分来生成第一积分信号。数字滤波器100可以通过对经由以时间段彼此交叠的方式在第一时间段中所包括的第二时间段内对样本数据进行采样而生成的数据组进行积分来生成第二积分信号，并且输出第一积分信号和第二积分信号之差作为数字数据Dout。
在与相关技术相同的条件下，即，当半导体设备具有1MHz的操作频率并实现10比特输出时，数字滤波器100可以仅需要136μs的时间来采样和处理1024个样本。将参照图2描述操作原理。
图2是例示了根据一个实施方式的数据采样方法的图。
对于温度传感器，温度很少(如果有的话)在1ms的时段内移动巨大的量。因此，所检测到的温度值在1ms的时段内不会快速变化。因此，在1024μs内所生成的样本数据重复类似的模式。因此，温度传感器可能不需要在每个不同的时间段中获取用于实现10比特输出的1024个样本数据。相反，如图2所示，温度传感器可以在彼此交叠的时间段中获取1024个样本数据。
1024个样本数据可以划分为各时间段彼此交叠的数据组data[1]至data[8]。
数据组data[1]至data[8]中的每一个(即，第一数据组data[1]至第八数据组data[8])可以具有关于128个样本数据的采样信息。
第一数据组data[1]可以包括关于第1样本数据至第128样本数据的采样信息，第二数据组data[2]可以包括关于第2样本数据至第129样本数据的采样信息，第三数据组data[3]可以包括关于第3样本数据至第130样本数据的采样信息，第四数据组data[4]可以包括关于第4样本数据至第131样本数据的采样信息，第五数据组data[5]可以包括关于第5样本数据至第132样本数据的采样信息，第六数据组data[6]可以包括关于第6样本数据至第133样本数据的采样信息，第七数据组data[7]可以包括关于第7样本数据至第134样本数据的采样信息，并且第八数据组data[8]可以包括关于第8样本数据至第135样本数据的采样信息。
data[1]＝D1+D2+…+D127+D128
第一数据组data[1]可以包括关于第1样本数据至第128样本数据当中的值为“1(二进制数)”的样本数据的采样信息。
data[2]＝D2+D3+…+D128+D129＝data[1]–D1+D129
第二数据组data[2]包括关于第2样本数据至第129样本数据当中的值为“1”的样本数据的采样信息，并且该采样信息等于通过从第一数据组data[1]中减去D1并且将D129加至第一数据组data[1]而获得的值。
data[3]＝D3+D4+…+D129+D130＝data[2]–D2+D130＝data[1]–D1–D2+D129+D130
第三数据组data[3]包括关于第3样本数据至第130样本数据当中的值为“1”的样本数据的采样信息，并且该采样信息等于通过从第一数据组data[1]中减去D1和D2并且将D129和D130加至第一数据组data[1]而获得的值。
第X数据组(即，data[X])可以被定义为图2的等式，并且也可以以与上述data[1]至data[3]类似的方式定义其它数据组data[4]至data[8]。
结果，可以基于时间段彼此交叠的第一数据组data[1]至第八数据组data[8]在136μs内获取关于1024个样本数据的信息。
以下，将参照图3至图9描述应用了上述原理的数字滤波器的配置。
图3是例示了根据本实施方式的数字滤波器的配置的图。
参照图3，数字滤波器100可以包括控制信号发生电路101、第一计数器102、第二计数器103、第一积分器104、第二积分器105和减法器106。
例如，当假设数字滤波器100被设计为实现10比特输出时，第一计数器102可以被配置为8比特计数器，第二计数器103可以被配置为3比特计数器，第一积分器104可以被配置为10比特积分器，并且第二积分器105可以被配置为6比特积分器。
控制信号发生电路101可以生成控制信号以设置第一时间段、第二时间段和第三时间段。
控制信号发生电路101可以基于第一时钟信号CLK1和第一使能信号EN1来生成第二使能信号EN2、第三使能信号EN3、第四使能信号EN4、第二时钟信号CLK2和第三时钟信号CLK3。
第一时间段可以由第二使能信号EN2定义，第二时间段可以由第三使能信号EN3定义，并且第三时间段可以由第四使能信号EN4定义。
如参照图2所描述的，可以基于数据组的数量来确定第一时间段至第三时间段。即，可以基于数据组的数量来设置第一使能信号EN1至第四使能信号EN4的用于确定第一时间段至第三时间段的激活时段，并且下面将参照图9更详细地描述。
第一计数器102可以通过在第一时间段(即，第二使能信号EN2的激活时段)期间对样本数据Din进行计数来生成第一计数信号CNT1。
第一计数器102可以通过经由其时钟端子CK接收样本数据Din来操作，并且可以生成第一计数信号CNT1，该第一计数信号CNT1具有通过对样本数据Din当中的值为“1”的数据的数量进行计数而获得的值。
第二计数器103可以通过在第二时间段(即，第三使能信号EN3的激活时段)期间对样本数据Din进行计数来生成第二计数信号CNT2。
第二计数器103可以通过经由其时钟端子CK接收样本数据Din来进行操作，并且生成第二计数信号CNT2，该第二计数信号CNT2具有通过对样本数据Din当中的值为“1”的数据的数量进行计数而获得的值。
第一积分器104可以通过在第三时间段期间基于第三时钟信号CLK3对第一计数信号CNT1进行积分来生成第一积分信号INT1。
第三时间段可以对应于第四使能信号EN4的激活时段，这将参照图4和图5进行描述。
第二积分器105可以通过在第二时间段(即，第三使能信号EN3的激活时段)期间基于第二时钟信号CLK2对第二计数信号CNT2进行积分来生成第二积分信号INT2。
减法器106可以通过其正输入端子(+)接收第一积分信号INT1，并且可以通过其负输入端子(-)接收第二积分信号INT2。
减法器106可以通过从第一积分信号INT1中减去第二积分信号INT2来生成数字数据Dout。
图4是例示了图3的控制信号发生电路的配置的图，并且图5是例示了图4的控制信号发生电路的输出波形的示例的图。
参照图4，控制信号发生电路101可以包括计数器111、组合电路112、第一逻辑门113和第二逻辑门114。
计数器111可以通过在第一使能信号EN1的激活时段期间对第一时钟信号CLK1进行计数，来生成N比特计数信号Q<1：N>和N比特反相计数信号QB<1：N>。
在实施方式中，可以从外部源提供第一使能信号EN1。
组合电路112可以通过组合N比特计数信号Q<1：N>和N比特反相计数信号QB<1：N>中的不同信号来生成第二使能信号EN2至第四使能信号EN4。
参照图5，第二使能信号EN2的激活时段可以比第一使能信号EN1的激活时段(即，高电平时段)窄。在第二使能信号EN2的激活时段的开始与第一使能信号EN1的激活时段的开始之间可以存在预定余量的差，并且在第一使能信号EN1的激活时段的末尾与第二使能信号EN2的激活时段的末尾之间可以存在预定余量的差。
第三使能信号EN3可以与第二使能信号EN2的激活时段的开始同时被激活，并且可以在预定时间之后被停用。
第四使能信号EN4可以在第二使能信号EN2停用之前被激活，并且第四使能信号EN4可以在第二使能信号EN2被停用时被停用。
可以基于图5的第二使能信号EN2至第四使能信号EN4的定时来设计组合电路112的逻辑。
组合电路112可以通过改变基于N比特计数信号Q<1：N>和N比特反相计数信号QB<1：N>组合的信号的组合，将第二使能信号EN2至第四使能信号EN4的定时设置为与图5的定时不同的定时。
第一逻辑门113可以通过对第一时钟信号CLK1和第三使能信号EN3执行“与”运算来生成第二时钟信号CLK2。
第二逻辑门114可以通过对第一时钟信号CLK1和第四使能信号EN4执行“与”运算来生成第三时钟信号CLK3。
参照图5，第二时钟信号CLK2可以包括第一时钟信号CLK1的时钟脉冲当中的与第三使能信号EN3的激活时段相对应的时钟脉冲。
第三时钟信号CLK3可以包括第一时钟信号CLK1的时钟脉冲当中的与第四使能信号EN4的激活时段相对应的时钟脉冲。
图6是例示了图3的第一计数器和第二计数器的输出波形的图。
如图6所示，将输入了样本数据Din的情况作为示例来描述第一计数器102和第二计数器103的操作。
由于第一计数器102在第二使能信号EN2的激活时段期间对样本数据Din当中的值为“1(二进制数)”的数据进行计数，因此第一计数信号CNT1可以具有值“10(十进制)”。
由于第二计数器103在第三使能信号EN3的激活时段期间对样本数据Din当中的值为“1(二进制数)”的数据进行计数，因此第二计数信号CNT2可以具有值“5(十进制)”。
图7是例示了图3的第一积分器的输出的示例的图。
参照图7，第一积分器104可以基于第三时钟信号CLK3的时钟脉冲来生成第一积分信号INT1的比特INT1<1：8>。
第一积分器104可以基于第三时钟信号CLK3的第一时钟脉冲来生成第一积分信号INT1的第一比特INT1<1>。
INT1<1>＝D1+D2+…+D127+D128
第一比特INT1<1>可以具有关于样本数据D1、D2、...、D127和D128的采样信息(即，通过对样本数据D1、D2、...、D127和D128当中的值“1”进行求和而获得的值)。
第一积分器104可以基于第三时钟信号CLK3的第二时钟脉冲来生成第一积分信号INT1的第二比特INT1<2>。
INT1<2>＝INT1<1>+D1+D2+…+D127+D128+D129
第二比特INT1<2>可以具有关于样本数据D1、D2、...、D128和D129的采样信息(即，通过将第一比特INT1<1>与样本数据D1、D2、...、D128和D129当中的为“1”的值之和相加而获得的值)。
第一积分器104可以基于第三时钟信号CLK3的第三时钟脉冲来生成第一积分信号INT1的第三比特INT1<3>。
INT1<3>＝INT1<2>+D1+D2+…+D127+D128+D129+D130
第三比特INT1<3>可以具有关于样本数据D1、D2、...、D129和D130的采样信息(即，通过将第二比特INT1<2>与样本数据D1、D2、...、D129和D130当中的为“1”的值之和相加而获得的值)。
第一积分器104可以通过重复上述过程来生成第四比特至第八比特INT1<4：8>。
INT1<8>＝INT1<7>+D1+D2+…+D133+D134+D135
第八比特INT1<8>可以具有关于样本数据D1、D2、...、D134和D135的采样信息(即，通过将第七比特INT1<7>与样本数据D1、D2、...、D134和D135当中的为“1”的值之和相加而获得的值)。
图8是例示了图3的第二积分器的输出的示例的图。
参照图8，第二积分器105可以通过基于第二时钟信号CLK2的时钟脉冲对第二计数信号CNT2进行积分来生成第二积分信号INT2的比特INT2<1：7>。
第二积分器105可以基于第二时钟信号CLK2的第一时钟脉冲来生成第二积分信号INT2的第一比特INT2<1>。
INT2<1>＝D1
即，第一比特INT2<1>可以具有关于样本数据D1的采样信息。第一比特INT2<1>在D1为“1”时可以为“1”，而在D1为“0”时可以为“0”。
第二积分器105可以基于第二时钟信号CLK2的第二时钟脉冲来生成第二积分信号INT2的第二比特INT2<2>。
INT2<2>＝INT2<1>+D1+D2
第二比特INT2<2>可以具有通过将第一比特INT2<1>加至关于样本数据D1和D2的采样信息(即，样本数据D1和D2当中的为“1”的值之和)而获得的值。
第二积分器105可以基于第二时钟信号CLK2的第三时钟脉冲来生成第二积分信号INT2的第三比特INT2<3>。
INT2<3>＝INT2<2>+D1+D2+D3
第三比特INT2<3>可以具有通过将第二比特INT2<2>加至关于样本数据D1、D2和D3的采样信息(即，样本数据D1、D2和D3当中的为“1”的值之和)而获得的值。
第二积分器105可以通过重复上述过程来生成第四比特至第七比特INT2<4：7>。
INT2<7>＝INT2<6>+D1+D2+…+D6+D7
第七比特INT2<7>可以具有关于样本数据D1、D2、…和D7的采样信息，即，通过将第六比特INT2<6>与样本数据D1、D2、…和D7当中的为“1”的值之和相加而获得的值。
图9是例示了图3的减法器的输出的示例的图。
参照图9，减法器106可以从第一积分信号INT1中减去第二积分信号INT2。因此，减法器106可以以基于参照图2描述的采样原理的形式生成数字数据Dout。
根据本实施方式，温度传感器1可以在比相关技术显著短的136μs之内基于1024个样本数据来获取数字数据Dout。
如参照图2描述的，可以基于数据组的数量来决定图3的第一使能信号EN1至第四使能信号EN4的激活时段。
在本实施方式中，已经举例说明了获取1024个样本数据的情况。为了在交叠的时间段中获取1024个样本数据，如参照图2所述，可以需要时间段彼此交叠的八个数据组data[1]至data[8]。因此，第一使能信号EN1至第四使能信号EN4可以生成为具有适合于数据组的数量的时段。
基于第一数据组data[1]至第八数据组data[8]，可以在136μs内获取1024个样本数据。
因此，第一使能信号EN1可以生成为具有在数据组的整个时间段(例如，136μs)之前和之后具有足够余量的激活时段。
第二使能信号EN2可以生成为具有与数据组的整个时间段相对应的激活时段。
第三使能信号EN3可以生成为具有与第二积分信号INT2的时间段相对应的激活时段。
第四使能信号EN4可以生成为具有与第一积分信号INT1的时间段相对应的激活时段。
上述示例仅是获取1024个样本数据的示例，并且可以依据数据组的数量以各种方式决定第一使能信号EN1至第四使能信号EN4的激活时段。
尽管上面已经描述了各种实施方式，但是本领域技术人员将理解，所描述的实施方式仅是示例。因此，不应基于所描述的实施方式来限制本文描述的数字滤波器及包括该数字滤波器的温度传感器。
相关申请的交叉引用
本申请要求于2019年12月26日在韩国知识产权局提交的韩国申请No.10-2019-0175045的优先权，该韩国申请的全部内容通过引用合并于本文中。
Claims (23)
1.一种数字滤波器，该数字滤波器被配置为通过对经由对样本数据进行采样而生成的第一数据组进行积分而在第三时间段期间生成第一积分信号，所述采样的时间段与第一时间段交叠，所述数字滤波器被配置为通过对经由对所述样本数据进行采样而生成的第二数据组进行积分而在第二时间段期间生成第二积分信号，所述采样的时间段与所述第二时间段交叠，并且所述数字滤波器被配置为输出所述第一积分信号和所述第二积分信号之间的差作为数字数据，
其中，所述第二时间段作为所述第一时间段的一部分被包括在所述第一时间段中，并且所述第三时间段作为所述第一时间段的另一部分被包括在所述第一时间段中。
2.根据权利要求1所述的数字滤波器，其中，所述样本数据是以比特流的形式输入的。
3.根据权利要求1所述的数字滤波器，其中，所述第二时间段在所述第三时间段之前发生。
4.根据权利要求1所述的数字滤波器，其中，所述第一数据组是通过对在所述第一时间段期间输入的所述样本数据当中的具有第一逻辑值的样本数据进行计数而生成的。
5.根据权利要求1所述的数字滤波器，其中，所述第二数据组是通过对在所述第二时间段期间输入的所述样本数据当中的具有第一逻辑值的样本数据进行计数而生成的。
6.根据权利要求1所述的数字滤波器，其中，所述第一时间段、所述第二时间段和所述第三时间段是基于所述第一数据组中的数据组的数量决定的。
7.一种数字滤波器，该数字滤波器包括：
第一计数器，该第一计数器被配置为通过在第一时间段期间对样本数据进行计数来生成第一计数信号；
第二计数器，该第二计数器被配置为通过在第二时间段期间对所述样本数据进行计数来生成第二计数信号；
第一积分器，该第一积分器被配置为通过在第三时间段期间对所述第一计数信号进行积分来生成第一积分信号；
第二积分器，该第二积分器被配置为通过在所述第二时间段期间对所述第二计数信号进行积分来生成第二积分信号；以及
减法器，该减法器被配置为通过从所述第一积分信号中减去所述第二积分信号来生成数字数据，
其中，所述第二时间段作为所述第一时间段的一部分被包括在所述第一时间段中，并且所述第三时间段作为所述第一时间段的另一部分被包括在所述第一时间段中。
8.根据权利要求7所述的数字滤波器，其中，所述样本数据是以比特流的形式输入的。
9.根据权利要求7所述的数字滤波器，其中，所述第一计数器被配置为通过其时钟端子接收所述样本数据，并且被配置为输出通过对所述样本数据当中的具有第一逻辑值的数据的数量进行计数而获得的值，作为所述第一计数信号。
10.根据权利要求7所述的数字滤波器，其中，所述第二计数器被配置为通过其时钟端子接收所述样本数据，并且被配置为输出通过对所述样本数据当中的具有第一逻辑值的数据的数量进行计数而获得的值，作为所述第二计数信号。
11.根据权利要求7所述的数字滤波器，其中，所述减法器被配置为通过其正输入端子接收所述第一积分信号，并且被配置为通过其负输入端子接收所述第二积分信号。
12.根据权利要求7所述的数字滤波器，该数字滤波器还包括：控制信号发生电路，该控制信号发生电路被配置为设置所述第一时间段、所述第二时间段和所述第三时间段。
13.根据权利要求12所述的数字滤波器，其中，所述控制信号发生电路包括：
计数器，该计数器被配置为通过在第一使能信号的激活时段期间对第一时钟信号进行计数，来生成N比特计数信号和N比特反相计数信号；以及
组合电路，该组合电路被配置为通过组合所述N比特计数信号和所述N比特反相计数信号中的不同信号，来生成第二使能信号、第三使能信号和第四使能信号，
其中，所述第一时间段由所述第二使能信号决定，所述第二时间段由所述第三使能信号决定，并且所述第三时间段由所述第四使能信号决定。
14.根据权利要求7所述的数字滤波器，其中，所述第一时间段、所述第二时间段和所述第三时间段是基于通过以时间段彼此交叠的方式对所述样本数据进行采样而生成的数据组的数量来决定的。
15.一种温度传感器，该温度传感器包括：
温度检测电路，该温度检测电路被配置为通过检测温度来生成温度信息；
模拟调制器，该模拟调制器被配置为基于所述温度信息来生成样本数据；以及
数字滤波器，该数字滤波器被配置为通过对经由对样本数据进行采样而生成的数据组进行积分而在第三时间段期间生成第一积分信号，所述采样的时间段与第一时间段交叠，所述数字滤波器被配置为通过对经由对所述样本数据进行采样而生成的数据组进行积分而在第二时间段期间生成第二积分信号，所述采样的时间段与所述第二时间段交叠，并且所述数字滤波器被配置为输出所述第一积分信号和所述第二积分信号之间的差作为数字数据，
其中，所述第二时间段作为所述第一时间段的一部分被包括在所述第一时间段中，并且所述第三时间段作为所述第一时间段的另一部分被包括在所述第一时间段中。
16.根据权利要求15所述的温度传感器，其中，所述温度检测电路包括：
带隙基准BGR电路，该BGR电路被配置为生成用于温度检测的温度基准电压；以及
绝对温度互补CTAT电路，该CTAT电路被配置为生成与基于所述温度基准电压检测到的温度相对应的温度信息。
17.根据权利要求15所述的温度传感器，其中，所述数字滤波器包括：
第一计数器，该第一计数器被配置为通过在第一时间段期间对所述样本数据进行计数来生成第一计数信号；
第二计数器，该第二计数器被配置为通过在所述第二时间段期间对所述样本数据进行计数来生成第二计数信号；
第一积分器，该第一积分器被配置为通过在所述第三时间段期间对所述第一计数信号进行积分来生成所述第一积分信号；
第二积分器，该第二积分器被配置为通过在所述第二时间段期间对所述第二计数信号进行积分来生成所述第二积分信号；以及
减法器，该减法器被配置为通过从所述第一积分信号中减去所述第二积分信号来生成所述数字数据。
18.根据权利要求15所述的温度传感器，其中，所述样本数据是以比特流的形式输入的。
19.根据权利要求17所述的温度传感器，其中，所述第一计数器被配置为通过其时钟端子接收所述样本数据，并且被配置为输出通过对所述样本数据当中的具有第一逻辑值的数据的数量进行计数而获得的值，作为所述第一计数信号。
20.根据权利要求17所述的温度传感器，其中，所述第二计数器被配置为通过其时钟端子接收所述样本数据，并且被配置为输出通过对所述样本数据当中的具有第一逻辑值的数据的数量进行计数而获得的值，作为所述第二计数信号。
21.根据权利要求17所述的温度传感器，其中，所述减法器被配置为通过其正输入端子接收所述第一积分信号，并且被配置为通过负输入端子接收所述第二积分信号。
22.根据权利要求17所述的温度传感器，该温度传感器还包括：
计数器，该计数器被配置为通过在第一使能信号的激活时段期间对第一时钟信号进行计数，来生成N比特计数信号和N比特反相计数信号；以及
组合电路，该组合电路被配置为通过组合所述N比特计数信号和所述N比特反相计数信号中的不同信号，来生成第二使能信号、第三使能信号和第四使能信号，
其中，所述第一时间段由所述第二使能信号决定，所述第二时间段由所述第三使能信号决定，并且所述第三时间段由所述第四使能信号决定。
23.根据权利要求15所述的温度传感器，其中，所述第一时间段、所述第二时间段和所述第三时间段是基于通过以时间段彼此交叠的方式对所述样本数据进行采样而生成的数据组的数量来决定的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190175045A KR20210082772A (ko) | 2019-12-26 | 2019-12-26 | 디지털 필터 및 이를 포함하는 온도 센서 |
| KR10-2019-0175045 | 2019-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113049122A CN113049122A (zh) | 2021-06-29 |
| CN113049122B true CN113049122B (zh) | 2024-04-02 |
Family
ID=76507621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010709593.4A Active CN113049122B (zh) | 2019-12-26 | 2020-07-22 | 数字滤波器及包括该数字滤波器的温度传感器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11251779B2 (zh) |
| KR (1) | KR20210082772A (zh) |
| CN (1) | CN113049122B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4775851A (en) * | 1987-06-01 | 1988-10-04 | Motorola, Inc. | Multiplierless decimating low-pass filter for a noise-shaping A/D converter |
| CN1448865A (zh) * | 2003-04-01 | 2003-10-15 | 联华电子股份有限公司 | 数字滤波器组结构的实施方法 |
| US7408485B1 (en) * | 2007-03-22 | 2008-08-05 | Texas Instruments Incorporated | Asynchronous sampling rate converter and method for audio DAC |
| CN110081991A (zh) * | 2019-05-05 | 2019-08-02 | 聚辰半导体股份有限公司 | 一种可用于温度传感器的小数倍信号放大装置及方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218972B1 (en) * | 1997-09-11 | 2001-04-17 | Rockwell Science Center, Inc. | Tunable bandpass sigma-delta digital receiver |
| TW466190B (en) * | 1999-07-23 | 2001-12-01 | Toyoda Gosei Kk | Weather resistant strip and process for manufacturing the same |
| JP3531630B2 (ja) * | 2001-08-07 | 2004-05-31 | 日本電気株式会社 | クロック生成回路 |
| JP3609069B2 (ja) * | 2002-08-01 | 2005-01-12 | ファナック株式会社 | モータ制御装置 |
| JP3807381B2 (ja) * | 2003-03-05 | 2006-08-09 | セイコーエプソン株式会社 | Ａ／ｄ変換回路、温度センサ回路、集積回路、及び温度センサ回路の調整方法 |
| US7197419B2 (en) * | 2005-02-03 | 2007-03-27 | International Business Machines Corporation | System and method for thermal monitoring of IC using sampling periods of invariant duration |
| US7556206B2 (en) * | 2006-01-30 | 2009-07-07 | L3 Communications Integrated Systems, L.P. | Temperature compensated clock delay closed loop circuit |
| KR101528828B1 (ko) * | 2008-05-27 | 2015-06-16 | 삼성전자주식회사 | 데시메이션 필터, 아날로그 디지털 변환기, 및 이를포함하는 이미지 센서 |
| US8547135B1 (en) * | 2009-08-28 | 2013-10-01 | Cypress Semiconductor Corporation | Self-modulated voltage reference |
| US8547267B2 (en) * | 2011-11-30 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Idle tone suppression circuit |
| DE102015214950A1 (de) * | 2015-08-05 | 2017-02-09 | Innovationszentrum für Telekommunikationstechnik GmbH IZT | Vorrichtung zum Verändern einer Abtastrate, System umfassend eine Vorrichtung zum Verändern einer Abtastrate und Verfahren zum Verändern einer Abtastrate |
-
2019
- 2019-12-26 KR KR1020190175045A patent/KR20210082772A/ko not_active Application Discontinuation
-
2020
- 2020-06-22 US US16/908,089 patent/US11251779B2/en active Active
- 2020-07-22 CN CN202010709593.4A patent/CN113049122B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4775851A (en) * | 1987-06-01 | 1988-10-04 | Motorola, Inc. | Multiplierless decimating low-pass filter for a noise-shaping A/D converter |
| CN1448865A (zh) * | 2003-04-01 | 2003-10-15 | 联华电子股份有限公司 | 数字滤波器组结构的实施方法 |
| US7408485B1 (en) * | 2007-03-22 | 2008-08-05 | Texas Instruments Incorporated | Asynchronous sampling rate converter and method for audio DAC |
| CN110081991A (zh) * | 2019-05-05 | 2019-08-02 | 聚辰半导体股份有限公司 | 一种可用于温度传感器的小数倍信号放大装置及方法 |
Non-Patent Citations (2)
| Title |
|---|
| 基于多级CIC滤波器的相控阵延时算法设计;尹子骞;秦云;骆英;徐桂东;;信息技术(01);全文 * |
| 数字化脉冲激光测距信号处理系统研究;王剑峰;中国学术期刊（光盘版）电子杂志社;第I135-49页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210082772A (ko) | 2021-07-06 |
| US11251779B2 (en) | 2022-02-15 |
| US20210203308A1 (en) | 2021-07-01 |
| CN113049122A (zh) | 2021-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004435B2 (en) | Discrete-time circuit | |
| EP3143603B1 (en) | Configuring signal-processing systems | |
| JP6100268B2 (ja) | 電流パルスを電圧パルスに変換するための装置 | |
| US6909672B2 (en) | Time-to-voltage converter | |
| JP2008271531A (ja) | アナログ−デジタル変換 | |
| US8836556B2 (en) | ADC, IC including the same, and ADC method thereof | |
| US20030179123A1 (en) | Analog-to-digital conversion using a counter | |
| CN105790765A (zh) | 差分模数转换器及用于将模拟信号转换为数字信号的方法 | |
| US10998917B1 (en) | Sigma-delta analog-to-digital converter | |
| CN113049122B (zh) | 数字滤波器及包括该数字滤波器的温度传感器 | |
| GB2548052A (en) | Analogue to digital converter | |
| KR101909717B1 (ko) | 차동 vco를 포함하는 아날로그 디지털 변환 장치 | |
| KR101946787B1 (ko) | 반도체 장치 및 그 구동 방법 | |
| US10354741B2 (en) | Low distortion sample and hold (S/H) circuits and associated methods for use with analog-to-digital converters (ADCs) | |
| US7782241B2 (en) | Signal processing method and device, and analog/digital converting device | |
| CN110784130A (zh) | 对旋转变压器输出信号进行整流的设备和方法 | |
| US9684022B2 (en) | Sensor device and sensing method using the same | |
| US11621717B1 (en) | Non-linear inter-ADC calibration by time equidistant triggering | |
| JP2004165905A (ja) | 半導体集積回路 | |
| US10824116B2 (en) | Method for forming a digital value from a clock signal and from a data signal | |
| US7196651B2 (en) | Analog-to-digital converter (ADC) | |
| JP2008236420A (ja) | 電荷操作型ａｄｃ回路 | |
| JPH079046Y2 (ja) | 最大・最小検出回路 | |
| CN114465623A (zh) | 管线式模拟数字转换器与时序调整方法 | |
| SU1690193A1 (ru) | Функциональный преобразователь |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |