CN113035701B - 一种栅极电阻可调型超结功率器件及其制造方法 - Google Patents

一种栅极电阻可调型超结功率器件及其制造方法 Download PDF

Info

Publication number
CN113035701B
CN113035701B CN202110271644.4A CN202110271644A CN113035701B CN 113035701 B CN113035701 B CN 113035701B CN 202110271644 A CN202110271644 A CN 202110271644A CN 113035701 B CN113035701 B CN 113035701B
Authority
CN
China
Prior art keywords
grid
region
resistance
contact hole
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110271644.4A
Other languages
English (en)
Other versions
CN113035701A (zh
Inventor
胡玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Original Assignee
Chongqing Wanguo Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Wanguo Semiconductor Technology Co ltd filed Critical Chongqing Wanguo Semiconductor Technology Co ltd
Priority to CN202110271644.4A priority Critical patent/CN113035701B/zh
Publication of CN113035701A publication Critical patent/CN113035701A/zh
Priority to EP22766229.3A priority patent/EP4303909A1/en
Priority to PCT/CN2022/079226 priority patent/WO2022188703A1/zh
Priority to US18/452,576 priority patent/US20230395652A1/en
Application granted granted Critical
Publication of CN113035701B publication Critical patent/CN113035701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种栅极电阻可调的超结型功率器件及其制造方法，涉及功率器件半导体制造领域，包括如下步骤：A、超结型功率器件元胞结构的制备；B、接触通孔的制备；C、金属导线层的制备；D、钝化层的制备。本发明通过设计可调节型栅极电阻结构实现该器件在应用中可基于应用需求在一定栅极电阻范围内对栅极电阻进行灵活的调整，进一步提高器件的应用范围。通过栅极电阻控制极分别对每个独立的栅极电阻进行开路控制以实现对栅极电阻的调整，避免了因不同的栅极电阻应用需求导致的栅极、接触通孔、金属导线层版图变更和重新制作掩模版，减少成本支出，提高器件的通用性。

Description

一种栅极电阻可调型超结功率器件及其制造方法
技术领域
本发明涉及功率器件半导体制造领域，具体涉及一种栅极电阻可调型超结功率器件及其制造方法。
背景技术
随着温室效应的问题日益突出，各国节能减排的需求日益增长，各方对于降低电子产品的功耗提出的新的需求，因应这些降低功耗的需求在传统功率器件中引入超结结构，在达到相同耐压前提下将导通电阻下降50％～65％，有效降低功耗，提高了系统产品的效率，尤其在大功率的电源产品上，其优势表现得更为突出。
公开号为CN104952928A的中国发明专利公开了一种栅漏电容缓变的超结功率器件及其制造方法，通过缩小MOS器件栅极与衬底的交叠面积来减小Cgd，该器件结构在晶圆产出后电性能就固定不变。
公开号为CN104795445A的中国发明专利公开了一种低损耗的超结功率器件及其制备方法；虽然降低栅极电阻可提高器件开关的速度降低开关损耗，但是只是驱动速度加快并不一定能匹配电路设计要求，反而可能造成电路中不同器件之间的干扰，严重的导致整个电路工作异常，故需按照电路设计要求选定相应栅极电阻的功率器件，而栅极电阻通常在器件生产完成后就已经固定，不能在应用场景中基于电路调整需求而变化栅极电阻。
发明内容
为解决现有技术中的缺陷，本发明的目的在于提供一种栅极电阻可调型超结功率器件及其制造方法。
本发明的目的是通过以下技术方案实现的：一种栅极电阻可调型超结功率器件的制造方法，包括如下步骤：
A、超结型功率器件元胞结构和栅极电阻可调结构的制备；
B、接触通孔的制备；
C、金属导线层的制备；
D、钝化层的制备。
优选地，所述步骤A具体包括如下步骤：
步骤S1、在硅衬底上表面化学气相沉积一层本征外延层；通过离子注入在所述外延层掺杂五价元素；
步骤S2、在所述本征外延层的上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；
步骤S3、通过光刻工艺在掩膜上定义P型区图形；通过离子注入在所述外延层掺杂三价元素；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
步骤S4、重复步骤S1至S3至本征外延层的厚度为30um-70um；
步骤S5、通过热氧化方法对生长栅极氧化层，然后通过低压化学气象淀积原位掺杂的栅极多晶硅；
步骤S6、在所述栅极多晶硅上面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义栅极图形，然后通过干法蚀刻形成栅极结构；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
栅极图形定义元胞区金属氧化物场效应晶体管的栅极图形和栅极电阻可调结构的图形，所述栅极电阻可调结构的可调范围为1-30欧姆，通过设计独立的1-10um线宽的栅极电阻图形，平行串联到栅极回路中的2-5个独立栅极电阻来实现；
步骤S7、在外延层上表面通过离子注入五价元素杂质得到体区，然后通过热工艺对体区的杂质进行激活；
步骤S8、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义源区图形，通过离子注入五价元素杂质在体区上表面得到源极，然后通过干蚀刻搭配湿法蚀刻去除掩膜，再通过热工艺对源区的杂质进行激活；
步骤S9、在外延层上表面通过离子注入三价元素得到高掺杂的欧姆接触区，最终得到元胞结构和栅极电阻可调结构。
优选地，所述步骤S1、S3、S7、S8、S9中所述三价元素包括硼元素，所述五价元素包括砷、磷。
优选地，所述步骤S4中每重复步骤S1至S3均按照器件设计需求单独定义三价元素和五价元素离子注入的工艺条件至本征外延层的厚度为30um-70um。
优选地，所述步骤S5中所述栅极氧化层的厚度为50～200nm；所述步骤S5中所述栅极多晶硅的厚度为500～1000nm。
优选地，所述步骤B具体包括如下步骤：
步骤S10、通过化学气象淀积形成二氧化硅介质层；
步骤S11、通过光刻工艺使用光刻胶定义源区接触孔图形、栅极区域接触孔图形和栅极电阻可调结构的接触孔图形；所述源区接触孔图形位于源极和体区的上方，用于将源极和体区一同引出；所述栅极区域接触孔图形位于栅极多晶硅的上方，同时在源区中定义无源区接触孔的区域用于放置栅极金属块；所述栅极电阻可调结构的接触孔位于栅极电阻可调结构的上方，用于连接栅极区域与栅极电阻可调结构；
步骤S12、通过干法蚀刻二氧化硅介质层，得到源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔；
步骤S13、通过物理气象淀积工艺淀积金属作为粘合层，淀积金属氮化物作为阻挡层，再利用快速热退化工艺形成硅化物，所述金属包括钛、钴、钽中的一种或多种；
步骤S14、通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔中形成钨栓。
优选地，所述步骤C具体包括如下步骤：
步骤S15、在钨栓上方通过物理气象淀积铝铜化合物，通过光刻工艺使用光刻胶定义源极金属导线图形、栅极金属导线图形和栅极电阻可调结构控制极图形；通过干法蚀刻得到源极、栅极、栅极电阻可调结构控制极；
所述源极金属导线图形位于源区上方；
所述栅极金属导线图形通过围绕着元胞区边缘走线将栅极经由栅极区域接触孔互联至源区无源区接触孔的区域形成栅极金属块；
所述栅极电阻可调结构控制极图形通过独立的金属导线将独立的栅极电阻可调结构通过栅极电阻可调结构的接触孔并联在栅极区域接触孔与栅极金属块之间，同时在每个独立的栅极可调电阻与栅极金属块之间引出独立的栅极电阻可调结构控制极，该控制极数量与独立栅极电阻数量一一对应，钨栓会填充到体区/源区接触孔和栅极互联区域接触孔中。
优选地，所述步骤S15中所述栅极电阻可调结构控制极图形会将独立栅极可调电阻金属导线与独立的栅极电阻可调结构控制极金属导线交汇点之后的用于与栅极金属块互联的金属导线线宽为1～2um。
优选地，所述步骤D具体包括如下步骤：
步骤S16、淀积钝化层，通过光刻工艺使用光刻胶定义源极金属接触区、栅极金属接触区和栅极电阻可调结构控制极接触区；
通过干法蚀刻得到源极金属接触区、栅极金属接触区、栅极电阻可调结构控制极接触区；该控制极数量与独立栅极电阻数量一一对应；
所述钝化层包括氮化硅或二氧化硅。
第一型掺杂和第二型掺杂为相反掺杂类型，第一型为N型则第二型为P型，第一型为P型则第二型为N型。
一种栅极电阻可调的超结型功率器件，所述栅极电阻可调型超结功率器件根据所述的栅极电阻可调型超结功率器件的制造方法制备得到。
综上所述，与现有技术相比，本发明具有如下的有益效果：
(1)无需就不同的栅极电阻需求而变更栅极、接触通孔、金属导线层的版图和重新制作掩模版并流片，减少成本支出；
(2)通过栅极电阻控制极分别对每个独立的栅极电阻进行开路控制以实现对栅极电阻的调整；
(3)提高器件在应用时的通用性，现有技术通过缩小MOS器件栅极与衬底的交叠面积来减小Cgd，该器件结构在晶圆产出后电性能就固定不变，而本专利是通过调整平行串联到栅极回路中的独立栅极电阻数量来调整Rg，可在晶圆产出后基于应用需求通过栅极电阻控制极施加电流熔断指定栅极电阻与栅极串联的金属导线来调整Rg。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明实施例1-3一种栅极电阻可调的超结型功率器件的结构示意图；
图2为本发明实施例1-3一种栅极电阻可调的超结型功率器件的金属层布线俯视图；
附图标记：
1、第一型硅衬底；2、第一型外延层；3、第二柱状掺杂区；4栅极电阻控制极；5、源极；6、栅极；7、栅氧化层；8、多晶硅；9、第二型体区；10、第一型源区；11、栅极电阻；12、二氧化硅介质层；13、欧姆接触；14、体区/源区接触孔；15、栅极互联区域接触孔；16、钨栓；17、铝铜化合物；18、钝化层；19、栅极金属导线1～2um线宽的区域。；
具体实施方式
以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进，这些都属于本发明的保护范围。在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开，下面结合具体实施例对本发明进行详细说明：
实施例1_
一种栅极电阻可调的超结型功率器件及其制造方法，包括如下步骤：
步骤S1、在硅衬底上表面化学气相沉积一层本征外延层；通过离子注入在所述外延层掺杂五价元素，所述五价元素包括砷、磷，本实施例具体为砷元素。
步骤S2、在所述本征外延层的上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构。
步骤S3、通过光刻工艺在掩膜上定义P型区图形；通过离子注入在所述外延层掺杂三价元素硼元素；然后通过干蚀刻搭配湿法蚀刻去除掩膜。
步骤S4、重复步骤S1至S3至本征外延层的厚度为50um；所述步骤S4中每重复步骤S1至S3均按照器件设计需求单独定义三价元素和五价元素离子注入的工艺条件。
步骤S5、通过热氧化方法对生长栅极氧化层，然后通过低压化学气象淀积原位掺杂的栅极多晶硅；所述栅极氧化层的厚度为80nm；所述栅极多晶硅的厚度为700nm。
步骤S6、在所述栅极多晶硅上面沉积掩膜，所述掩膜的成分为光刻胶；通过光刻工艺在掩膜上定义栅极图形，然后通过干法蚀刻形成栅极结构；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
栅极图形定义元胞区金属氧化物场效应晶体管的栅极图形和栅极电阻可调结构的图形，所述栅极电阻可调结构的图形为设计独立的5um线宽的栅极电阻图形，平行串联到栅极回路中的3个独立栅极电阻使栅极电阻的可调范围为1欧姆至30欧姆。
步骤S7、在外延层上表面通过离子注入五价元素杂质得到体区，所述五价元素包括砷、磷，本实施例具体为磷元素，然后通过热工艺对体区的杂质进行激活。
步骤S8、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义源区图形，通过离子注入五价元素杂质在体区上表面得到源极，所述五价元素包括砷、磷，本实施例具体为砷元素，然后通过干蚀刻搭配湿法蚀刻去除掩膜，再通过热工艺对源区的杂质进行激活。
步骤S9、在外延层上表面通过离子注入三价元素硼元素得到高掺杂的欧姆接触区，最终得到元胞结构和栅极电阻可调结构。
步骤S10、通过化学气象淀积形成二氧化硅介质层。
步骤S11、通过光刻工艺使用光刻胶定义源区接触孔图形、栅极区域接触孔图形和栅极电阻可调结构的接触孔图形；所述源区接触孔图形位于源极和体区的上方，用于将源极和体区一同引出；所述栅极区域接触孔图形位于栅极多晶硅的上方，同时在源区中定义无源区接触孔的区域用于放置栅极金属块；所述栅极电阻可调结构的接触孔位于栅极电阻可调结构的上方，用于连接栅极区域与栅极电阻可调结构。
步骤S12、通过干法蚀刻二氧化硅介质层，得到源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔。
步骤S13、通过物理气象淀积工艺淀积金属作为粘合层，淀积金属氮化物作为阻挡层，再利用快速热退化工艺形成硅化物，所述金属包括钛、钴、钽中的一种或多种，本实施例具体为金属钛。
步骤S14、通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔中形成钨栓。
步骤S15、在钨栓上方通过物理气象淀积铝铜化合物，通过光刻工艺使用光刻胶定义源极金属导线图形、栅极金属导线图形和栅极电阻可调结构控制极图形；通过干法蚀刻得到源极、栅极、栅极电阻可调结构控制极；
所述源极金属导线图形位于源区上方；
所述栅极金属导线图形通过围绕着元胞区边缘走线将栅极经由栅极区域接触孔互联至源区无源区接触孔的区域形成栅极金属块；
所述栅极电阻可调结构控制极图形通过独立的金属导线将独立的栅极电阻可调结构通过栅极电阻可调结构的接触孔并联在栅极区域接触孔与栅极金属块之间，同时在每个独立的栅极可调电阻与栅极金属块之间引出独立的栅极电阻可调结构控制极。
栅极金属导线1～2um线宽的区域如图2所示，所述步骤S15中所述栅极电阻可调结构控制极图形会将独立栅极可调电阻金属导线与独立的栅极电阻可调结构控制极金属导线交汇点之后的用于与栅极金属块互联的金属导线线宽为1.5um。
步骤S16、淀积钝化层，通过光刻工艺使用光刻胶定义源极金属接触区、栅极金属接触区和栅极电阻可调结构控制极接触区；通过干法蚀刻得到源极金属接触区、栅极金属接触区、栅极电阻可调结构控制极接触区；所述钝化层为氮化硅。
最终得到一种栅极电阻可调的超结型功率器件，本发明无需就不同的栅极电阻需求而变更栅极、接触通孔、金属导线层的版图和重新制作掩模版并流片，减少成本支出；通过栅极电阻控制极分别对每个独立的栅极电阻进行开路控制以实现对栅极电阻的调整；还能够提高器件在应用时的通用性。
实施例2
一种栅极电阻可调的超结型功率器件及其制造方法，包括如下步骤：
步骤S1、在硅衬底上表面化学气相沉积一层本征外延层；通过离子注入在所述外延层掺杂五价元素，所述五价元素包括砷、磷，本实施例具体为磷元素。
步骤S2、在所述本征外延层的上表面沉积掩膜，所述掩膜的成分为光刻胶与其它绝缘体掩模组成的多层组合结构。
步骤S3、通过光刻工艺在掩膜上定义P型区图形；通过离子注入在所述外延层掺杂三价元素硼元素；然后通过干蚀刻搭配湿法蚀刻去除掩膜。
步骤S4、重复步骤S1至S3至本征外延层的厚度为30um；所述步骤S4中每重复步骤S1至S3均按照器件设计需求单独定义三价元素和五价元素离子注入的工艺条件。
步骤S5、通过热氧化方法对生长栅极氧化层，然后通过低压化学气象淀积原位掺杂的栅极多晶硅；所述栅极氧化层的厚度为10nm；所述栅极多晶硅的厚度为500nm。
步骤S6、在所述栅极多晶硅上面沉积掩膜，所述掩膜的成分为光刻胶；通过光刻工艺在掩膜上定义栅极图形，然后通过干法蚀刻形成栅极结构；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
栅极图形定义元胞区金属氧化物场效应晶体管的栅极图形和栅极电阻可调结构的图形，所述栅极电阻可调结构的图形为设计独立的1-10um线宽的栅极电阻图形，平行串联到栅极回路中的2-5个独立栅极电阻使栅极电阻的可调范围为1-30欧姆。
步骤S7、在外延层上表面通过离子注入五价元素杂质得到体区，所述五价元素包括砷、磷，本实施例具体为砷元素，然后通过热工艺对体区的杂质进行激活。
步骤S8、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义源区图形，通过离子注入五价元素杂质在体区上表面得到源极，所述五价元素包括砷、磷，本实施例具体为磷元素，然后通过干蚀刻搭配湿法蚀刻去除掩膜，再通过热工艺对源区的杂质进行激活。
步骤S9、在外延层上表面通过离子注入三价元素硼元素得到高掺杂的欧姆接触区，最终得到元胞结构和栅极电阻可调结构。
步骤S10、通过化学气象淀积形成二氧化硅介质层。
步骤S11、通过光刻工艺使用光刻胶定义源区接触孔图形、栅极区域接触孔图形和栅极电阻可调结构的接触孔图形；所述源区接触孔图形位于源极和体区的上方，用于将源极和体区一同引出；所述栅极区域接触孔图形位于栅极多晶硅的上方，同时在源区中定义无源区接触孔的区域用于放置栅极金属块；所述栅极电阻可调结构的接触孔位于栅极电阻可调结构的上方，用于连接栅极区域与栅极电阻可调结构。
步骤S12、通过干法蚀刻二氧化硅介质层，得到源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔。
步骤S13、通过物理气象淀积工艺淀积金属作为粘合层，淀积金属氮化物作为阻挡层，再利用快速热退化工艺形成硅化物，所述金属包括钛、钴、钽中的一种或多种，本实施例具体为金属钴。
步骤S14、通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔中形成钨栓。
步骤S15、在钨栓上方通过物理气象淀积铝铜化合物，通过光刻工艺使用光刻胶定义源极金属导线图形、栅极金属导线图形和栅极电阻可调结构控制极图形；通过干法蚀刻得到源极、栅极、栅极电阻可调结构控制极；
所述源极金属导线图形位于源区上方；
所述栅极金属导线图形通过围绕着元胞区边缘走线将栅极经由栅极区域接触孔互联至源区无源区接触孔的区域形成栅极金属块；
所述栅极电阻可调结构控制极图形通过独立的金属导线将独立的栅极电阻可调结构通过栅极电阻可调结构的接触孔并联在栅极区域接触孔与栅极金属块之间，同时在每个独立的栅极可调电阻与栅极金属块之间引出独立的栅极电阻可调结构控制极。
栅极金属导线1～2um线宽的区域如图2所示，所述步骤S15中所述栅极电阻可调结构控制极图形会将独立栅极可调电阻金属导线与独立的栅极电阻可调结构控制极金属导线交汇点之后的用于与栅极金属块互联的金属导线线宽为1um。
步骤S16、淀积钝化层，通过光刻工艺使用光刻胶定义源极金属接触区、栅极金属接触区和栅极电阻可调结构控制极接触区；通过干法蚀刻得到源极金属接触区、栅极金属接触区、栅极电阻可调结构控制极接触区；所述钝化层为氮化硅。
最终得到一种栅极电阻可调的超结型功率器件，本发明无需就不同的栅极电阻需求而变更栅极、接触通孔、金属导线层的版图和重新制作掩模版并流片，减少成本支出；通过栅极电阻控制极分别对每个独立的栅极电阻进行开路控制以实现对栅极电阻的调整；还能够提高器件在应用时的通用性。
实施例3
一种栅极电阻可调的超结型功率器件及其制造方法，包括如下步骤：
步骤S1、在硅衬底上表面化学气相沉积一层本征外延层；通过离子注入在所述外延层掺杂五价元素，所述五价元素包括砷、磷，本实施例具体为砷元素。
步骤S2、在所述本征外延层的上表面沉积掩膜，所述掩膜的成分为光刻胶。
步骤S3、通过光刻工艺在掩膜上定义P型区图形；通过离子注入在所述外延层掺杂三价元素硼元素；然后通过干蚀刻搭配湿法蚀刻去除掩膜。
步骤S4、重复步骤S1至S3至本征外延层的厚度为70um；所述步骤S4中每重复步骤S1至S3均按照器件设计需求单独定义三价元素和五价元素离子注入的工艺条件。
步骤S5、通过热氧化方法对生长栅极氧化层，然后通过低压化学气象淀积原位掺杂的栅极多晶硅；所述栅极氧化层的厚度为150nm；所述栅极多晶硅的厚度为1000nm。
步骤S6、在所述栅极多晶硅上面沉积掩膜，所述掩膜的成分为光刻胶；通过光刻工艺在掩膜上定义栅极图形，然后通过干法蚀刻形成栅极结构；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
栅极图形定义元胞区金属氧化物场效应晶体管的栅极图形和栅极电阻可调结构的图形，所述栅极电阻可调结构的图形为设计独立的1-10um线宽的栅极电阻图形，平行串联到栅极回路中的2-5个独立栅极电阻使栅极电阻的可调范围为1-30欧姆。
步骤S7、在外延层上表面通过离子注入五价元素杂质得到体区，所述五价元素包括砷、磷，本实施例具体为磷元素，然后通过热工艺对体区的杂质进行激活。
步骤S8、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义源区图形，通过离子注入五价元素杂质在体区上表面得到源极，所述五价元素包括砷、磷，本实施例具体为砷元素，然后通过干蚀刻搭配湿法蚀刻去除掩膜，再通过热工艺对源区的杂质进行激活。
步骤S9、在外延层上表面通过离子注入三价元素硼元素得到高掺杂的欧姆接触区，最终得到元胞结构和栅极电阻可调结构。
步骤S10、通过化学气象淀积形成二氧化硅介质层。
步骤S11、通过光刻工艺使用光刻胶定义源区接触孔图形、栅极区域接触孔图形和栅极电阻可调结构的接触孔图形；所述源区接触孔图形位于源极和体区的上方，用于将源极和体区一同引出；所述栅极区域接触孔图形位于栅极多晶硅的上方，同时在源区中定义无源区接触孔的区域用于放置栅极金属块；所述栅极电阻可调结构的接触孔位于栅极电阻可调结构的上方，用于连接栅极区域与栅极电阻可调结构。
步骤S12、通过干法蚀刻二氧化硅介质层，得到源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔。
步骤S13、通过物理气象淀积工艺淀积金属作为粘合层，淀积金属氮化物作为阻挡层，再利用快速热退化工艺形成硅化物，所述金属包括钛、钴、钽中的一种或多种，本实施例具体为金属钽。
步骤S14、通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔中形成钨栓。
步骤S15、在钨栓上方通过物理气象淀积铝铜化合物，通过光刻工艺使用光刻胶定义源极金属导线图形、栅极金属导线图形和栅极电阻可调结构控制极图形；通过干法蚀刻得到源极、栅极、栅极电阻可调结构控制极；
所述源极金属导线图形位于源区上方；
所述栅极金属导线图形通过围绕着元胞区边缘走线将栅极经由栅极区域接触孔互联至源区无源区接触孔的区域形成栅极金属块；
所述栅极电阻可调结构控制极图形通过独立的金属导线将独立的栅极电阻可调结构通过栅极电阻可调结构的接触孔并联在栅极区域接触孔与栅极金属块之间，同时在每个独立的栅极可调电阻与栅极金属块之间引出独立的栅极电阻可调结构控制极。
栅极金属导线1～2um线宽的区域如图2所示，所述步骤S15中所述栅极电阻可调结构控制极图形会将独立栅极可调电阻金属导线与独立的栅极电阻可调结构控制极金属导线交汇点之后的用于与栅极金属块互联的金属导线线宽为2um。
步骤S16、淀积钝化层，通过光刻工艺使用光刻胶定义源极金属接触区、栅极金属接触区和栅极电阻可调结构控制极接触区；通过干法蚀刻得到源极金属接触区、栅极金属接触区、栅极电阻可调结构控制极接触区；所述钝化层为二氧化硅。
最终得到一种栅极电阻可调的超结型功率器件，本发明无需就不同的栅极电阻需求而变更栅极、接触通孔、金属导线层的版图和重新制作掩模版并流片，减少成本支出；通过栅极电阻控制极分别对每个独立的栅极电阻进行开路控制以实现对栅极电阻的调整；还能够提高器件在应用时的通用性。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (9)

1.一种栅极电阻可调型超结功率器件的制造方法，其特征在于，包括如下步骤：
A、超结型功率器件元胞结构和栅极电阻可调结构的制备；
B、接触通孔的制备；
C、金属导线层的制备；
D、钝化层的制备；
所述步骤A具体包括如下步骤：
步骤S1、在硅衬底上表面化学气相沉积一层本征外延层；通过离子注入在所述外延层掺杂五价元素；
步骤S2、在所述本征外延层的上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；
步骤S3、通过光刻工艺在掩膜上定义P型区图形；通过离子注入在所述外延层掺杂三价元素；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
步骤S4、重复步骤S1至S3；
步骤S5、通过热氧化方法对生长栅极氧化层，然后通过低压化学气象淀积原位掺杂的栅极多晶硅；
步骤S6、在所述栅极多晶硅上面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义栅极图形，然后通过干法蚀刻形成栅极结构；然后通过干蚀刻搭配湿法蚀刻去除掩膜；
栅极图形定义元胞区金属氧化物场效应晶体管的栅极图形和栅极电阻可调结构的图形，所述栅极电阻可调结构的可调范围为1-30欧姆，通过设计独立的1-10um线宽的栅极电阻图形，平行串联到栅极回路中的2-5个独立栅极电阻来实现；
步骤S7、在外延层上表面通过离子注入五价元素杂质得到体区，然后通过热工艺对体区的杂质进行激活；
步骤S8、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构；通过光刻工艺在掩膜上定义源区图形，通过离子注入五价元素杂质在体区上表面得到源极，然后通过干蚀刻搭配湿法蚀刻去除掩膜，再通过热工艺对源区的杂质进行激活；
步骤S9、在外延层上表面通过离子注入三价元素得到高掺杂的欧姆接触区，最终得到元胞结构和栅极电阻可调结构。
2.根据权利要求1所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤S1、S3、S7、S8、S9中所述三价元素包括硼元素，所述五价元素包括砷、磷。
3.根据权利要求1所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤S4中每重复步骤S1至S3至本征外延层的厚度为30um-70um。
4.根据权利要求1所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤S5中所述栅极氧化层的厚度为50~200nm；所述步骤S5中所述栅极多晶硅的厚度为500~1000nm。
5.根据权利要求1所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤B具体包括如下步骤：
步骤S10、通过化学气象淀积形成二氧化硅介质层；
步骤S11、通过光刻工艺使用光刻胶定义源区接触孔图形、栅极区域接触孔图形和栅极电阻可调结构的接触孔图形；所述源区接触孔图形位于源极和体区的上方，用于将源极和体区一同引出；所述栅极区域接触孔图形位于栅极多晶硅的上方，同时在源区中定义无源区接触孔的区域用于放置栅极金属块；所述栅极电阻可调结构的接触孔位于栅极电阻可调结构的上方，用于连接栅极区域与栅极电阻可调结构；
步骤S12、通过干法蚀刻二氧化硅介质层，得到源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔；
步骤S13、通过物理气象淀积工艺淀积金属作为粘合层，淀积金属氮化物作为阻挡层，再利用快速热退化工艺形成硅化物，所述金属包括钛、钴、钽中的一种或多种；
步骤S14、通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在源区接触孔、栅极区域接触孔和栅极电阻可调结构的接触孔中形成钨栓。
6.根据权利要求1所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤C具体包括如下步骤：
步骤S15、在钨栓上方通过物理气象淀积铝铜化合物，通过光刻工艺使用光刻胶定义源极金属导线图形、栅极金属导线图形和栅极电阻可调结构控制极图形；通过干法蚀刻得到源极、栅极、栅极电阻可调结构控制极；
所述源极金属导线图形位于源区上方；
所述栅极金属导线图形通过围绕着元胞区边缘走线将栅极经由栅极区域接触孔互联至源区无源区接触孔的区域形成栅极金属块；
所述栅极电阻可调结构控制极图形通过独立的金属导线将独立的栅极电阻可调结构通过栅极电阻可调结构的接触孔并联在栅极区域接触孔与栅极金属块之间，同时在每个独立的栅极可调电阻与栅极金属块之间引出独立的栅极电阻可调结构控制极，该控制极数量与独立栅极电阻数量一一对应。
7.根据权利要求6所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤S15中所述栅极电阻可调结构控制极图形会将独立栅极可调电阻金属导线与独立的栅极电阻可调结构控制极金属导线交汇点之后的用于与栅极金属块互联的金属导线线宽为1~2um。
8.根据权利要求1所述的栅极电阻可调型超结功率器件的制造方法，其特征在于，所述步骤D具体包括如下步骤：
步骤S16、淀积钝化层，通过光刻工艺使用光刻胶定义源极金属接触区、栅极金属接触区和栅极电阻可调结构控制极接触区；
通过干法蚀刻得到源极金属接触区、栅极金属接触区、栅极电阻可调结构控制极接触区；栅极电阻可调结构控制极接触区数量与独立栅极电阻数量一一对应；
所述钝化层包括氮化硅或二氧化硅。
9.一种栅极电阻可调的超结型功率器件，其特征在于，所述栅极电阻可调型超结功率器件根据权利要求1-8任意一种所述的栅极电阻可调型超结功率器件的制造方法制备得到。
CN202110271644.4A 2021-03-12 2021-03-12 一种栅极电阻可调型超结功率器件及其制造方法 Active CN113035701B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110271644.4A CN113035701B (zh) 2021-03-12 2021-03-12 一种栅极电阻可调型超结功率器件及其制造方法
EP22766229.3A EP4303909A1 (en) 2021-03-12 2022-03-04 Gate resistance adjustable super-junction power device and manufacturing method therefor
PCT/CN2022/079226 WO2022188703A1 (zh) 2021-03-12 2022-03-04 一种栅极电阻可调型超结功率器件及其制造方法
US18/452,576 US20230395652A1 (en) 2021-03-12 2023-08-21 Super junction power device with adjustable gate resistance structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110271644.4A CN113035701B (zh) 2021-03-12 2021-03-12 一种栅极电阻可调型超结功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113035701A CN113035701A (zh) 2021-06-25
CN113035701B true CN113035701B (zh) 2024-05-07

Family

ID=76470452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110271644.4A Active CN113035701B (zh) 2021-03-12 2021-03-12 一种栅极电阻可调型超结功率器件及其制造方法

Country Status (4)

Country Link
US (1) US20230395652A1 (zh)
EP (1) EP4303909A1 (zh)
CN (1) CN113035701B (zh)
WO (1) WO2022188703A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035701B (zh) * 2021-03-12 2024-05-07 重庆万国半导体科技有限公司 一种栅极电阻可调型超结功率器件及其制造方法
CN113644116B (zh) * 2021-08-11 2023-06-02 重庆万国半导体科技有限公司 栅极与源极并联可调电阻型超结功率器件及其制造方法
CN116666380B (zh) * 2023-05-19 2024-03-12 北京贝茵凯微电子有限公司 一种功率器件栅极集成电阻、功率器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762234A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103779411A (zh) * 2014-01-22 2014-05-07 西安电子科技大学 基于超结槽栅的高压器件及其制作方法
CN104795445A (zh) * 2015-04-01 2015-07-22 苏州东微半导体有限公司 一种低损耗的超结功率器件及其制造方法
JP2015181195A (ja) * 2015-06-16 2015-10-15 株式会社東芝 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558305B2 (en) * 2009-12-28 2013-10-15 Stmicroelectronics S.R.L. Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
CN102842606B (zh) * 2012-08-24 2016-04-20 中国电力科学研究院 一种igbt芯片可变栅内阻及其设计方法
CN104952928A (zh) 2015-04-30 2015-09-30 苏州东微半导体有限公司 一种栅漏电容缓变的超结功率器件及其制造方法
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
CN112447679A (zh) * 2019-08-30 2021-03-05 珠海格力电器股份有限公司 一种功率半导体器件及其制作方法
CN113035701B (zh) * 2021-03-12 2024-05-07 重庆万国半导体科技有限公司 一种栅极电阻可调型超结功率器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762234A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103779411A (zh) * 2014-01-22 2014-05-07 西安电子科技大学 基于超结槽栅的高压器件及其制作方法
CN104795445A (zh) * 2015-04-01 2015-07-22 苏州东微半导体有限公司 一种低损耗的超结功率器件及其制造方法
JP2015181195A (ja) * 2015-06-16 2015-10-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2022188703A1 (zh) 2022-09-15
US20230395652A1 (en) 2023-12-07
CN113035701A (zh) 2021-06-25
EP4303909A1 (en) 2024-01-10

Similar Documents

Publication Publication Date Title
CN113035701B (zh) 一种栅极电阻可调型超结功率器件及其制造方法
TW583748B (en) The termination structure of DMOS device
US20120178211A1 (en) Co-packaging approach for power converters based on planar devices, structure and method
US9972714B2 (en) Semiconductor device with a termination mesa between a termination structure and a cell field of field electrode structures
WO2021196605A1 (zh) 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法
KR20010112439A (ko) 온-저항이 감소된 초자기정렬 트렌치-게이트 ｄｍｏｓ
US9941276B2 (en) Method of producing a semiconductor component arrangement comprising a trench transistor
WO2023016304A1 (zh) 栅极与源极并联可调电阻型超结功率器件及其制造方法
WO2018082455A1 (zh) 功率器件及其制造方法
CN102832211A (zh) 具有pin二极管隔离的高压电阻器
CN112382566B (zh) 一种沟槽功率器件及其制造方法
CN113644027B (zh) 一种集成电感的沟槽功率器件及其制造方法
US20230282636A1 (en) Device integrating trench type power device and source capacitor and manufacturing method thereof
CN106024634B (zh) 带静电放电保护二极管结构的功率晶体管及其制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN101355100A (zh) 双极晶体管及其制造方法
CN104576763A (zh) 一种二极管结构及其制造方法
EP4309204A2 (en) Wide bandgap semiconductor device with sensor element
EP4156241A1 (en) Silicon carbide power device with integrated resistance and corresponding manufacturing process
CN114267717B (zh) 半导体器件及其制备方法
CN112002691B (zh) 半导体器件
KR950008794B1 (ko) 캐패시터 제조방법
CN114267716A (zh) 半导体器件及其制备方法
CN113140623A (zh) 功率半导体芯片、制造装置以及制造方法
CN114005824A (zh) 半导体器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant