CN113013143A - 一种晶圆及测试板卡 - Google Patents

Abstract

本申请提供一种晶圆及测试板卡，有利于降低CP测试中测试板卡所产生的插损。其中晶圆包括多个测试单元；针对其中的任一测试单元，该测试单元包括功能电路和辅助电路，在CP测试中，可以由测试板卡将功能电路的第一输出端与辅助电路的第二输入端连接，将功能电路的第一输入端和辅助电路的第二输出端连接。本申请实施例有利于降低测试板卡中探针的长度，从而有利于降低测试板卡产生的插损，而且还有利于降低测试成本。

Description

一种晶圆及测试板卡

技术领域

本申请涉及芯片制造技术领域，尤其涉及一种晶圆及测试板卡。

背景技术

随着芯片集成度和复杂度的提高，芯片的封装成本也日益提升。为了节省不合格芯片浪费掉的封装成本，一般需要在对裸片(die)进行封装之前，先对裸片上的功能电路进行检测。在确定功能电路的功能正常后，再对裸片进行封装。

目前，可以使用测试板卡对裸片进行检测，测试板卡中设置有多个芯片测试(chipprobing，CP)探针。在测试过程中，可以将测试板卡的多个CP探针分别与功能电路的输入端和输出端连接，功能电路可以从输出端输出测试信号，测试信号经测试板卡传输后返回功能电路的输入端，功能电路进而可以根据输入端接收到的测试信号完成功能检测。

然而，在功能电路输出的测试信号为高速信号时，测试板卡会产生较大的插损，致使测试板卡反馈给功能电路的测试信号衰减严重，从而对功能检测的准确性产生不利影响。因此，现有的裸片测试技术还有待进一步研究。

发明内容

有鉴于此，本申请提供一种晶圆及测试板卡，用于降低测试板卡产生的插损。

第一方面，本申请实施例提供一种晶圆，包括：多个测试单元；针对其中的任一测试单元，该测试单元包括功能电路和辅助电路，且功能电路与辅助电路之间为断路。其中，功能电路包括第一输入端和第一输出端，辅助电路包括第二输入端和第二输出端；功能电路可以通过第一输出端输出测试信号；辅助电路可以通过第二输入端接收功能电路输出的测试信号，并通过第二输出端将测试信号反馈给功能电路；功能电路，还可以通过第一输入端接收测试信号，根据接收到的测试信号进行功能检测。

在CP测试过程中，需要由测试板卡将功能电路的第一输出端与辅助电路的第二输入端连接，将功能电路的第一输入端和辅助电路的第二输出端连接。也就是说，测试板卡和辅助电路构成了测试回路。其中，测试板卡可以通过探针将辅助电路和功能电路电连接，该电连接的长度(也就是探针的长度)并不受功能电路结构的限制。则，即使功能电路中第一输入端与第一输出端之间的直线距离过大，也并不会增大探针的长度。因此，本申请实施例有利于降低测试板卡中探针的长度，从而有利于降低测试板卡产生的插损，进而有利于降低测试回路的插损。而且，目前的一些CP测试的方案中，为了抑制插损，测试板卡需要使用高质量的探针。而在本申请实施例中，通过增加辅助电路以降低测试板卡中探针的长度，从而有利于降低测试板卡所产生的插损，进而有利于抑制测试回路的插损，在此情况下，可以适当降低对探针的质量要求，因此本申请实施例有利于降低测试成本。

本申请实施例中，辅助电路至少存在以下三种实现方式：

例如，辅助电路包括耦合电容，耦合电容的一端与第二输入端连接，耦合电容的另一端与第二输出端连接。在辅助电路中设置耦合电容C，有利于隔离测试信号中的直流噪声，从而有利于提高功能电路的功能检测的准确性。而且，本申请实施例中在辅助电路中增加耦合电容C，不影响测试板卡连接辅助电路和功能电路的电连接的长度(也就是测试板卡的探针的长度)，因此本申请实施例有利于兼顾抑制插损和去除直流噪声。此外，本申请实施例可以适用结构更为简单的测试板卡，以达到的去除直流造成的目的，进而有利于提高测试结果的稳定性和准确性。最后，本申请实施例中，可以在芯片设计阶段，根据功能电路的工作需求针对性设计辅助电路中的耦合电容C，以提高耦合电容C的稳定性。

又例如，辅助电路包括放大器，放大器的输入端与第二输入端连接，放大器的输出端与第二输出端连接。采用本申请实施例所提供的辅助电路可以增强测试信号的信号强度。尤其在小信号场景下，功能电路输出的测试信号强度较小，经测试回路传输之后，输入功能电路的测试信号的强度会进一步变小。采用本申请实施例所提供的辅助电路，可以放大测试信号的强度，从而有利于提高功能电路的功能检测的准确性。

再例如，辅助电路中，第二输入端与第二输出端短接。也就是说，辅助电路可以为一条互联线。在此情况下，辅助电路结构简单，易于实现，有利于简化辅助电路的工艺成本。

本申请实施例在晶圆中增加辅助电路，并不会影响晶圆的后续加工工艺：

例如，辅助电路位于晶圆的切割沟道。在后续晶圆切割过程中，可以沿切割沟道进行切割。所得到的晶粒中包括了完整的功能电路和辅助电路的残留部分。在后续封装过程中，可以将辅助电路的残留部分作为封装结构的一部分进行封装，从而得到成品的芯片。采用该排列方式，有利于提高晶圆的利用率，也可以理解为，有利于提高晶圆的芯片产出总量。

又例如，晶圆中，相邻的测试单元之间间隔第一切割沟道。在后续晶圆切割过程中，可以沿第一切割沟道进行切割。所得到的晶粒中包括了完整的功能电路和辅助电路。在后续封装过程中，可以将辅助电路作为封装结构的一部分进行封装，从而得到成品的芯片。

再例如，晶圆中，相邻的测试单元之间间隔第一切割沟道，且，测试单元中，所述功能电路与所述辅助电路之间，间隔第二切割沟道。在后续晶圆切割过程中，可以沿第一切割沟道和第二切割沟道进行切割。所得到的晶粒中包括了完整的功能电路，且不包括辅助电路，因此所得到的晶粒可以等效于目前常规的裸片。在后续封装过程中，可以对功能电路进行封装，从而得到成品的芯片。采用该实现方式，有利于消除辅助电路对成品的芯片带来的影响。

在一种可能的实现方式中，功能电路还包括通信端；功能电路还可以通过通信端输出检测信息，其中，该检测信息用于指示所述功能检测的结果。

在一种可能的实现方式中，功能电路还包括供电端；功能电路还可以通过供电端接收电源信号，其中，该电源信号用于为功能电路供电。

第二方面，本申请实施例提供一种测试板卡，主要包括：第一连接端、第二连接端、第三连接端和第四连接端，其中，第一连接端与第二连接端连接，第三连接端与第四连接端连接；第一连接端可以与功能电路的第一输出端连接，接收功能电路输出的测试信号；第二连接端可以与辅助电路的第二输入端连接，将功能电路输出的测试信号输入辅助电路；第三连接端可以与辅助电路的第二输出端连接，接收辅助电路输出的测试信号；第四连接端可以与功能电路的第一输入端连接，将辅助电路输出的测试信号输入第一输入端。

在一种可能的实现方式中，测试板卡还包括第五连接端，该第五连接端可以与功能电路的通信端连接，接收功能电路输出的检测信息，其中，该检测信息用于指示功能电路的功能检测的结果。

在一种可能的实现方式中，测试板卡还包括第六连接端，该第六连接端可以与功能电路的供电端连接，向功能电路输入电源信号，其中，该电源信号用于为功能电路供电。

本申请的这些方面或其它方面在以下实施例的描述中会更加简明易懂。

附图说明

图1为一种晶圆示意图；

图2为一种CP测试示意图；

图3为本申请实施例提供的一种晶圆示意图；

图4为本申请实施例提供的一种测试单元结构示意图；

图5为本申请实施例提供的一种辅助电路结构示意图；

图6为本申请实施例提供的一种辅助电路结构示意图；

图7为本申请实施例提供的一种辅助电路结构示意图；

图8为本申请实施例提供的一种信号放大示意图；

图9为本申请实施例提供的一种辅助电路在晶圆中的排列方式示意图；

图10为本申请实施例提供的一种辅助电路在晶圆中的排列方式示意图；

图11为本申请实施例提供的一种辅助电路在晶圆中的排列方式示意图；

图12为本申请实施例提供的辅助电路与功能电路的相对位置关系示意图；

图13为本申请实施例提供的辅助电路与功能电路的相对位置关系示意图；

图14为本申请实施例提供的辅助电路与功能电路的相对位置关系示意图；

图15为本申请实施例提供的辅助电路与功能电路的相对位置关系示意图；

图16为本申请实施例提供的辅助电路与功能电路的相对大小关系示意图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。需要说明的是，在本申请的描述中“至少一个”是指一个或多个，其中，多个是指两个或两个以上。鉴于此，本发明实施例中也可以将“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。本申请实施例的描述中，“耦合”指的是直接或间接的电连接关系，例如，“A和B耦合”可以表示A和B直接电连接，可以表示A和B通过C电连接。

为了方便起见，以下说明中使用了特定的空间相对术语体系，并且这并不是限制性的。措词“上”和“下”标识在参照的附图中的方向。术语包括以上具体提及的措词、其衍生物以及类似引入的措词。“在…..之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其它器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的不同方位。例如，如果附图中的器件被倒置，则描述为“在其它器件或构造上方”或“在其它器件或构造之上”的器件之后将被定位为“在其它器件或构造下方”或“在其它器件或构造之下”。因此，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其它不同方式定位(旋转90度或处于其它方位)，并且对这里所使用的空间相对描述做出相应解释。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

随着电子科技的发展，芯片已成为现代社会的基石。目前，芯片的制作流程主要包括：芯片设计、晶圆(wafer)加工、晶圆切割、封装制造和最终测试(final test，FT)。其中，芯片设计主要包括根据芯片的功能需求，设计芯片中功能电路的电路结构。例如，该芯片为充电芯片，则芯片中的功能电路可以包括开关电源电路，以实现充电功能。又例如，该芯片为处理器芯片，则芯片中的功能电路可以包括逻辑运算电路，以实现逻辑运算功能。

晶圆加工主要包括通过流片工艺批量化加工裸片。具体来说，晶圆通常由半导体基板和布设于半导体基板上的电路层组成，半导体基板上形成有晶体管、电容、电感等半导体器件，电路层中设置有多层的电路层，电路层与半导体基板上的半导体器件耦合，从而构成完整的功能电路结构。加工后的晶圆中包括多个阵列排布的裸片，可以如图1所示，其中1个小方格代表一个裸片(die)。裸片是未封装的晶粒，一般可以理解为，一个裸片就是一个功能独立的、未封装的芯片。

对图1所示的晶圆进行切割，具体来说，如图1中椭圆虚线所示的六个相邻的裸片，其放大后的结构可以如左侧所示。六个相邻的裸片之间，间隔有切割沟道(scribe line)。在切割晶圆时，可以沿切割沟道进行切割。进而，便可以得到多个独立的裸片。

分别对得到的多个裸片进行封装，也就是封装制造。该过程主要用于制作芯片的封装结构，包括芯片的封装层、芯片的电极等，从而得到成品的芯片。在对芯片进行FT测试之后，其中合格的芯片便可以出厂销售。

然而，成品的芯片是否合格不仅与芯片的封装结构是否合格有关，还与芯片的裸片是否合格有关。若由于裸片不合格而导致成品的芯片不合格，则会浪费对该芯片进行封装制造时带来的成本。

有鉴于此，在目前的芯片制作制造中，通常在晶圆切割之前还需要进行CP测试，以识别出晶圆中的不合格的裸片。如图1所示的晶圆中，存在两个不合格裸片。则在后续的封装制造中，便可以抛弃这两个不合格裸片，从而可以从整体上节省芯片的封装成本。

如图2所示，目前多通过测试板卡(probe card)对裸片进行CP测试。测试板卡包括多个探针，可以分别与被测裸片中的功能电路相连接(接触)。具体来说，测试板卡中的探针可以分别与功能电路的输入端和输出端连接。功能电路可以从输出端输出测试信号，测试板卡通过探针接收测试板卡输出的测试信号，测试信号经测试板卡被重新传输回功能电路的输入端。

一般来说，在设计芯片阶段，便会在功能电路中设计对应的功能检测电路，使得在CP测试过程中，功能电路可以根据输入端接收到的测试信号完成功能检测。示例性的，若功能检测的结果为正常，则可以认为该功能电路所在的裸片合格，若功能检测的结果为异常，则可以认为该功能电路所在的裸片不合格。

在上述过程中，功能电路的输出端和输入端通过外界的测试回路相连，其中，测试回路包括测试板卡的探针。测试信号在经过测试板卡的探针时，测试板卡会产生一定插损，导致测试信号发生衰减。尤其是在功能电路输出的测试信号为高速信号时，测试板卡的探针产生的插损会随测试信号频率的增大而进一步增大。当测试板卡的探针所产生的插损过大时，便会致使测试板卡反馈给功能电路的测试信号衰减严重，从而对功能检测的准确性产生不利影响。

一般来说，在其它与插损相关的因素(如探针材质)不变的情况下，探针越长，探针产生的插损便越大，测试信号的衰减便越严重。目前的CP测试中，若功能电路的输出端和输入端之间的直线距离过长，而测试回路的长度必定大于功能电路的输出端和输入端之间的直线距离，因此会使测试回路相应增长。随之，测试板卡中探针的长度也必定大于功能电路的输出端和输入端之间的直线距离，使得测试板卡产生的插损较大。此外，目前的一些测试板卡中还会设置电容等元件，这些元件限制了测试板卡尺寸的进一步缩小，使得即使功能电路的输出端和输入端之间的直线距离较短，测试板卡产生的插损也依旧较大。

有鉴于此，本申请实施例提供一种晶圆及测试板卡，通过在晶圆中为功能电路设置对应的辅助电路，由辅助电路和测试板卡共同实现功能电路的输入端与输出端之间的电连接，有利于降低测试板卡产生的插损。

图3示例性示出了本申请实施例提供的一种晶圆。如图3所示，本申请实施例提供的晶圆包括多个测试单元。类似于目前裸片在晶圆中的排列方式，本申请实施例所提供的多个测试单元也可以在晶圆上呈阵列排布。

可以理解，每个测试单元可以具有相同的电路结构，也就是说，可以通过晶圆加工工艺，批量化生产本申请实施例所提供的测试单元。具体实现方式可以参考现有技术中制造裸片的晶圆加工工艺，对此不再赘述。

针对其中的任一测试单元，该测试单元包括功能电路和辅助电路。如图3中，白色小方格表示功能电路，与白色小方格相邻的图像填充的矩形区域表示辅助电路。本申请实施例中，功能电路与辅助电路之间为断路。

示例性的，如图4所示，为一测试单元的结构示意图。如图4所示，功能电路和辅助电路之间为断路，也可以理解为，二者在晶圆上不存在直接的电连接。功能电路包括输出端1o和输入端1i，辅助电路包括输出端2o和输入端2i。

在本申请实施例中，可以通过测试板卡将功能电路的输出端1o与辅助电路的输入端2i连接，将辅助电路的输出端2o与功能电路的输入端1i连接。示例性的，图4中测试板卡以虚线表示，为透视的表示方式。测试板卡包括第一连接端、第二连接端、第三连接端和第四连接端。其中，第一连接端与所述第二连接端连接，第三连接端与第四连接端连接。

在CP测试时，可以将第一连接端与功能电路的输出端1o连接，将第二连接端与辅助电路的输入端2i连接，将第三连接端与辅助电路的输出端2o连接，将第四连接端与功能电路的输入端1i连接。

在一种可能的实现方式中，如图4所示，本申请实施例中测试板卡的第一连接端和第二连接端可以是探针1的两端，测试板卡的第三连接端和第四连接端可以是探针2的两端。也就是说本申请实施例中的测试板卡可以包括探针1和探针2。其中，探针1用于连接功能电路的输出端1o和辅助电路的输入端2i，探针2用于连接功能电路多输入端1i和辅助电路的输出端2o。

在将功能电路的输出端1o与辅助电路的输入端2i连接，将辅助电路的输出端2o与功能电路的输入端1i连接之后，功能电路可以通过输出端1o输出测试信号。辅助电路可以通过输入端2i接收功能电路输出的测试信号，并通过输出端2o将测试信号反馈给功能电路。功能电路可以通过1i接收辅助电路反馈回来的测试信号，并根据接收到的测试信号进行功能检测。

在本申请实施例中，测试板卡的探针和辅助电路构成了测试回路。其中，测试板卡用于提供连接辅助电路和功能电路的电连接(如图4中探针1和探针2)，该电连接的长度并不受功能电路结构的限制。则，即使功能电路中输入端1i与输出端1o之间的直线距离过大，也并不会增加探针1和探针2的长度。因此，本申请实施例有利于降低探针1和探针2的长度，从而有利于降低探针1和探针2所产生的插损，进而有利于降低测试回路产生的插损。

而且，目前的一些CP测试的方案中，为了抑制插损，测试板卡需要使用高质量的探针。而在本申请实施例中，通过增加辅助电路以抑制测试板卡的插损，在此情况下，可以适当降低对探针1和探针2的质量要求，有利于降低测试成本。

在一种可能的实现方式中，可以在保持功能电路和辅助电路之间断路的情况下，尽量将辅助电路的输入端2i靠近功能电路的输出端1o设置，将辅助电路的输出端2o靠近功能电路的输入端1i设置，以尽量降低测试板卡的探针1和探针2的长度。

在本申请实施例中，功能电路可以根据输入端1i接收到的检测信号进行功能检测。在一种可能的实现方式中，如图4所示，功能电路还可以包括通信端3o，测试板卡还包括第五连接端(图中未示出)。在CP测试时，测试板卡的第五连接端可以与功能电路的通信端3o连接。功能电路在完成功能检测之后，还可以通过通信端向测试板卡输出检测信息，该检测信息可以指示功能检测的结果。例如，该检测信息可以指示功能电路的功能是否正常。

在另一种可能的实现方式中，功能电路也可以存储功能检测的结果。待对整个晶圆皆完成CP测试之后，晶圆中的各个功能电路可以统一输出功能检测的结果。具体实现可以参考现有技术，对此不再赘述。

如图4所示，功能电路还可以包括供电端3i，测试板卡还可以包括第六连接端(图汇总未示出)。在CP测试时，测试板卡的第六连接端和功能电路的供电端3i连接，测试板卡可以通过第六连接端向功能电路输入电源信号，该电源信号可以用于为功能电路供电。例如，功能电路可以在接收到的电源信号的基础上，执行生成测试信号，以及进行功能检测等动作。

需要指出的是，功能电路的输出端1o、输入端1i可以有一个或多个，因此辅助电路的输入端2i和输出端2o也可以有一个或多个，使得功能电路的一个或多个输出端1o可以与辅助电路的一个或多个输入端2i一一对应连接，功能电路的一个或多个输入端1i可以与辅助电路的一个或多个输出端2o一一对应连接。相应的，测试板卡中第一连接端和第二连接端也可以有一个或多个，以实现一个或多个输出端1o与一个或多个输入端2i之间的一一对应连接。测试板卡中第三连接端和第四连接端也可以有一个或多个，以实现一个或多个输出端2o与一个或多个输入端1i之间的一一对应连接。

需要指出的是，图4中仅示例性示出了测试板卡针对一个测试单元的检测。在实际实现过程中，测试板卡可以一次性对多个测试单元进行检测。如图3中的矩形虚线框可以代表测试板卡，其可以一次性完成2×2个测试单元的检测。

接下来，本申请实施例通过以下具体示例对辅助电路作进一步说明。本申请实施例中，辅助电路至少存在以下三种可能的实现方式：

实现方式一

如图5所示，输入端2i与输出端2o短接。也就是说，辅助电路可以为一条互联线。在此情况下，辅助电路结构简单，易于实现，有利于简化辅助电路的工艺成本。

实现方式二

如图6所示，辅助电路可以包括耦合电容C，耦合电容C的一端与输入端2i连接，耦合电容C的另一端与输出端2o连接。

在测试信号为高速信号时，在辅助电路中设置耦合电容C，有利于隔离测试信号中的直流噪声，从而有利于提高功能电路的功能检测的准确性。

目前，也存在一些测试板卡搭载有耦合电容。但在此情况下，需要在测试板卡中增设额外的探针以连接耦合电容，具体来说，在没有耦合电容的情况下，目前的测试板卡可以通过一根探针连接功能电路的输出端1o和输入端1i，在测试板卡设置有电容的情况下，需要一根探针连接输出端1o和耦合电容的一端，另一根探针连接输入端1i和耦合电容的另一端。由于增加了额外的探针，因此会进一步增大测试板卡的插损，进而进一步增大测试回路的插损。另外，在测试板卡中设置电容，电容会限制测试板卡物理尺寸的缩小，致使即使尽量缩短探针的长度，测试回路的长度依旧较长，依旧会带来较大的插损。

而在本申请实施例中，即使在辅助电路中增加耦合电容C，或者增加其它电路元件，皆可以不影响图4中探针1和探针2的数量及长度，因此本申请实施例有利于进一步抑制测试板卡的插损。而且，相较于目前设置有耦合电容的测试板卡，本申请实施例可以适用结构更为简单的测试板卡。通常，测试板卡的结构越简单，越有利于提高测试结果的稳定性和可靠性。因此，相较于目前在测试板卡中设置电容等元件的方案，本申请实施例有利于提高测试结果的稳定性和准确性。

此外，目前在测试板卡中设置耦合电容，由于测试板卡会被用于测试不同类型的功能电路，因此一般不会根据功能电路的工作场景针对性设计耦合电容。例如，一些功能电路需要工作在高温场景下，因此一般会在高温场景下进行CP测试。若测试板卡中的耦合电容在高温场景下无法正常工作，则会影响功能电路的功能检测的准确性。

而在本申请实施例中，可以在芯片设计阶段，根据功能电路的工作需求针对性设计辅助电路中的耦合电容C。例如，若功能电路工作于高温场景，则在芯片设计阶段，针对性设计耦合电容C，以提高耦合电容C的耐高温特性。

实现方式三

如图7所示，其为辅助电路的侧视图。图7中，辅助电路可以包括放大器OP。其中，放大器的一个输入端与辅助电路的输入端2i连接，放大器的另一个输入端接地，放大器的输出端与辅助电路的输出端2o连接。

采用图7所示的辅助电路，使得辅助电路可以对接收到的测试信号进行放大。例如图8中，左侧为辅助电路的输入端2i接收到的测试信号的波形图。其中，横坐标代表时间，纵坐标代表信号强度。

图8中，右侧为辅助电路的输出端2o输出的测试信号的波形图。其中，横坐标代表时间，纵坐标代表信号强度。对比图8中的两个波形图可见，采用本申请实施例所提供的辅助电路可以增强测试信号的信号强度。尤其在小信号场景下，功能电路输出的测试信号强度较小，经测试回路传输之后，输入功能电路的测试信号的强度会进一步变小。采用本申请实施例所提供的测试回路，可以放大测试信号的强度，从而有利于提高功能电路的功能检测的准确性。

可以理解，辅助电路中还可以包括其它能够优化测试效果的电路元件，本申请实施例对此不再一一列举。

本申请实施例在晶圆中增加辅助电路，并不会影响晶圆的后续加工工艺。例如：

在一种可能的实现方式中，可以将辅助电路设置于晶圆的切割沟道。示例性的，图9为对图3中矩形虚线框内的4个测试单元放大后得到的图像。如图9所示，在行方向上，相邻的测试单元之间紧密排列。也可以理解为，相邻的功能电路之间间隔辅助电路。在列方向上，相邻的测试单元之间间隔切割沟道。也就是说，晶圆中部分切割沟道设置有辅助电路，部分切割沟道未设置辅助电路。

基于图9所示的测试单元的排列方式，在后续晶圆切割过程中，可以沿切割沟道进行切割。所得到的晶粒中包括了完整的功能电路和辅助电路的残留部分。在后续封装过程中，可以将辅助电路的残留部分作为封装结构的一部分进行封装，从而得到成品的芯片。

采用图9所示的排列方式，有利于提高晶圆的利用率，也可以理解为，有利于提高晶圆的芯片产出总量。

在另一种可能的实现方式中，如图10所示，为对图3中矩形虚线框内的4个测试单元放大后得到的图像。如图10所示，在行方向上，相邻的测试单元之间间隔切割沟道，在列方向上，相邻的测试单元之间也间隔切割沟道。

基于图10所示的测试单元的排列方式，在后续晶圆切割过程中，可以沿切割沟道进行切割。所得到的晶粒中包括了完整的功能电路和辅助电路。在后续封装过程中，可以将辅助电路作为封装结构的一部分进行封装，从而得到成品的芯片。

在又一种可能的实现方式中，如图11所示，为对图3中矩形虚线框内的4个测试单元放大后得到的图像。如图11所示，在行方向上，相邻的测试单元之间间隔切割沟道，且，测试单元内部，功能电路与辅助电路之间也间隔有切割沟道。在列方向上，相邻的测试单元之间也间隔切割沟道。

基于图11所示的测试单元的排列方式，后续晶圆切割过程中，可以沿切割沟道进行切割。所得到的晶粒中包括了完整的功能电路，且不包括辅助电路，因此所得到的晶粒可以等效于目前常规的裸片。在后续封装过程中，可以对功能电路进行封装，从而得到成品的芯片。采用图11所示的实现方式，有利于消除辅助电路对成品的芯片带来的影响。

应理解，无论辅助电路是否位于晶圆的切割沟道，皆不会对辅助电路与功能电路之间的相对位置产生限制。

例如，辅助电路可以位于功能电路的任一侧。如图12中(a)至(d)所示，辅助电路既可以位于功能电路右侧(a)，也可以位于功能电路的左侧(b)，也可以位于功能电路的下方(c)，也可以位于功能电路的上方(d)。

又例如，辅助电路也可以位于功能电路的两侧。如图13中(a)至(f)所示，辅助电路既可以位于功能电路的上方和下方(a)，也可以位于功能电路的左侧和右侧(b)，也可以位于功能电路的左侧和上方(c)，也可以位于功能电路的右侧和上方(d)，也可以位于功能电路的左侧和下方(e)，也可以位于功能电路的右侧和下方(f)。

还例如，辅助电路也可以位于功能电路的三侧。如图14中(a)至(d)所示，辅助电路既可以位于功能电路的上方、下方和左侧(a)，也可以位于功能电路的上方、左侧和右侧(b)，也可以位于功能电路的上方、下方和右侧(c)，也可以位于功能电路的下方、左侧和右侧(d)。

再例如，辅助电路也可以围绕功能电路四周设置，如图15所示。

此外，本申请实施例也不限制功能电路与辅助电路之间的相对大小关系。以辅助电路设置于功能电路的右侧为例，如图16(a)至(e)所示，辅助电路的长度既可以大于功能电路的右侧边的长度(d)，也可以小于功能电路的右侧边的长度(a)至(c)、(e)。在辅助电路的长度小于功能电路的右侧边的长度的情况下，辅助电路既可以靠近功能电路的右侧下方设置(a)，也可以靠近功能电路的右侧上方设置(b)，也可以靠近功能电路的右侧中间设置(c)，也可以部分区域与功能电路的右侧相邻设置，部分区域超过功能电路所在的区域(e)，等等。本申请实施例对此不再一一列举。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (12)

1.一种晶圆，其特征在于，包括：多个测试单元；

所述测试单元包括功能电路和辅助电路，所述功能电路与所述辅助电路之间为断路；

所述功能电路包括第一输入端和第一输出端，所述辅助电路包括第二输入端和第二输出端；

所述功能电路，用于通过所述第一输出端输出测试信号；

所述辅助电路，用于通过所述第二输入端接收所述功能电路输出的测试信号，并通过所述第二输出端将所述测试信号反馈给所述功能电路；

所述功能电路，还用于通过所述第一输入端接收所述测试信号，根据接收到的所述测试信号进行功能检测。

2.根据权利要求1所述的晶圆，其特征在于，所述辅助电路包括耦合电容，所述耦合电容的一端与所述第二输入端连接，所述耦合电容的另一端与所述第二输出端连接。

3.根据权利要求1所述的晶圆，其特征在于，所述辅助电路包括放大器，所述放大器的输入端与所述第二输入端连接，所述放大器的输出端与所述第二输出端连接。

4.根据权利要求1所述的晶圆，其特征在于，所述第二输入端与所述第二输出端短接。

5.根据权利要求1至4中任一项所述的晶圆，其特征在于，所述辅助电路位于所述晶圆的切割沟道。

6.根据权利要求1至4中任一项所述的晶圆，其特征在于，所述晶圆中，相邻的测试单元之间间隔第一切割沟道。

7.根据6所述的晶圆，其特征在于，所述测试单元中，所述功能电路与所述辅助电路之间，间隔第二切割沟道。

8.根据权利要求1至7中任一项所述的晶圆，其特征在于，所述功能电路还包括通信端；

所述功能电路，还用于通过所述通信端输出检测信息，所述检测信息用于指示所述功能检测的结果。

9.根据权利要求1至8中任一项所述的晶圆，其特征在于，所述功能电路还包括供电端；

所述功能电路，还用于通过所述供电端接收电源信号，所述电源信号用于为所述功能电路供电。

10.一种测试板卡，其特征在于，包括：第一连接端、第二连接端、第三连接端和第四连接端，其中，所述第一连接端与所述第二连接端连接，所述第三连接端与所述第四连接端连接；

所述第一连接端，用于与功能电路的第一输出端连接，接收所述功能电路输出的测试信号；

所述第二连接端，用于与辅助电路的第二输入端连接，将所述功能电路输出的测试信号输入所述辅助电路；

所述第三连接端，用于与所述辅助电路的第二输出端连接，接收所述辅助电路输出的测试信号；

所述第四连接端，用于与所述功能电路的第一输入端连接，将所述辅助电路输出的测试信号输入所述第一输入端。

11.根据权利要求10所述的测试板卡，其特征在于，所述测试板卡还包括第五连接端，所述第五连接端，用于与所述功能电路的通信端连接，接收所述功能电路输出的检测信息，所述检测信息用于指示所述功能电路的功能检测的结果。

12.根据权利要求10或11所述的测试板卡，其特征在于，所述测试板卡还包括第六连接端，所述第六连接端，用于与所述功能电路的供电端连接，向所述功能电路输入电源信号，所述电源信号用于为所述功能电路供电。

Images