CN105826286A

CN105826286A - 芯片结构及其制作方法

Info

Publication number: CN105826286A
Application number: CN201510007132.1A
Authority: CN
Inventors: 高燕; 李广宁; 诸俊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2015-01-07
Filing date: 2015-01-07
Publication date: 2016-08-03
Anticipated expiration: 2035-01-07
Also published as: CN105826286B

Abstract

本发明提出了一种芯片结构及其制作方法，将焊垫形成在芯片第一方向一侧的切割道上，并通过金属连线与芯片进行连接，在后续进行CP测试时，测试探针扎入位于切割道上的焊垫内，不会对芯片造成损伤，因此，能够保证芯片的质量，增加晶圆可用芯片的个数。此外，在完成CP测试后也不影响后续对芯片结构进行切割。进一步的，提出了芯片结构的制作方法，将芯片第一方向另一侧的切割道上的光罩单元设置为暗部，从而避免对公用切割道造成二次曝光，确保公用切割道上焊垫的性能，使CP测试能够顺利进行。

Description

芯片结构及其制作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种芯片结构及其制作方法。

背景技术

在半导体制作中，每片晶圆都是由若干个芯片组成，其中芯片和芯片之间设有一条切割道(Scribelane)，所述切割道的作用有两个：

1)放置晶圆可接受性(WAT)及可靠性(RE)的测试结构(testkey)，用于监测电性参数和可靠性，以及光刻工艺的一些量测的对准标记(alignmentmark)；

2)封装测试时作为切割带。

请参考图1，图1为晶圆上一个光罩单元(Shot)下的芯片结构10示意图；晶圆在进行光阻曝光时，通常是按照单个光罩单元对一个芯片结构10进行曝光，单个光罩单元下的芯片结构10通常包括若干个芯片11(图1中仅仅示意的是由2X2的芯片11组成的芯片结构10，芯片结构10中芯片11的个数可以根据不同需要来决定)，芯片11之间形成有切割道13，芯片11上会形成有多个焊垫12(Pad)，焊垫12便于后续对芯片11进行相应的测试(例如进行探针测试，CPtest)。

请参考图2，晶圆通常包括多个芯片结构10，芯片结构10之间共用一个公用切割道14，在光刻工艺进行曝光时，光罩单元首先对其中一个芯片结构10进行曝光处理，此时，公用切割道14会被进行一次曝光，接着，光罩单元再对另一个芯片结构10进行曝光，由于切割道13及公用切割道14上的光罩单元为明场(Clear)，因此会导致公用切割道14被进行第二次曝光。公用切割道14被双重曝光，后续的刻蚀会对公用切割道14造成一定的损害。因此，通常情况下在芯片结构10存在公用切割道14的区域均不放置WAT/REtestkey和alignmentmark。

此外，现有技术中，在制作版图时通常是把焊垫12放在芯片11上。而众所周知，在进行CP测试时极易将焊垫12扎坏，使得芯片11内部分有效面积失去作用，减少了有用芯片11的个数，影响了制备效率的提升；并且，由于芯片结构10公用切割道14无法被利用，而且其占用了晶圆的面积，不利于提高晶圆的利用率。

发明内容

本发明的目的在于提供一种芯片结构及其制作方法，能够提高有效芯片的个数，增加制备的效率。

为了实现上述目的，本发明提出了一种芯片结构，包括：若干个芯片、切割道、焊垫及金属连线；其中，所述切割道形成于相邻的芯片之间，所述焊垫形成在所述芯片第一方向一侧的切割道上，并通过所述金属连线与所述芯片连接。

进一步的，在所述的芯片结构中，还包括测试结构和对准标记，所述测试结构和对准标记形成在所述芯片的第二方向一侧的切割道上，所述第二方向与第一方向相互垂直。

进一步的，在所述的芯片结构中，所述金属连线包括通孔连线和金属层，所述通孔连线与所述金属层相连，所述焊垫通过所述通孔连线和金属层与所述芯片相连。

进一步的，在所述的芯片结构中，与一个芯片相连的焊垫个数大于等于1个。

进一步的，在所述的芯片结构中，所述焊垫为铝焊垫。

本发明还提出了一种芯片结构的制作方法，包括步骤：

每个所述芯片结构均由多个芯片组成，每个所述芯片结构内多个芯片之间形成有切割道，所述芯片结构之间形成有公用切割道；

在所述芯片上形成金属连线，所述金属连线一端与所述芯片相连，另一端形成在所述芯片第一方向一侧的切割道上；

采用光罩单元对一个芯片结构进行曝光，并设置所述芯片第一方向另一侧的切割道上的光罩单元为暗场；

在所述芯片第一方向一侧的切割道上形成焊垫，所述焊垫与所述金属连线相连。

进一步的，在所述的芯片结构的制作方法中，在所述芯片第二方向的切割道上形成测试结构和对准标记，所述第二方向与第一方向相互垂直。

进一步的，在所述的芯片结构的制作方法中，所述金属连线包括通孔连线和金属层，所述通孔连线与所述金属层相连，所述焊垫通过所述通孔连线和金属层与所述芯片相连。

进一步的，在所述的芯片结构的制作方法中，与同一个芯片相连的焊垫个数大于等于1个。

进一步的，在所述的芯片结构的制作方法中，所述焊垫为铝焊垫

与现有技术相比，本发明的有益效果主要体现在：将焊垫形成在芯片第一方向一侧的切割道上，并通过金属连线与芯片进行连接，在后续进行CP测试时，测试探针扎入位于切割道上的焊垫内，不会对芯片造成损伤，因此，能够保证芯片的质量，增加晶圆可用芯片的个数。此外，在完成CP测试后也不影响后续对芯片结构进行切割。

进一步的，提出了芯片结构的制作方法，将芯片第一方向另一侧的切割道上的光罩单元设置为暗部，从而避免对公用切割道造成二次曝光，确保公用切割道上焊垫的性能，使CP测试能够顺利进行。

附图说明

图1为现有技术中晶圆上一个光罩单元下的芯片结构的结构示意图；

图2为现有技术中晶圆上多个芯片结构的结构示意图；

图3为本发明一实施例中晶圆上一个光罩下的芯片结构的结构示意图；

图4为本发明一实施例中晶圆上多个芯片结构的结构示意图。

具体实施方式

下面将结合示意图对本发明的芯片结构及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，在本实施例中，提出了一种芯片结构100，包括：若干个芯片110、切割道130、焊垫120及金属连线140；其中，所述切割道130形成于相邻的芯片110之间，所述焊垫120形成在所述芯片110第一方向的一侧的切割道130上，并通过所述金属连线140与所述芯片110连接。

在本实施例中，芯片结构100所述还包括测试结构和对准标记(图中未示出)，所述测试结构和对准标记形成在所述芯片110的第二方向一侧的切割道130上，所述第二方向与第一方向相互垂直。所述测试结构用于进行相应的性能检测，所述对准标记用于光刻工艺中的曝光等的对准。在本实施例中，为了方便介绍，定义第一方向为y方向(如图1所示)，第二方向为x方向。在本实施例以外的其它实施例中，第一方向可以为x方向，第二方向可以为y方向。此外，本实施例图1中仅示意一个由2X2芯片110组成的芯片结构100，然而本领域人员应知晓，芯片结构100中的芯片110个数并不仅限于2X2。

所述金属连线140通常包括通孔连线和金属层，所述通孔连线与所述金属层相连，所述焊垫120通过所述通孔连线和金属层与所述芯片110相连。所述通孔连线和金属层在芯片110制备后段金属互连层时均是需要制备的，因此，在此仅仅是借助于制备金属互连层时的工艺，无需额外增加工艺步骤即可实现。一般情况下，所述通孔连线和金属层的材质均为铜或者为其它导电金属。此外，对芯片110进行测试时往往需要多个焊垫120，因此，在本实施例中，与同一个芯片110相连的焊垫120的个数大于等于1个，以方便进行不同的测试，具体的可以根据不同的测试需要来选择，在此不作限定。通常情况下，所述焊垫120为铝焊垫。

请参考图4，在本实施例的另一方面，还提出了一种芯片结构的制作方法，包括步骤：

提供晶圆，所述晶圆上形成有若多个芯片结构100，每个所述芯片结构100均由多个芯片110组成，每个所述芯片结构100内多个所述芯片110之间形成有切割道130，所述芯片结构100之间形成有公用切割道；

在所述芯片110上形成金属连线140，所述金属连线140一端与所述芯片110相连，另一端形成在所述芯片110y方向一侧的切割道130上；

采用光罩单元对一个芯片结构100进行曝光，并设置所述芯片110的x方向另一侧的切割道130上的光罩单元为暗场150；由于晶圆上通常会形成若干个芯片结构100，相邻的芯片结构100之间也形成有公用切割道，由于晶圆在进行曝光时是按照单个光罩单元对芯片结构100分别进行曝光，即一次曝光一个芯片结构100，之后再曝光下一个芯片结构100，这样变会导致相邻的芯片结构100之间的公用切割道被二次曝光，因此，为了避免上述问题，在本实施例提出的芯片结构的制作方法中，将所述芯片110x方向另一侧的切割道130上的光罩单元设置为暗场150(Darktone)，从而使芯片110x方向另一侧的公用切割道只进行一次曝光，而不会出现二次曝光现象；

在所述芯片110x方向一侧的切割道130上形成焊垫120，所述焊垫120与所述金属连线140相连，在曝光完成后，进行刻蚀，刻蚀形成焊垫区域，后续在所述焊垫区域形成焊垫120。

在晶圆制备完成后，对晶圆进行CP测试，由于焊垫120形成在切割道130上，即便CP测试扎破了焊垫120，也不会对芯片110造成损伤。因此测试完CP之后，放置在切割道130上的焊垫120完成其作用，即可进行晶粒切割及封装从而不会影响到芯片110的正常功能，避免了CP测试对芯片110造成损害，增加了芯片110的有效个数。

综上，在本发明实施例提供的芯片结构及其制作方法中，将焊垫形成在芯片第一方向一侧的切割道上，并通过金属连线与芯片进行连接，在后续进行CP测试时，测试探针扎入位于切割道上的焊垫内，不会对芯片造成损伤，因此，能够保证芯片的质量，增加晶圆可用芯片的个数。此外，在完成CP测试后也不影响后续对芯片结构进行切割。进一步的，提出了芯片结构的制作方法，将芯片第一方向另一侧的切割道上的光罩单元设置为暗部，从而避免对公用切割道造成二次曝光，确保公用切割道上焊垫的性能，使CP测试能够顺利进行。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims

1.一种芯片结构，其特征在于，包括：若干个芯片、切割道、焊垫及金属连线；其中，所述切割道形成于相邻的芯片之间，所述焊垫形成在所述芯片第一方向一侧的切割道上，并通过所述金属连线与所述芯片连接。

2.如权利要求1所述的芯片结构，其特征在于，还包括测试结构和对准标记，所述测试结构和对准标记形成在所述芯片的第二方向一侧的切割道上，所述第二方向与第一方向相互垂直。

3.如权利要求1所述的芯片结构，其特征在于，所述金属连线包括通孔连线和金属层，所述通孔连线与所述金属层相连，所述焊垫通过所述通孔连线和金属层与所述芯片相连。

4.如权利要求1所述的芯片结构，其特征在于，与一个芯片相连的焊垫个数大于等于1个。

5.如权利要求1所述的芯片结构，其特征在于，所述焊垫为铝焊垫。

6.一种芯片结构的制作方法，其特征在于，包括步骤：

提供晶圆，所述晶圆上形成有多个芯片结构，每个所述芯片结构均由多个芯片组成，每个所述芯片结构内多个芯片之间形成有切割道，所述芯片结构之间形成有公用切割道；

7.如权利要求6所述的芯片结构的制作方法，其特征在于，在所述芯片第二方向的切割道上形成测试结构和对准标记，所述第二方向与第一方向相互垂直。

8.如权利要求6所述的芯片结构的制作方法，其特征在于，所述金属连线包括通孔连线和金属层，所述通孔连线与所述金属层相连，所述焊垫通过所述通孔连线和金属层与所述芯片相连。

9.如权利要求6所述的芯片结构的制作方法，其特征在于，与同一个芯片相连的焊垫个数大于等于1个。

10.如权利要求6所述的芯片结构的制作方法，其特征在于，所述焊垫为铝焊垫。