CN112993755B - 一种半导体激光器芯片及其应用方法 - Google Patents
一种半导体激光器芯片及其应用方法 Download PDFInfo
- Publication number
- CN112993755B CN112993755B CN201911202584.XA CN201911202584A CN112993755B CN 112993755 B CN112993755 B CN 112993755B CN 201911202584 A CN201911202584 A CN 201911202584A CN 112993755 B CN112993755 B CN 112993755B
- Authority
- CN
- China
- Prior art keywords
- chip
- depressed
- coated
- bar
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种半导体激光器芯片及其应用方法,所述芯片P面顺次排列有若干个P面凹陷区,所述芯片N面顺次排列有若干个N面非凹陷区;当所述芯片进行摆条工艺,相邻带镀膜巴条之间通过P面凹陷区、N面非凹陷区适配嵌合;所述芯片P面还设有若干个P面非凹陷区,所述P面非凹陷区、P面凹陷区相互间隔设置;所述芯片N面上设有若干个N面凹陷区,所述N面非凹陷区、N面凹陷区相互间隔设置。本发明公开了一种半导体激光器芯片及其应用方法,芯片结构设计合理,不仅在降低生产成本的同时提高了镀膜效率,保证镀膜质量,同时也解决了镀膜过程中出现的电极污染、划伤等技术问题,提高了产品良率,具有较高的实用性。
Description
技术领域
本发明涉及半导体激光器技术领域,具体是一种半导体激光器芯片及其应用方法。
背景技术
半导体激光器工作原理是激励方式,利用半导体物质在能带间跃迁发光,用半导体晶体的解理面形成两个平行反射镜面作为反射镜,组成谐振腔,使光振荡、反馈、产生光的辐射放大,输出激光。在制备工艺中,则是将芯片先解理成巴条,形成谐振腔,但是其出光效率低,需要在腔面两侧分别蒸镀反射膜和增透膜,以提高其出光效率。
在常规的制备工艺中,为了保证巴条的的产出率,巴条腔面膜层蒸镀时,需要将多条巴条P/N面相对垒叠,露出两侧腔面以方便镀膜进行,这个工艺过程我们一般称之为摆条。摆条进行时因是相邻巴条P/N面金属电极相连,所以巴条P/N面电极容易出现摩擦划蹭异常,给后期封装引入焊接不均匀等异常情况,从而影响封装器件的可靠性。且相邻巴条P/N金属电极接触,长时间高温严密接触下,容易导致金属之间扩散粘连,镀膜之后巴条之间拆分不开。
为了改进以上工艺缺点,很多半导体激光器厂家采用非金属平坦度高的垫条将巴条隔离开来的摆条工艺进行腔面镀膜,此种方法就引入了50%量的垫条的成本,并且因垫条的加入,摆条巴条数降低约50%,其产能降低约50%,同时使用垫条的成本高。
针对上述问题,我们设计了一种半导体激光器芯片及其应用方法,不仅需要保证镀膜质量,还要降低巴条之间的影响,这是我们亟待解决的问题之一。
发明内容
本发明的目的在于提供一种半导体激光器芯片及其应用方法,以解决现有技术中待镀膜巴条划蹭污染、成本高、产能低的技术不足等问题,可以在不采用垫条的情况下,避免相邻待镀膜巴条的P/N面接触导致的划蹭伤污染质量问题,同时提高了镀膜的均匀性,降低了成本,提高了产能。
为实现上述目的,本发明提供如下技术方案:
一种半导体激光器芯片,所述芯片P面顺次排列有若干个P面凹陷区,所述芯片N面顺次排列有若干个N面非凹陷区;当所述芯片进行摆条工艺,相邻带镀膜巴条之间通过P面凹陷区、N面非凹陷区适配嵌合。
较优化地,所述芯片P面还设有若干个P面非凹陷区,所述P面非凹陷区、P面凹陷区相互间隔设置;所述芯片N面上设有若干个N面凹陷区,所述N面非凹陷区、N面凹陷区相互间隔设置。
本发明公开了一种芯片结构,其中芯片的整个N面覆盖有N电极,且芯片N面设有N面非凹陷区和N面凹陷区,N面非凹陷区和N面凹陷区依次间隔排列;芯片P面上设有P面凹陷区和P面非凹陷区,P面凹陷区和P面非凹陷区依次间隔排列,在后续进行镀膜操作时,可将待镀膜巴条相互堆叠,此时相邻待镀膜巴条之间可以通过P面凹陷区、N面非凹陷区相互配合放置,摆条切合度更高,能有效提高镀膜均匀性,提高膜层质量。
较优化地,每个所述P面非凹陷区上设有N个管芯结构,所述管芯结构呈周期性排列,且N≥1。
本发明P面非凹陷区上制备有完整的管芯结构,管芯结构的制备工艺为现有的公知常识,在实际操作中,芯片P面非凹陷区上的管芯结构可以为单个,也可以为多个,整体呈现时,P面非凹陷区可呈现为周期性排列,也可呈现为非周期性排列。
实际操作中,芯片的P面凹陷区的俯视线条可以为直线、曲线、规则线条或其他不规则线条;同时P面凹陷区的侧壁可以为光滑面,也可以为粗糙面,P面凹陷区的侧壁与底面的相交角度可以为0-180°,这也极大程度的降低了芯片的加工难度,应用前景更为广泛,更具有实用性。
实际操作中,芯片的N面非凹陷区与P面凹陷区相同,其俯视线条可以为直线、曲线、规则线条或其他不规则线条,同样的,侧壁可以为光滑面,也可以为粗糙面,P侧壁与底面的相交角度可以为0-180°。
较优化地,所述P面凹陷区的宽度为dP1,所述P面非凹陷区的宽度为dP2,所述N面凹陷区的宽度为dN1,则MdP2+(M-1)dP1<dN1<MdP2+MdP1,M≥1。
本发明中限定了N面凹陷区的宽度,即满足MdP2+(M-1)dP1<dN1<MdP2+MdP1、M≥1的条件,实际加工过程中,N面凹陷区可以呈现为周期性排列,也可以呈现为非周期性排列。
较优化地,所述N面凹陷区的深度为hN,所述P面凹陷区的深度为hP,则hN>hP。
本发明限定了N面凹陷区、P面凹陷区的深度,即hN>hP,这样设计可以保证当待镀膜巴条进行堆叠时,N面非凹陷区嵌入P面凹陷区时,P面非凹陷区上的P面电极不会与N型凹陷区的底面接触,有效避免了因P电极、N电极接触摩擦引入的划蹭、咯伤和污染,提高芯片良率。
较优化地,所述P面凹陷区的宽度为dP1,所述N面非凹陷区的宽度为dN2,则dN2<dP1。
本发明限定了P面凹陷区、N面非凹陷区的宽度,即dN2<dP1,保证待镀膜巴条之间更加契合,摆条切合度更高,能够给提高镀膜均匀性。
较优化地,所述芯片的N电极覆盖整个N面。
较优化地,一种半导体激光器芯片的应用方法,包括以下步骤:
1)依据指定腔长对芯片解理,得到待镀膜巴条;
2)摆放待镀膜巴条,相邻待镀膜巴条之间通过P面凹陷区、N面非凹陷区适配嵌合;
3)将摆放好的待镀膜巴条两端放上垫条,再装入镀膜设备中,进行镀膜;
4)镀膜后进行解理,封装,结束操作。
较优化地,步骤1)中,芯片解理后,得到的所述待镀膜巴条P面两端端点均为P面凹陷区,所述待镀膜巴条N面两端端点均为N面非凹陷区。
较优化地,步骤1)中,芯片解理后,得到的所述待镀膜巴条包含至少2个P面凹陷区、至少2个N面非凹陷区。
与现有技术相比,本发明的有益效果是:
本发明在实际应用时,只需要在摆放好的待镀膜巴条两端放上垫条,无需在待镀膜巴条之间放入垫条相隔,极大的降低了成本;同时相邻待镀膜巴条之间可通过P面凹陷区、N面非凹陷区嵌合,避免了相邻待镀膜巴条P/N面金属电极接触,提高了芯片良率。
本发明专利通过采用P/N面对应凹凸结构,降低待镀膜巴条的弯曲度,摆条时,使待镀膜巴条P面管芯嵌入相邻待镀膜巴条的N面凹陷区,且P/N电极不接触,避免了镀膜工艺过程中的电极划蹭污染、咯伤和金属间的互扩散,提高了产品性能;同时节省了垫条,降低了成本,提高了产能。
本发明公开了一种半导体激光器芯片及其应用方法,芯片结构设计合理,不仅在降低生产成本的同时提高了镀膜效率,保证镀膜质量,同时也解决了镀膜过程中出现的电极污染、划伤等技术问题,提高了产品良率,具有较高的实用性。
附图说明
为了使本发明的内容更容易被清楚地理解,下面根据具体实施例并结合附图,对本发明作进一步详细的说明。
图1为常规摆条镀膜时待镀膜巴条堆叠结构示意图;
图2为常规摆条镀膜时待镀膜巴条堆叠结构示意图;
图3为本发明一种半导体激光器芯片进行摆条镀膜时的待镀膜巴条堆叠结构示意图;
图4为本发明一种半导体激光器芯片的一个实施例,此时芯片P面为单管芯周期性设计;
图5为本发明一种半导体激光器芯片的一个实施例,此时芯片P面为多管芯周期性设计;
图6为本发明一种半导体激光器芯片的一个实施例,此时芯片P面为非周期性设计;
图7为本发明一种半导体激光器芯片的一个实施例,此时芯片N面为非周期性设计。
图中:1-P面非凹陷区、2-P面凹陷区、3-N面凹陷区、4-N面非凹陷区、5-垫条、6-待镀膜巴条。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1-图7所示,一种半导体激光器芯片,所述芯片P面顺次排列有若干个P面凹陷区2,所述芯片N面顺次排列有若干个N面非凹陷区4;当所述芯片进行摆条工艺,相邻带镀膜巴条6之间通过P面凹陷区2、N面非凹陷区4适配嵌合。
所述芯片P面还设有若干个P面非凹陷区1,所述P面非凹陷区1、P面凹陷区2相互间隔设置;所述芯片N面上设有若干个N面凹陷区3,所述N面非凹陷区4、N面凹陷区3相互间隔设置。
本发明公开了一种芯片结构,其中芯片的整个N面覆盖有N电极,且芯片N面设有N面非凹陷区4和N面凹陷区3,N面非凹陷区4和N面凹陷区3依次间隔排列;芯片P面上设有P面凹陷区2和P面非凹陷区1,P面凹陷区2和P面非凹陷区1依次间隔排列,在后续进行镀膜操作时,可将待镀膜巴条6相互堆叠,此时相邻待镀膜巴条6之间可以通过P面凹陷区2、N面非凹陷区4相互配合放置,摆条切合度更高,能有效提高镀膜均匀性,提高膜层质量。
每个所述P面非凹陷区1上设有N个管芯结构,所述管芯结构呈周期性排列,且N≥1。
本发明P面非凹陷区1上制备有完整的管芯结构,管芯结构的制备工艺为现有的公知常识,在实际操作中,芯片P面非凹陷区1上的管芯结构可以为单个,也可以为多个,整体呈现时,P面非凹陷区1可呈现为周期性排列,也可呈现为非周期性排列。
实际操作中,芯片的P面凹陷区2的俯视线条可以为直线、曲线、规则线条或其他不规则线条;同时P面凹陷区2的侧壁可以为光滑面,也可以为粗糙面,P面凹陷区2的侧壁与底面的相交角度可以为0-180°,这也极大程度的降低了芯片的加工难度,应用前景更为广泛,更具有实用性。
实际操作中,芯片的N面非凹陷区4与P面凹陷区2相同,其俯视线条可以为直线、曲线、规则线条或其他不规则线条,同样的,侧壁可以为光滑面,也可以为粗糙面,P侧壁与底面的相交角度可以为0-180°。
所述P面凹陷区2的宽度为dP1,所述P面非凹陷区1的宽度为dP2,所述N面凹陷区3的宽度为dN1,则MdP2+M-1dP1<dN1<MdP2+MdP1,M≥1。
本发明中限定了N面凹陷区3的宽度,即满足MdP2+M-1dP1<dN1<MdP2+MdP1、M≥1的条件,实际加工过程中,N面凹陷区3可以呈现为周期性排列,也可以呈现为非周期性排列。
所述N面凹陷区3的深度为hN,所述P面凹陷区2的深度为hP,则hN>hP。
本发明限定了N面凹陷区3、P面凹陷区2的深度,即hN>hP,这样设计可以保证当待镀膜巴条6进行堆叠时,N面非凹陷区4嵌入P面凹陷区2时,P面非凹陷区1上的P面电极不会与N型凹陷区的底面接触,有效避免了因P电极、N电极接触摩擦引入的划蹭、咯伤和污染,提高芯片良率。
所述P面凹陷区2的宽度为dP1,所述N面非凹陷区4的宽度为dN2,则dN2<dP1。
本发明限定了P面凹陷区2、N面非凹陷区4的宽度,即dN2<dP1,保证待镀膜巴条6之间更加契合,摆条切合度更高,能够给提高镀膜均匀性。
所述芯片的N电极覆盖整个N面。
一种半导体激光器芯片的应用方法,包括以下步骤:
S1:依据指定腔长对芯片解理,得到待镀膜巴条6;其中所述待镀膜巴条6P面两端端点均为P面凹陷区2,所述待镀膜巴条6N面两端端点均为N面非凹陷区4;所述待镀膜巴条6包含至少2个P面凹陷区2、至少2个N面非凹陷区4。
S2:摆放待镀膜巴条6,相邻待镀膜巴条6之间通过P面凹陷区2、N面非凹陷区4适配嵌合;
S3:将摆放好的待镀膜巴条6两端放上垫条5,再装入镀膜设备中,进行镀膜;
S4:镀膜后进行解理,封装,结束操作。
本发明在实际应用时,只需要在摆放好的待镀膜巴条6两端放上垫条5,无需在待镀膜巴条6之间放入垫条5相隔,极大的降低了成本;同时相邻待镀膜巴条6之间可通过P面凹陷区2、N面非凹陷区4嵌合,避免了相邻待镀膜巴条6P/N面金属电极接触,提高了芯片良率。
本发明专利通过采用P/N面对应凹凸结构,降低待镀膜巴条6的弯曲度,摆条时,使待镀膜巴条6P面管芯嵌入相邻待镀膜巴条6的N面凹陷区3,且P/N电极不接触,避免了镀膜工艺过程中的电极划蹭污染、咯伤和金属间的互扩散,提高了产品性能;同时节省了垫条5,降低了成本,提高了产能。
本发明公开了一种半导体激光器芯片及其应用方法,芯片结构设计合理,不仅在降低生产成本的同时提高了镀膜效率,保证镀膜质量,同时也解决了镀膜过程中出现的电极污染、划伤等技术问题,提高了产品良率,具有较高的实用性。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (6)
1.一种半导体激光器芯片,其特征在于:所述芯片P面顺次排列有若干个P面凹陷区(2),所述芯片N面顺次排列有若干个N面非凹陷区(4);当所述芯片进行摆条工艺,相邻带镀膜巴条(6)之间通过P面凹陷区(2)、N面非凹陷区(4)适配嵌合;
所述芯片P面还设有若干个P面非凹陷区(1),所述P面非凹陷区(1)、P面凹陷区(2)相互间隔设置;所述芯片N面上设有若干个N面凹陷区(3),所述N面非凹陷区(4)、N面凹陷区(3)相互间隔设置;
所述P面凹陷区(2)的宽度为dP1,所述P面非凹陷区(1)的宽度为dP2,所述N面凹陷区(3)的宽度为dN1,则MdP2 +(M-1)dP1<dN1<MdP2+MdP1,M≥1;
所述N面凹陷区(3)的深度为hN,所述P面凹陷区(2)的深度为hP,则hN>hP;所述P面凹陷区(2)的宽度为dP1,所述N面非凹陷区(4)的宽度为dN2,则dN2<dP1。
2.根据权利要求1所述的一种半导体激光器芯片,其特征在于:每个所述P面非凹陷区(1)上设有N个管芯结构,所述管芯结构呈周期性排列,且N≥1。
3.根据权利要求1所述的一种半导体激光器芯片,其特征在于:所述芯片的N电极覆盖整个N面。
4.根据权利要求1所述的一种半导体激光器芯片的应用方法,其特征在于:包括以下步骤:
1)依据指定腔长对芯片解理,得到待镀膜巴条(6);
2)摆放待镀膜巴条(6),相邻待镀膜巴条(6)之间通过P面凹陷区(2)、N面非凹陷区(4)适配嵌合;
3)将摆放好的待镀膜巴条(6)两端放上垫条(5),再装入镀膜设备中,进行镀膜;
4)镀膜后进行解理,封装,结束操作。
5.根据权利要求4所述的一种半导体激光器芯片的应用方法,其特征在于:步骤1)中,芯片解理后,得到的所述待镀膜巴条(6)P面两端端点均为P面凹陷区(2),所述待镀膜巴条(6)N面两端端点均为N面非凹陷区(4)。
6.根据权利要求4所述的一种半导体激光器芯片的应用方法,其特征在于:步骤1)中,芯片解理后,得到的所述待镀膜巴条(6)包含至少2个P面凹陷区(2)、至少2个N面非凹陷区(4)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911202584.XA CN112993755B (zh) | 2019-11-29 | 2019-11-29 | 一种半导体激光器芯片及其应用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911202584.XA CN112993755B (zh) | 2019-11-29 | 2019-11-29 | 一种半导体激光器芯片及其应用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112993755A CN112993755A (zh) | 2021-06-18 |
CN112993755B true CN112993755B (zh) | 2022-02-18 |
Family
ID=76330901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911202584.XA Active CN112993755B (zh) | 2019-11-29 | 2019-11-29 | 一种半导体激光器芯片及其应用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112993755B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114784614B (zh) * | 2022-06-24 | 2022-09-23 | 度亘激光技术(苏州)有限公司 | 叠巴方法及腔面镀膜方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330549A (ja) * | 1998-05-15 | 1999-11-30 | Showa Denko Kk | Iii族窒化物半導体発光素子およびその製造方法 |
CN101432900A (zh) * | 2006-05-03 | 2009-05-13 | 奥斯兰姆奥普托半导体有限责任公司 | 带有支承衬底的发射辐射的半导体本体及其制造方法 |
CN104218446A (zh) * | 2014-09-22 | 2014-12-17 | 山东华光光电子有限公司 | 一种半导体激光器装条装置及装条方法 |
CN106785920A (zh) * | 2016-12-29 | 2017-05-31 | 西安炬光科技股份有限公司 | 一种机械连接型的半导体激光器叠阵 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026517A (ja) * | 2011-07-22 | 2013-02-04 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法、及び半導体光素子 |
JP2013149747A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 導波路型の光半導体素子 |
CN108631153A (zh) * | 2017-03-22 | 2018-10-09 | 山东华光光电子股份有限公司 | 一种全反射光波导半导体激光器芯片及其制备方法 |
WO2019149352A1 (en) * | 2018-01-31 | 2019-08-08 | Trumpf Laser Gmbh | Laser diode based line illumination source and laser line illumination |
-
2019
- 2019-11-29 CN CN201911202584.XA patent/CN112993755B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330549A (ja) * | 1998-05-15 | 1999-11-30 | Showa Denko Kk | Iii族窒化物半導体発光素子およびその製造方法 |
CN101432900A (zh) * | 2006-05-03 | 2009-05-13 | 奥斯兰姆奥普托半导体有限责任公司 | 带有支承衬底的发射辐射的半导体本体及其制造方法 |
CN104218446A (zh) * | 2014-09-22 | 2014-12-17 | 山东华光光电子有限公司 | 一种半导体激光器装条装置及装条方法 |
CN106785920A (zh) * | 2016-12-29 | 2017-05-31 | 西安炬光科技股份有限公司 | 一种机械连接型的半导体激光器叠阵 |
Also Published As
Publication number | Publication date |
---|---|
CN112993755A (zh) | 2021-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841092B2 (ja) | 発光装置 | |
US8115212B2 (en) | Positive electrode for semiconductor light-emitting device | |
US8836086B2 (en) | Semiconductor light emitting chip and method for processing substrate | |
JP4696886B2 (ja) | 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法 | |
US6967117B2 (en) | Method for producing high brightness LED | |
JP3904585B2 (ja) | 半導体素子の製造方法 | |
US8120046B2 (en) | Light-emitting element | |
JP2006179511A (ja) | 発光装置 | |
JP2005191530A (ja) | 発光装置 | |
JP2011035017A (ja) | 発光素子 | |
JP2011211075A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
KR20060079196A (ko) | 반도체 소자 | |
CN112993755B (zh) | 一种半导体激光器芯片及其应用方法 | |
JP2007042664A (ja) | 発光素子及びその製造方法 | |
JP2022176237A (ja) | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 | |
JP2006196543A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2007258672A (ja) | 発光ダイオード及びその製造方法 | |
JP2006164796A (ja) | ヘッドランプ | |
JP2013157523A (ja) | 半導体発光素子、半導体発光素子の製造方法および発光装置 | |
JP2005260276A (ja) | 発光装置 | |
WO2020103613A1 (zh) | 半导体激光器芯片及其制备方法 | |
CN112993756B (zh) | 一种半导体激光器芯片的制备方法 | |
JP2006203251A (ja) | 半導体素子の製造方法 | |
CN105679891A (zh) | 一种发光二极管芯片的制作方法 | |
JP5644753B2 (ja) | Iii族窒化物半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |