CN112993104A - 发光器件的制造方法和发光器件 - Google Patents

发光器件的制造方法和发光器件 Download PDF

Info

Publication number
CN112993104A
CN112993104A CN202110250298.1A CN202110250298A CN112993104A CN 112993104 A CN112993104 A CN 112993104A CN 202110250298 A CN202110250298 A CN 202110250298A CN 112993104 A CN112993104 A CN 112993104A
Authority
CN
China
Prior art keywords
epitaxial layer
substrate
trench
groove
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110250298.1A
Other languages
English (en)
Inventor
岳大川
朱涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aoshi Micro Technology Co Ltd
Original Assignee
Shenzhen Aoshi Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Aoshi Micro Technology Co Ltd filed Critical Shenzhen Aoshi Micro Technology Co Ltd
Priority to CN202110250298.1A priority Critical patent/CN112993104A/zh
Publication of CN112993104A publication Critical patent/CN112993104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及LED微显示技术领域，公开了一种发光器件的制造方法和发光器件，包括提供一晶圆；晶圆包括一衬底及自该衬底生长的一外延层；在外延层上远离衬底的一侧刻蚀多个第一沟槽，以使外延层表面形成多个像素区域；第一沟槽的深度小于外延层的厚度；在第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽；在各第二沟槽中填充有机胶；和/或对衬底远离外延层的一侧进行图形化处理，形成至少一个第三沟槽；第三沟槽的深度小于衬底的厚度。通过在像素区域之间制作深沟槽并填充有机胶，达到释放晶圆上应力的效果，进而实现减少LED发光芯片出现翘曲现象的目的。或在衬底远离外延层的一侧制作图形化，来减小整个晶圆的应力，达到减少出现翘曲现象的目的。

Description

发光器件的制造方法和发光器件
技术领域
本发明涉及LED微显示技术领域，特别是涉及一种发光器件的制造方法和发光器件。
背景技术
LED发光芯片与驱动芯片的键合可通过Die(晶粒)to Die或Wafer(晶圆)to Wafe两种键合方式实现。在使用wafer to wafer键合方式时，晶圆的翘曲对键合的对位精度以及键合精度均有较大影响。因此，LED发光芯片和驱动芯片在通过Wafer to Wafer进行键合时，需要两片Wafer尽可能的平整无翘曲。但在实际生产中，Wafer通常会因其本身的应力及后续生长的膜层和一些工艺制程带来的应力而导致其出现翘曲。
发明内容
基于此，有必要针对Wafer因其本身的应力及后续生长的膜层和一些工艺制程带来的应力而导致其出现翘曲的问题，提供一种发光器件的制造方法和发光器件。
一种发光器件的制造方法，包括提供一晶圆；所述晶圆包括一衬底及自该衬底生长的一外延层；在所述外延层上远离所述衬底的一侧刻蚀多个第一沟槽，以使所述外延层表面形成多个像素区域；所述第一沟槽的深度小于所述外延层的厚度；在所述第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽；在各所述第二沟槽中填充有机胶；和/或对所述衬底远离所述外延层的一侧进行图形化处理，形成至少一个第三沟槽；所述第三沟槽的深度小于所述衬底的厚度。
上述发光器件的制造方法，在晶圆的外延层上刻蚀获取多个第一沟槽，以形成多个像素区域。第一沟槽的深度小于外延层的厚度。在第一沟槽所在位置继续向下刻蚀形成第二沟槽，并在第二沟槽中填充有机胶。第二沟槽的深度至少贯穿所述外延层。通过在像素区域之间制作深沟槽并填充有机胶，从而达到释放晶圆上应力的效果，进而可以实现减少LED发光芯片出现翘曲现象的目的。或在衬底远离外延层的一侧制作图形化，来减小整个晶圆的应力，进而减小出现翘曲现象的概率。
在其中一个实施例中，所述第二沟槽的深度至少贯穿所述外延层。
在其中一个实施例中，所述外延层包括P型半导体层和N型半导体层，当所述有机胶为绝缘有机胶或所述有机胶为导电性小于N型半导体层的导电性时，所述第二沟槽的宽度小于所述第一沟槽的宽度。
在其中一个实施例中，所述外延层包括P型半导体层和N型半导体层，当所述有机胶为导电性大于等于N型半导体层的导电性时，所述第二沟槽的宽度小于或等于所述第一沟槽的宽度。
在其中一个实施例中，所述在所述第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽包括在每间隔N个像素区域之间的所述第一沟槽所在位置继续向下刻蚀，获取多个所述第二沟槽；其中，N为大于等于1的整数。
在其中一个实施例中，所述在所述第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽包括随机在所述外延层上任意所述第一沟槽所在位置继续向下刻蚀，获取多个所述第二沟槽。
在其中一个实施例中，在所述衬底远离所述外延层的一侧上刻蚀多个第三沟槽之前，所述制造方法还包括在所述外延层远离所述衬底的一侧上形成一保护层。
在其中一个实施例中，在所述衬底远离所述外延层的一侧上刻蚀多个第三沟槽之后，所述制造方法还包括在各所述第三沟槽中填充有机胶或在部分所述第三沟槽中填充有机胶。
在其中一个实施例中，所述第三沟槽的直径小于所述晶圆的直径。
一种发光器件，包括衬底；外延层，从所述衬底的一侧上生成；所述外延层远离所述衬底的一侧上包括刻蚀形成的多个第一沟槽和被多个所述第一沟槽划分形成的多个像素区域；所述第一沟槽的深度小于所述外延层的厚度；所述外延层上还包括多个第二沟槽；所述第二沟槽自所述第一沟槽所在位置继续向下刻蚀形成；所述第二沟槽的深度至少贯穿所述外延层；有机胶，填充于各所述第二沟槽中；和/或所述衬底远离所述外延层的一侧上包括至少一个第三沟槽；所述第三沟槽的深度小于所述衬底的厚度。
附图说明
为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为LED发光芯片出现翘曲的示意图；
图2为本发明其中一实施例的发光器件制造方法的方法流程图；
图3为本发明其中一实施例的晶圆的结构示意图；
图4为本发明其中一实施例的在外延层上形成第一沟槽的示意图；
图5为本发明其中一实施例的在外延层上形成第二沟槽的示意图；
图6为本发明其中一实施例的在第二沟槽中填充有机胶的示意图；
图7为本发明其中一实施例的在外延层上形成保护层的示意图；
图8为本发明其中一实施例的在衬底上形成第三沟槽的示意图；
图9为本发明其中一实施例的去除外延层上保护层的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解得更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图1为LED发光芯片出现翘曲的示意图，如图1所示，LED发光芯片的晶圆因其本身的应力及后续生长的膜层和一些工艺制程带来的应力会使晶圆两端出现一些翘曲。然而LED发光芯片和驱动芯片在通过进行键合时，希望两片晶圆都尽可能得平整无翘曲，这样对LED发光芯片和驱动芯片的键合越有利。本发明提供一种可以减小发光器件晶圆翘曲的制造方法。
图2为本发明其中一实施例的发光器件制造方法的方法流程图，在其中一个实施例中，发光器件的制造方法包括如下步骤S100至S300。
S100：提供一晶圆；晶圆包括一衬底及自该衬底生长的一外延层。
S200：在外延层上远离衬底的一侧刻蚀多个第一沟槽，以使外延层表面形成多个像素区域；第一沟槽的深度小于外延层的厚度；在第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽；在各第二沟槽中填充有机胶；和/或
S300：对衬底远离外延层的一侧进行图形化处理，形成至少一个第三沟槽；第三沟槽的深度小于衬底的厚度。
图3为本发明其中一实施例的晶圆的结构示意图。提供一需要减小翘曲处理的晶圆，该晶圆可以为包括如图3所示结构的晶圆，包括衬底200和自该衬底的一侧上生长的一外延层100。在外延层100上远离衬底200的一面进行刻蚀处理，获取多个第一沟槽10，形成多个Mesa刻蚀。图4为本发明其中一实施例的在外延层上形成第一沟槽的示意图，在外延层100上利用刻蚀技术刻蚀出多个倒梯形的第一沟槽10，相邻两沟槽10间凸起的梯形台面为Mesa刻蚀。台面区域为像素区域，一个Mesa刻蚀为该晶圆的一个像素。如图4所示，第一沟槽10的深度小于外延层100的厚度。
图5为本发明其中一实施例的在外延层上形成第二沟槽的示意图，在外延层100上刻蚀获取第一沟槽10后，在部分或所有第一沟槽10所在的位置继续向下刻蚀，获取多个第二沟槽20。图6为本发明其中一实施例的在第二沟槽中填充有机胶的示意图，在刻蚀获取多个第二沟槽20后，还需要在各第二沟槽20中填充有机胶。通过在晶圆的像素区域之间制作第二沟槽20并填充有机胶，利用第二沟槽20缓冲应力，进而达到减小LED发光芯片翘曲的效果。
本实施例另一种减小LED发光芯片翘曲方式为提供一需要减小翘曲处理的晶圆，该晶圆可以为包括如图3所示结构的晶圆，包括衬底200和自该衬底的一侧上生长的一外延层100。对衬底200远离外延层100的一侧进行图形化处理，获取至少一个第三沟槽30。请参见图8，图中h3为衬底200的厚度，h5为第三沟槽30的深度。第三沟槽30的深度需要满足0＜h5＜h3的条件，即第三沟槽30的深度需要小于衬底200的厚度。利用第三沟槽30来减小整个晶圆的表面应力，同样能够达到减小LED发光芯片翘曲的效果。
应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在其中一个实施例中，第二沟槽20的深度至少贯穿外延层100。请参见图5，图中h1为第一沟槽10的深度，h2为外延层100的厚度减去第一沟槽10的剩余深度，h3为衬底200的厚度，h4为第二沟槽20的深度。其中，在外延层100上部分或所有第一沟槽10所在位置继续向下刻蚀以获取第二沟槽20时，需要保证第二沟槽20的深度满足h2≤h4≤h2+h3。即，第二沟槽20至少需要贯穿外延层100，第二沟槽20最多能从外延层100延伸至衬底200并贯穿衬底200。在本实施例中，第二沟槽20越深，则对于释放晶圆表面应力、减小LED发光芯片翘曲的效果越好。
在其中一个实施例中，外延层100包括P型半导体层110和N型半导体层120。在本实施例中，P型半导体层110为P型GaN层，N型半导体层120为N型GaN层。请参见图5，图中虚线部分将为外延层100中P型半导体层110和N型半导体层120的分界线，b为第二沟槽的宽度。另外，图4中标注的a为第一沟槽的宽度。第二沟槽20的宽度b与第二沟槽20中填充的有机胶的导电性有关。
当第二沟槽20中填充的有机胶为绝缘有机胶即该有机胶没有导电性，或该有机胶的导电性小于N型GaN层的导电性时，第二沟槽20的宽度b小于第一沟槽的宽度a。由于当第二沟槽20中填充的有机胶小于N型GaN层的导电性时，会导致其导电性较差，从而影响了该器件的发光能力，因此，需要减小导电性弱的第二沟槽20的占比。令第二沟槽20的宽度b小于第一沟槽的宽度a，减小第二沟槽20的导电性差对器件发光造成的影响。
在其中一个实施例中，同样地，当第二沟槽20中填充的有机胶的导电性大于或等于N型GaN层的导电性时，第二沟槽20的宽度b小于或等于第一沟槽a的宽度。由于当第二沟槽20中填充的有机胶大于或等于N型GaN层的导电性时，就可以将第二沟槽20视为N型GaN层的一部分，此时第二沟槽20不会对器件的发光能力造成影响，因此，此时第二沟槽20的宽度b可以等于第一沟槽的宽度a。同时，当第二沟槽20的宽度b大于第一沟槽的宽度a时会影响到Mesa刻蚀构成的像素区域，因此还需要令第二沟槽20的宽度b不大于第一沟槽的宽度a。
在其中一个实施例中，第二沟槽20的密度最多为每两个像素区域之间都有一个第二沟槽20。即，在第一沟槽10所在位置继续向下刻蚀，以获取多个第二沟槽20时，在每间隔N个像素区域之间，第一沟槽10所在位置继续向下刻蚀，以获取多个第二沟槽20。其中，N为大于等于1的整数。当N取1时，即为第二沟槽20密度最大的情况，第二沟槽20的数量与第一沟槽10的数量相同。利用规则分布的第二沟槽20来均匀地减小整个晶圆的表面应力，进而达到释放晶圆表明应力进而达到减小LED发光芯片翘曲的效果。
在其中一个实施例中，第二沟槽20的分布可以为规则分布，即如上所述的，在每间隔N个像素区域之间，第一沟槽10所在位置刻蚀一个第二沟槽20。同时，在本实施例中，第二沟槽20的分布也可以为不规则分布，即在外延层100上随机分布。随机在外延层100上所有的第一沟槽10中，任意选取几个第一沟槽10所在的位置继续向下刻蚀，从而获取多个第二沟槽20。利用第二沟槽20来减小整个晶圆的表面应力，进而达到释放晶圆表明应力进而达到减小LED发光芯片翘曲的效果。由上可知，只需要令第二沟槽20的数量小于等于第一沟槽10的数量，即可利用第二沟槽20来减小整个晶圆的表面应力，进而达到释放晶圆表明应力进而达到减小LED发光芯片翘曲的效果。
图7为本发明其中一实施例的在外延层上形成保护层的示意图，在其中一个实施例中，在衬底200远离外延层100的一侧上刻蚀多个第三沟槽30之前，本发明提供的制造方法还需要在外延层100远离衬底200的一侧上形成一保护层300。由于外延层100上需要进行其他的工艺流程，因此，通过在外延层100远离衬底200的一侧上形成一保护层300。
在本实施例中，保护层300可采用环氧树脂材料或温控膜制成。该保护层300用于实现对LED发光芯片正面外延层100的保护，防止在对衬底200进行图形化操作时，影响到外延层100的工艺。在保证不对本器件的其他工艺造成影响及损伤的情况下，利用第三沟槽30来减小整个晶圆的表面应力，进而达到释放晶圆表明应力进而达到减小LED发光芯片翘曲的效果。
图8为本发明其中一实施例的在衬底上形成第三沟槽的示意图，在其中一个实施例中，在外延层100上形成保护层300后，对衬底200远离外延层100的一侧进行图形化处理，以获取第三沟槽30。第三沟槽30可以为规则分布，即在对衬底200进行图形化处理获取第三沟槽30时，可以均匀地每间隔预设距离就在衬底200上形成一个图形化孔洞。第三沟槽30也可以为不规则分布，即在衬底200上随机位置形成一个或多个图形化孔洞。在本实施例中，第三沟槽30的数量≥1，至少需要在衬底200上形成一个第三沟槽30，以实现利用第三沟槽30来减小整个晶圆的表面应力，达到减小LED发光芯片翘曲的目的。
在其中一个实施例中，第三沟槽30的直径小于晶圆的直径。请参见图8，图中c为第三沟槽30的直径，L为晶圆的直径。若第三沟槽30的直径c等于晶圆的直径L，则相当于只是去除了一层衬底200，将衬底200的厚度减小了，无法达到释放晶圆应力的效果。因此，在衬底200上进行图形化处理时，需要保证形成的至少一个第三沟槽30的直径c小于晶圆的直径L，利用第三沟槽30来减小整个晶圆的表面应力，进而达到减小LED发光芯片翘曲的效果。
在其中一个实施例中，在衬底200远离外延层100的一侧上刻蚀多个第三沟槽之后，本发明提供的制造方法还包括在各第三沟槽30中填充有机胶或在部分第三沟槽30中填充有机胶。由于在衬底200形成沟槽不会对器件的导电性造成影响，也不会影响器件的发光性能，因此，第三沟槽30可全部填充有机胶，也可不填充有机胶或部分填充。
图9为本发明其中一实施例的去除外延层上保护层的示意图，在其中一个实施例中，在各第三沟槽30中填充有机胶或在部分第三沟槽30中填充有机胶之后，本发明提供的制造方法还包括去除保护层300。由于保护层300是用于对实现对外延层100的保护，防止在对衬底200图形化处理或填充有机胶时影响到外延层100上的工艺流程。因此，在完成图形化处理以及有机胶的填充后，即可去除保护层300。
本发明还提供一种发光器件，如图6所示，该发光器件包括衬底200和自该衬底的一侧上生长的一外延层100。外延层100上包括刻蚀形成的多个第一沟槽10和被多个所述第一沟槽10划分形成的多个像素区域。第一沟槽10的深度小于外延层100的厚度。外延层100上还包括多个第二沟槽20。第二沟槽20自第一沟槽10所在位置继续向下刻蚀形成。第二沟槽20的深度至少贯穿外延层100。有机胶，填充于各所述第二沟槽20中。
在外延层100上远离衬底200的一面进行刻蚀处理，获取多个第一沟槽10，形成多个Mesa刻蚀。如图6所示，在外延层100上利用刻蚀技术刻蚀出多个倒梯形的第一沟槽10，相邻两沟槽10间凸起的梯形台面即为Mesa刻蚀。台面区域为像素区域，一个Mesa刻蚀为该晶圆的一个像素。
在外延层100上刻蚀获取第一沟槽10后，在部分或所有第一沟槽10所在的位置继续向下刻蚀，获取多个第二沟槽20。图6为本发明其中一实施例的在第二沟槽中填充有机胶的示意图，在刻蚀获取多个第二沟槽20后，还需要在各第二沟槽20中填充有机胶。通过在晶圆的像素区域之间制作第二沟槽20并填充有机胶，利用第二沟槽20缓冲应力，进而达到减小LED发光芯片翘曲的效果。
本实施例中另一种发光器件包括衬底200和自该衬底的一侧上生长的一外延层100。衬底200上包括至少一个第三沟槽30。第三沟槽30的深度小于衬底200的厚度。同时，第三沟槽30的直径小于该晶圆的直径。利用第三沟槽30来减小整个晶圆的表面应力，同样能够达到减小LED发光芯片翘曲的效果。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光器件的制造方法，其特征在于，包括：
提供一晶圆；所述晶圆包括一衬底及自该衬底生长的一外延层；
在所述外延层上远离所述衬底的一侧刻蚀多个第一沟槽，以使所述外延层表面形成多个像素区域；所述第一沟槽的深度小于所述外延层的厚度；在所述第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽；在各所述第二沟槽中填充有机胶；和/或
对所述衬底远离所述外延层的一侧进行图形化处理，形成至少一个第三沟槽；所述第三沟槽的深度小于所述衬底的厚度。
2.根据权利要求1所述的发光器件的制造方法，其特征在于，所述第二沟槽的深度至少贯穿所述外延层。
3.根据权利要求1或2所述的发光器件的制造方法，其特征在于，所述外延层包括P型半导体层和N型半导体层，当所述有机胶为绝缘有机胶或所述有机胶为导电性小于N型半导体层的导电性时，所述第二沟槽的宽度小于所述第一沟槽的宽度。
4.根据权利要求1所述的发光器件的制造方法，其特征在于，所述外延层包括P型半导体层和N型半导体层，当所述有机胶为导电性大于等于N型半导体层的导电性时，所述第二沟槽的宽度小于或等于所述第一沟槽的宽度。
5.根据权利要求1所述的发光器件的制造方法，其特征在于，所述在所述第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽包括：
在每间隔N个像素区域之间的所述第一沟槽所在位置继续向下刻蚀，获取多个所述第二沟槽；其中，N为大于等于1的整数。
6.根据权利要求1所述的发光器件的制造方法，其特征在于，所述在所述第一沟槽所在位置继续向下刻蚀，获取多个第二沟槽包括：
随机在所述外延层上任意所述第一沟槽所在位置继续向下刻蚀，获取多个所述第二沟槽。
7.根据权利要求1所述的发光器件的制造方法，其特征在于，在所述衬底远离所述外延层的一侧上刻蚀多个第三沟槽之前，所述制造方法还包括：
在所述外延层远离所述衬底的一侧上形成一保护层。
8.根据权利要求1所述的发光器件的制造方法，其特征在于，在所述衬底远离所述外延层的一侧上刻蚀多个第三沟槽之后，所述制造方法还包括：
在各所述第三沟槽中填充有机胶或在部分所述第三沟槽中填充有机胶。
9.根据权利要求1所述的发光器件的制造方法，其特征在于，所述第三沟槽的直径小于所述晶圆的直径。
10.一种发光器件，其特征在于，包括：
衬底；
外延层，从所述衬底的一侧上生成；
所述外延层远离所述衬底的一侧上包括刻蚀形成的多个第一沟槽和被多个所述第一沟槽划分形成的多个像素区域；所述第一沟槽的深度小于所述外延层的厚度；所述外延层上还包括多个第二沟槽；所述第二沟槽自所述第一沟槽所在位置继续向下刻蚀形成；所述第二沟槽的深度至少贯穿所述外延层；有机胶，填充于各所述第二沟槽中；和/或
所述衬底远离所述外延层的一侧上包括至少一个第三沟槽；所述第三沟槽的深度小于所述衬底的厚度。
CN202110250298.1A 2021-03-08 2021-03-08 发光器件的制造方法和发光器件 Pending CN112993104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110250298.1A CN112993104A (zh) 2021-03-08 2021-03-08 发光器件的制造方法和发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110250298.1A CN112993104A (zh) 2021-03-08 2021-03-08 发光器件的制造方法和发光器件

Publications (1)

Publication Number Publication Date
CN112993104A true CN112993104A (zh) 2021-06-18

Family

ID=76335230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110250298.1A Pending CN112993104A (zh) 2021-03-08 2021-03-08 发光器件的制造方法和发光器件

Country Status (1)

Country Link
CN (1) CN112993104A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116469907A (zh) * 2023-06-20 2023-07-21 季华实验室 发光面板及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116469907A (zh) * 2023-06-20 2023-07-21 季华实验室 发光面板及其制作方法
CN116469907B (zh) * 2023-06-20 2023-08-29 季华实验室 发光面板及其制作方法

Similar Documents

Publication Publication Date Title
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
JP5105621B2 (ja) シリコン基板上にＩｎＧａＡｌＮ膜および発光デバイスを形成する方法
KR102408839B1 (ko) 작은 소스 크기를 갖는 파장 변환 발광 디바이스
US8501582B2 (en) Semiconductor structure having low thermal stress and method for manufacturing thereof
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
KR100797180B1 (ko) 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
EP2602810A1 (en) Silicon substrate, epitaxial structure including the same, and method of manufacturing the silicon substrate
KR20050038207A (ko) 발광 소자
JP2007103951A (ja) 窒化物系半導体発光素子及びその製造方法
CN101268562B (zh) Ⅲ族氮化物半导体发光器件
CN112993104A (zh) 发光器件的制造方法和发光器件
WO2007001141A1 (en) Semiconductor light emitting device having improved luminance and method thereof
CN108666212A (zh) 一种led芯片制作方法
WO2009146583A1 (en) Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device
CN214588888U (zh) 发光器件
US20210184078A1 (en) Method for producing a patterned layer of material
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
CN101617415A (zh) 制造薄膜半导体结构的方法
JP4974051B2 (ja) 半導体素子の製造方法
JP2007123436A (ja) 半導体発光素子およびその製造方法
US20030137031A1 (en) Semiconductor device having a die with a rhombic shape
JP5174052B2 (ja) 低欠陥密度を有するエピタキシャル構造の製造方法
KR102397226B1 (ko) 성장 기판의 후면을 에칭하는 단계를 포함하는 광전자 디바이스를 생성하기 위한 방법.
KR101843154B1 (ko) 에피층과 성장 기판 분리 방법
CN114141911B (zh) 外延结构及其制作方法、发光器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination