CN1129866A - 信号处理方法及其装置 - Google Patents

Abstract

把N比特数字信号转换成M比特数字信号(M＞N)，N比特数字信号是通过把一个模拟信号转换成一个数字信号而获得的。检测的是在时间轴上的转变点和在这些转变点之间的间隔，在这些转变点上，N比特信号的依次顺排的数字信号发生改变。响应这些转变点和间隔，产生能在N比特信号的±0.5最低有效位的范围内校正N比特信号误差的(M-N)比特附加信号。延迟附加信号使之和N比特信号的最低有效位相对应。把延迟的附加信号与N比特信号相结合以产生M比特信号。

Description

信号处理方法及其装置

本发明涉及一种信号处理方法和一种信号处理装置，特别是涉及一种在M大于N的情况下，把声频信号，视频信号等这样的N比特编码变换成M比特编码的方法和装置。

在把声频或视频信号这样的信号变换成数字信号的情况下，每次采样都要根据由预期要考虑的各种条件(例如，传输，记录和再现的保真性，装置成本等)所规定的标准来产生具有预定比特数量的数字信号。例如，对于CD盘，每次采样记录16比特数字信号。

在图1中，多条粗实线S以a→b→c→d→…k→l→m→n的形式代表了通过对原始模拟信号进行量化(对于每一个单位采用周期Ts分辨率为1/2^N)所获得的数字信号。这里，原始模拟信号存在于由图1所示的实线S中的虚线所包围的范围内。换句话说，在原始模拟信号和复原模拟信号(通过原始模拟信号的复原而获得)之间存在小于±0.5LSB(最小有效位)的误差。因此，在通过以1/2^N分辨率对模拟信号进行变换而获得的N比特数字信号中，不能复原和用过1/2^N分辨率所获得的信号一样细微的微小信号。而且，在图1中，t1，t2，t3，…表示连续采样点，而且Ts表示采用周期。

但是，现在需要复原以超过由数字信号比特量确定的数值的数据的分辨率所获得的微小信号。因此，例如，5-304474号日本公开未审查(Kokai)专利申请提出一种这样的M大于N的情况下把N比特码变换成M比特码的方法。在这个已有技术专利所披露的增加比特数量的技术中，通过数字低通滤波器平滑数字信号以便既使是对微小电平的信号，也能进行DA(数模)转换而不产生畸变。换句话说，能够输出少于原始比特数量的一个LSB数据以进行DA转换。

在这个已有技术中，虽然能够通过采用数字低通滤波器把N比特数字信号变换成M比特数字信号(M＞N)，但是却不能校正N比特数字信号所含有的0.5LSB的误差。此外，由于采用数字低通滤器平滑波形，所以，会改变信号波形。其结果是，当采用这种方法对声频数字信号进行DA变换时，就会存在例如声频数字信号的品质发生变化的问题。

本发明的目的是在数字化的声频和/或视频信号的基础上以高分辨率获得高质量的声频信号和/或视频信号。

为实现上述发明目的，本发明提供一种把N比特数字信号变换成M比特数字信号的信号处理方法，其中M大于N，N比特数字信号是通过把模拟信号变换成数字信号而获得的，该方法包括的步骤有：检测在时间轴上的转变点和在这些转变点之间的间隔，在这些转变点上，N比特数字信号的依次相邻的数字信号在数值上发生变化；响应于这些转变点和间隔产生(M-N)比特附加信号，附加信号能够校正在N比特数字信号的±0.5最小有效位范围内的N比特数字信号的误差；对(M-N)比特附加信号进行延迟使之与N比特数字信号的最小有效位相对应；和把延迟的(M-N)比特附加信号与N比特数字信号相结合以产生M比特数字信号。

检测的步骤可以包括的步骤有：依次检测第一，第二和第三转变点；和检测第一与第二转变点之间的第一间隔长度以及第二与第三转变点之间的第二间隔长度，和产生步骤可以包括产生附加信号的步骤，以便在第一信号处理周期内把附加信号线性插入N比特数字信号，第一信号处理周期是在第一和第二间隔彼此相同而且数字信号在第二和第三转变点上数值转变方向彼此相同或者第一信号处理周期与第一和第二个间隔中短的一个间隔相对应而且转变方向在第二和第三转变点上彼此相同，的情况下，从第一和第二转变点的中点到第二和第三转变点的另一个中点的间隔，当转变方向在第二和第三转变点彼此不同时，在根据第二间隔长度确定的第二信号处理周期中产生附加信号，以这样的方式在第二信号处理周期中产生附加信号，即由M比特数字信号代表的模拟数值的积分值与由N比特数字信号代表的模拟数值的积分值基本相等。

本发明还提供一种信号处理装置，以把N比特数字信号变换成M比特数字信号，其中，M大于N，N比特数字信号是通过把模拟信号转换成数字信号而获得的，该装置包括：检测装置，用于检测时间轴上转变点和这些转变点之间的间隔，在这些转变点上N比特数字信号的依次相邻的数字信号在数值上发生改变；发生装置，用于响应这些转变点和间隔产生(M-N)比特附加信号，附加信号能够校正N比特数字信号±0.5最小有效位范围内的N比特数字信号的误差；延迟装置，用于对(M-N)比特附加信号进行延迟从而与N比特数字信号的最小有效位相对应；合成装置，用于把延迟的(M-N)比特附加信号与N比特数字信号相结合以产生M比特数字信号。

检测装置可以包括：检测依次顺排的第一，第二和第三转变点的装置；和检测第一和第二转变点之间的第一间隔长度以及第二和第三转变点之间的第二间隔长度的装置，和发生装置包括产生附加信号，以便在第一信号处理周期内把附加信号线性插入N比特数字信号中的装置，第一信号处理周期是在第一和第二间隔长度彼此相同而且数字信号在第二和第三转变点上数值转变的方向彼此相同的情况下，从第一和第二转变点的中点到第二和第三转变点的另一个中点的间隔，或者第一信号处理周期与第一和第二间隔中短的一个间隔相对应而且转变方向在第二和第三转变点上彼此相同，而且，当转变方向在第二和第三转变点上彼此不同时，在根据第二间隔长度而预定的第二信号处理周期中产生附加信号，以这样的方式在第二信号处理周期内产生附加信号，即由M比特数字信号代表的模拟信号的积分值与由N比特数字信号代表的模拟信号的积分值基本相等。

检测装置还可以包括：用于按照第一时钟信号把N比特数字信号延迟一个单位采样周期以产生依次顺排的数字信号的装置；用于在所产生的依次顺排的数字信号彼此不相等时对数值进行比较以产生比较信号的装置；用于响应比较信号和相位上与第一时钟信号相差180度的第二时钟信号，并且只有当彼此相隔的单位采样周期中依次顺排的数字信号彼此不相等时产生代表转变点的转变点信号的装置；和用于响应第一时钟信号和转变点信号，对依次顺排的转变点之间第一时钟信号的单位数量进行计数以检测周期的装置。

发生装置还可以包括：用于响应比较信号和转变点信号产生与转变点信号同步的转变状态信号的装置，转变状态信号表示了依次顺排的数字信号在转变点处的数值转变；用于采用转变点信号对转变状态信号进行延迟的装置；用于根据延迟的转变点信号产生表示N比特数字信号在极值条件下的周期的极值周期信号的装置；用于检测周期长度差的装置；存贮与极值周期相对应的第一(M-N)比特附加信号和与数值转变周期相对应的第二(M-N)比特附加信号的装置；响应周期长度差和极值周期信号读取第一(M-N)比特附加信号的装置；响应转变状态信号读取第二(M-N)比特附加信号的装置；和选择输出读出的第一和第二(M-N)比特附加信号的装置。

本发明还提供一种把N比特数字信号变换成M比特数字信号的信号处理方法，其中，M大于N，N比特数字信号是通过把一个模拟信号变换成数字信号来获得的，该方法包括的步骤有：检测N比特数字信号的依次顺排的数字信号在时间轴上所有转变点上的转变图形，在这些转变点上依次顺排的数字信号发生改变；根据转变图形产生(M-N)比特附加信号，附加信号能够校正在N比特数字信号的±0.5最小有效位范围内的N比特数字信号的误差；把(M-N)比特附加信号与N比特数字信号相结合以便使(M-N)比特附加信号与N比特数字信号的最小有效位相对应，从而产生M比特数字信号。

检测步骤可以包括的步骤有：检测依次顺排的第一，第二，第三和第四转变点，在这些转变点上两个依次相邻的数字信号在数值发生改变；和检测由四个检测的转变点所表示的转变图形，和产生步骤可以包括根据检测到的转变图形产生内插信号的步骤，以便相应于在第一和第二转变点之间已经进行的另一个线性内插进行一个线性内插，从而在第二和第三转变点之间在±0.5最小有效位的范围内修正数字信号，通过在第二和第三转变点之间的一个转变点上限制N比特数字信号数值向下到一个最小有效位来得到修正的数字信号，这样，在所产生的内插信号的基础上产生(M-N)比特附加信号。

本发明还提供一种把N比特数字信号变换成M比特数字信号的信号处理装置，其中M大于N，N比特数字信号是通过把模拟信号变换成数字信号来获得的，该装置包括：用于检测N比特数字信号的依次顺排的数字信号在时间轴上所有转变点上的转变图形的装置，在这些转变点上依次顺排的数字信号发生改变；用于根据转变图形产生(M-N)比特附加信号的装置，附加信号能够校正在N比特数字信号±0.5最小有效位范围内的N比特数字信号的误差；和把(M-N)比特附加信号与N比特数字信号相结合，以便(M-N)比特附加信号与N比特数字信号的最小有效位相对应来产生M比特数字信号的装置。

检测装置可以包括：用于检测依次顺排的第一，第二，第三和第四转变点的装置，在这些转变点上两个相邻的数字信号在数值上发生改变；和用于检测由检测的四个转变点所代表的转变图形的装置，和发生装置包括用于根据检测到的转变图形产生内插信号，以便相应于在第一和第二转变点之间已经进行的另一个线性内插，对第二和第三转变点之间±0.5最低有效位范围内修改的数字信号进行线性内插，修改的数字信号是通过在第二和第三转变点之间的一个转变点上将N比特数字信号数值向下限制到一个最低有效位来获得的，这样，根据所产生的内插信号产生(M-N)比特附加信号。

检测装置还可以包括：用于根据第一时钟信号把N比特数字信号延迟一个单位采样周期以产生依次顺排的数字信号的装置；用于在所产生的依次顺排的数字信号的数值彼此不相等的时候对其数值进行比较以产生比较信号和表示数值在转变点上增加或减少的转变状态信号的装置；用于响应比较信号和与第一时钟信号在相位上相差180度的第二时钟信号，只有在彼此相隔的单位采样周期内依次顺排的数字信号彼此不相等的时候才产生代表转变点的转变点信号的装置；用于对第一时钟信号进行计数以产生计数信号的装置；使转变状态信号和计数信号与转变点信号同步的装置；和响应于同步的转变状态信号和计数信号产生依次顺排的数字信号的转变图形的装置。

发生装置还可以包括：使用计数信号和转变点信号对时间轴上转变点之间的差进行检测的装置；根据检测到的差和转变图形信号对N比特数字信号进行单位线性内插的处理装置；和从内插的N比特数字信号中取出最低有效(M-N)比特以产生(M-N)比特附加信号的装置。

进行线性内插的处理装置可以每隔四个依次顺排的转变点进行一次线性内插。

进行线性内插的处理装置还可以包括：相对于转变点组产生内插信号的装置，每个转变点组都包括单位数量的依次顺排的转变点；对内插信号进行平均的装置；提供平均内插信号以对N比特数字信号进行线性内插的装置。

图1是辅助说明通过对模拟信号进行D/A转换所得到的数字信号的误差的示意图；

图2A和2B分别是辅助说明本发明的第一实施例工作情况的波形图；

图3A至6B是辅助说明本发明第一实施例工作过程的一组系列波形图；

图7是本发明第一实施例的结构框图；

图8是图7所示装置一部分的更具体的电路结构框图；

图9是图7所示装置各部分的波形图；

图10是图7所示装置一部分的更具体地电路结构框图；

图11A到11C是辅助说明本发明第一实施例工作情况的波形图；

图12A到12C是辅助说明本发明第一实施例工作情况的波形图；

图13是将所示装置的一部分框图和波形图相结合辅助说明本发明第一实施例工作情况的示图；

图14是表示本发明第二实施例结构的框图；

图15是表示图14所示装置一部分的更具体的电路结构的框图；

图16A1到16E是辅助说明本发明第二实施例工作情况的波形图；

图17到24是辅助说明本发明第二实施例工作情况的表格和波形图；

图25A到25D是辅助说明本发明第二实施例工作情况的波形图；

图26是表示图14所示装置的一部分更具体的电路结构框图；

图27是表示图14所示装置的一部分更具体的电路结构框图；

图28是辅助说明本发明第二实施例工作情况的波形图；和

图29是表示用于向数字信号添加一附加信号的另一个实施例的结构框图。

下面参照附图说明本发明的方法和装置。首先说明通过对在1/2N分辨率的基础上把模拟信号转换成数字信号而获得的N比特码进行比特变换所得到的M比特码(其中M＞N)的情况。

在本发明的信号处理方法和装置中，当N比特码的数值按时间轴的顺序增加或减少时，把在N比特码数值在一恒定电平连续期间的周期长度(由取样周期的数量表示)与在N比特码数值也是在一个恒定电平上连续期间的相邻周期的长度进行比较。

而且，当在两个相邻周期之间的N比特码数值的差是一个LSB和两个周期长度彼此不相等的时候，以这样的方式产生(M-N)比特附加信号，即把在两个相邻周期中较短周期中点处的N比特数值与两个周期中较长周期的另一点处的N比特数值相连，其中，从两个周期分界处到中点的距离等于从分界处到另一点的距离。把如上所述产生的附加信号加到N比特码中以产生M比特码。而且在M比特码与极(最大或最小)值相对应的周期的情况中，把预先根据周期长度确定的(M-N)比特附加信号加到N比特码中以便能够产生M比特码。另一方面，当在两个相邻周期之间的N比特码数值的差大于一个LSB的时候，在如上所述假定编码数值差是一个LSB的情况下产生(M-N)比特附加信号，并把所产生的附加信号加到N比特码中。

图2A和2B表示的是例如通过把(M-N)比特附加信号加到N比特码的最低有效位中所获得的M比特码。在图2A中，线Sn代表比特数量还没有进行转换的编码，而线Sm代表所产生的M比特码。在图2B中，线S(m-n)代表(M-N)比特附加信号。

在本发明的信号处理方法和装置中，当按照时间轴的顺序增加或减少N比特码时，把相同数值的N比特码延续的周期长度(例如在图2A中的a和b之间的周期长度)与相邻的周期长度(例如在图2A中的c和d之间的周期长度)进行比较。当两个相邻周期长度相等时，以这样的方式产生一个附加信号，即用一条线把这两个相邻周期的两个中点连接起来。换句话说，当a和b间的周期长度与c和d之间的周期长度相同时，以这样的方式产生附加信号，即用一条线把a和b间周期的中点h与c和d间周期的中点i连接起来。

另一方面，当两个相邻周期长度的周期彼此不相等时，以这样的方式产生附加信号，即把在两个相邻周期中较短周期中点处的N比特数值与在两个周期中较长周期的另一点处的N比特数值连接起来，其中，从两个周期分界处到中点的距离等于从分界处到另一点的距离。即在图2A中，由于e和f间的周期比c和d间的周期长，所以，以这样的方式产生附加信号，即把c和d间较短长度周期的中点i与e和f间较长长度周期的点1相连。在中点i和边界d之间的长度等于在边界e和点l之间的长度。

而且，在M比特码表示极值的周期的情况下，把根据其周期长度预先确定的(M-N)比特附加信号加到N比特码中，以产生M比特码。

图3A和6B以这样的方式采用一种模拟信号的形式表示了一组N比特码Sn′，所产生的M比特码Sm′和附加信号S(m-n)′，即具有最大值的周期长度与一个取样周期(1Ts)到16个取样周期(16Ts)相对应。如图3B，4B，5B和6B所示，以这样的方式产生附加信号S(m-n)′，即最大部分的矩形面积与和最大值相对应的M比特码Sm′的区域变的基本相等。而且，正如已经说明的那样，由于N比特码具有±0.5LSB的误差，所以，也能够以这样的方式产生附加信号S(m-n)′，即高度变化在±0.5LSB范围内的极值部分的矩形面积与和最大值相对应的M比特码(Sm)区域的面积变的基本相等。

图7表示的是信号处理装置的一个例子，采用这个信号处理装置可以实现本发明的信号处理方法。在图7中，信号处理装置包括一个具有固定设置的延迟时间的延迟电路3，一个加法器4，一个用于检测信号波形变化方式的检测器5，一个用于产生(M-N)比特附加信号(其中M＞N)的附加信号发生器6，一个可变延迟电路7和一个延迟控制信号发生器8。

在图7中，把要处理的N比特数字信号通过输入端1提供给延迟电路3和检测器5。在已被延迟电路3延迟一个预定的恒定时间之后，把N比特数字信号提供给加法器4。检测器5对与通过输入端1提供的N比特数字信号的波形变化方式和波形变化周期相关的数据进行检测。把检测到的这些数据提供给附加信号发生器6，然后再提供给可变延迟电路7。

附加信号发生器6根据N比特数字信号的信号波形变化方式和变化周期产生(M-N)比特附加信号，然后，把所产生的附加信号提供给可变延迟电路7。换句话说，如后面所述，附加信号发生器6根据信号波形是顺序增加还是减少，或者在两个相邻周期中信号波形以恒定电平延续的周期长度是否相同，或者表示极值点的信号波形是否发生变化来产生附加信号。

可变延迟电路7产生所需的时间延迟以把所产生的附加信号加到相应于N比特码的最低有效位中。产生时间延迟的程度由延迟控制信号发生器8所输出的延迟控制信号来控制。更具体地讲，延迟控制信号发生器8根据由检测电路5提供的所有信号波形变化数据，信号波形变化方式数据和信号波形变化周期数据来产生延迟控制信号，并把所产生的延迟控制信号提供给可变延迟电路7。

加法器4把经延迟电路3延迟处理的N比特数字信号加到经可变延迟电路7延迟的(M-N)比特附加信号中，并经输出端2输出所生成的M比特数字信号。

下面参照图8和9详细说明检测器5的具体结构和工作情况。在图8中，检测器5包括一个用于检测信号波形转变点的转变点检测器51；一个转变状态检测器52，用于产生一个代表信号波形转变状态的信号；和一个间隔检测器53，用于检测信号波形转变点之间的间隔。向检测器5的一个输入端25输入要处理的N比特数字信号，向其另一个输入端26提供一个时钟脉冲Pfs。采用具有与取样频率fs相同频率的脉冲(在产生待处理的数字信号时所采用的)作为时钟脉冲Pfs。在所要处理的数字信号是声频信号时，采用例如具有44.1KHz频率的脉冲作为时钟脉冲Pfs。

把输入端25输入的N比特数字信号81(如图9所示)提供给数值比较器10的A输入端和D型触发器(DFF)9的数据端。另一方面，向DFF9的时钟端提供时钟脉冲Pfs(如图9中的82所示)。而且，把DFF9的Q端的输出信号提供给数值比较器10的B输入端。

根据提供给DFF9时钟端的时钟脉冲Pfs，DFF9把提供给数据端的N比特数字信号延迟一个取样周期，并把延迟的数字信号提供给数值比较器10的B输入端。

数值比较器10把输入到其A输入端的数字信号A与输入到其B输入端的数字信号B进行比较。当数字信号A的数值大于数字信号B的数值的时候，则数值比较器10将输出端A＞B设定为高电平(如图9中83所示)。这时设置另一输出端A＜B为低电平(如图9中85所示)。而当数字信号A的数值等于数字信号B的数值时，则数值比较器10将输出A＝B设置为高电平(如图9中84所示)，而且，其它输出端A＞B和A＜B为低电平。当数字信号B的数值大于数字信号A的数值时，数值比较器10只将输出端A＜B设置为高电平(如图9中85所示)，并将其它输出端A＞B和A＝B设定为低电平。

把数值比较器10的输出端A＞B和A＜B的输出信号83和85提供给“异或”电路11。并把输出端A＞B的输出信号83提供给转变状态检测器52的DFF13的数据端。

当数值比较器85的输出端A＞B和A＜B的输出信号83和85的任何一个变到高电平时，“异或”电路11的输出变成高电平(如图9中86所示)。

由于数值比较器10的输出端A＞B和A＜B的输出信号83和85不是同时设置在高电平，所以，能够用“或”电路来代替“异或”电路11。

把“异或”电路11的输出信号86(如图9所示)提供给“与”电路12的一个输入端。把脉冲Pfs′(如图9中87所示)提供给“与”电路12的另一个输入端。这里，脉冲Pfs′是频率与时钟脉冲Pfs相同，但相位与时钟脉冲Pfs相差180度的脉冲。

在如上所述的电路结构中，只有当两个相隔一个取样周期的相邻N比特数字信号的数据数值不相等时，“与”电路12在脉冲Pfs′期间输出时钟脉冲CLK(如图9中88所示)。如图8所示，把“与”电路12输出的时钟脉冲CLK分别提供给DFF13的时钟端，DFF14，15，19，20和21的时钟端，以及输出端34。

如上所述，只有当经输入端25提供的N比特数字信号电平沿时间轴有增加或减少的趋势的时候，数值比较器10才把其输出端A＞B和A＜B中的一个改变为高电平。因此，只有当所要处理的N比特数字信号电平沿时间轴有增加或减少的趋势的时候，“与”电路12才输出时钟脉冲CLK。

接下来参照图8和9说明转变状态检测器52的具体结构和工作情况。把转变点检测器51的“与”电路12输出的时钟脉冲信号CLK提供给转变状态检测器52的DFF13到15的时钟端。而且，把数值比较器10输出端A＞B的输出信号提供给DFF13的数据端。并把DFF13的输出89(如图9所示)分别提供给输出端35，DFF14的数据端和“异或”电路16。把DFF14的Q输出端90(如图9所示)提供给DFF15的数据端，“异或”电路16和另一个“异或”电路17。并把DFF15的输出91(如图9所示)提供给“异或”电路17。

响应于时钟脉冲CLK，DFF13到15读取它们数据端的电平。由于把转变点检测器51的数值比较器10的输出端A＞B的输出信号提供给DFF13的数据端，所以，每当提供时钟脉冲CLK的时候，DFF13就读取数值比较器10的输出端A＞B的输出信号电平(高或低电平)。

这里，产生时钟脉冲CLK的事实表明数字信号具有沿时间轴增加或减少的趋势。换句话说，如果当产生时钟脉冲CLK时数字信号沿时间轴增加，则数值比较器10输出端A＞B的输出信号处于高电平。与此相反，当产生时钟脉冲CLK时如果数字信号沿时间轴减少，则数值比较器10输出端A＞B的输出信号处于低电平。

每当向DFF13的时钟端提供时钟脉冲CLK的时候，提供给DFF13数据端的信号，即数值比较器10的输出端A＞B的输出信号就按顺序移送给DFF14和15的数据端。把DFF13和14的输出信号89和90(如图9所示)提供给“异或”电路16，把DFF14和15的输出信号90和91(如图9所示)提供给“异或”电路17。

如图9中92所示，当DFF13的Q输出89和DFF14的Q输出90彼此不相同时，“异或”电路16的输出信号变到高电平。即，当DFF13的Q输出89从低电平变到高电平，或者反过来也一样的时候，“异或”电路16的输出变到高电平并持续一个时钟脉冲(CLK)周期。换句话说，可以获得表示数字信号81极值的数据作为被延迟了一段与一个时钟相对应的时间的“异或”电路16的高电平输出信号。而且，由于向“异或”电路17的输入端输入的是DFF14的Q输出90和DFF15的Q输出91，所以，“异或”电路17的输出是比“异或”电路16的输出延迟了一个时钟CLK的信号。把“异或”电路16和17的输出信号输出给两个输出端33和32，并如下面所详细说明的那样，把这些输出信号用作表示附加信号发生器6和延迟控制信号发生器8的信号波形极值的位置数据。

接下来说明周期检测器53的电路结构和工作情况。如图8所示把提供给端点26的具有取样频率的时钟脉冲Pfs也提供给地址计数18。地址计数器18对时钟脉冲Pfs进行计数，并把计数值作为一个地址信号提供给DFF19的数据端。

还把“与”门电路12输出的时钟脉冲CLK提供给DFF19以及DFF20和21。因此，每当产生时钟脉冲CLK的时候，DFF19就读取提供给DFF19数据端的地址信号，并按顺序移送给DFF20和21。

分别向输出端27，30和31输出由DFF19到21输出的地址信号。把DFF19和20输出的地址信号提供给减法器22。并把DFF20和21输出的地址信号提供给另一个减法器23。

减法器22和23的两个输出数值N1和N2表示在时间轴上两个相邻时钟脉冲CLK地址数值之间的差。但是，由于址计数器18对已经说明的具有取样周期的时钟脉冲Pfs进行计数，所以，来自两个减法器22和23的输出值N1和N2的数值是表示在时间轴上两个相邻时钟脉冲之间的周期是取样周期Ts的倍数(在两个相邻时钟脉冲CLK之间的周期比取样周期Ts长多少倍)的数值。

分别向输出端28和36还有比较器24输出减法器22和23的两个输出值N1和N2。比较器24对两个数值N1和N2进行比较并把数值N1和N2中较小的一个作为数值Ns输出给输出端29。如果两个数值N1和N2彼此相等，则比较器24把N1作为数值Ns输出给输出端29。

参照图10说明附加信号发生器6的具体电路结构。在图10中，波形数据发生器48在极值周期产生波形数据。在这个波形数据发生器48中设置有一个事先存贮有一组如图3A到6B所示的(M-N)比特附加信号(m-n)′的波形数据发生ROM(没有示出)。

运算单元49把N比特数字信号的一个LSB值除以由间隔检测器53的比较器24提供的数据Ns。换句话说，为了确定附加信号在两个相邻周期中较短的周期长度(或者如果彼此相等则为两个相邻周期的任意一个周期长度)上相对于每个取样周期Ts的步长，需计算L/Ns，其中L代表一个LSB。

除了这些，在极值周期波形数据发生器54产生附加信号的波形数据。控制电路55由一个微处理器，一个随机取存存贮器(RAM)，一个只读存贮器(RAM)等组成。

通过输入端37向波形数据发生器48提供来自图8所示检测器5输出端28的数值N1(图8所示减法器22的输出值N1)，并将来自检测器5输出端33的代表极值周期的信号送至输入端38。产生波形数据所用的ROM(设置在波形发生器48中)存贮与附加信号有关的波形数据，以使代表极值的矩形面积与比特转换极值的面积大致相等。把数值N1作为地址数据提供给波形数据发生器48，波形数据发生器48读取根据来自ROM的极值周期的周期长度而预定的(M-N)比特附加信号。把读取的附加信号从波形数据发生器48提供给选择器57。

换句话说，当代表极值周期的信号(供给输入端38)处于[1]的时候，把代表极值周期周期长度的数值N1作为地址数据，以便能够从ROM输出与极值周期对应的如图3A到6B和图11C所示的预定的(M-N)比特附加信号S(m-n)′。而且，在极值周期，由于把代表极值周期的信号[1]通过输入端38提供给选择器57，所以，由波形数据发生器48输出的(M-N)比特附加信号经选择器57和“或”电路59输出给输出端47。

运算单元49用经输入端39输入的数值Ns(图8所示的比较器24的输出值Ns)计算L/Ns。根据这种计算可以决定在极值周期中相邻取样之间的附加信号的步长的平均值。把计算结果提供给波形数据发生器54。

经输入端40向波形发生器54提供来自检测器5输出端35的转变检测信号(图9所示的DFF13的输出信号89)。这个转变检测信号在N比特码沿时间轴按顺序增加时处于[1]，而在沿时间轴按顺序减少时处于[0]。因此，波形发生器54根据这个转变检测信号来鉴别N比特码沿时间轴是按顺序增加，还是减少，并改变波形数据产生的方式。

图12A到12C表示的是，在向波形数据发生器54提供电平为[1]的转变检测信号，即N比特码沿时间轴有顺序递增的趋势的时候，波形数据发生器54怎样在极值周期之外产生波形数据的方式。

在图12A中，信号电平为[D1]时的周期长度为N1，信号电平为[D2]的相邻周期长度为N2。这里，周期长度N1与N2的关系例如为N1＞N2。在这种情况下，由检测器5的比较器24经图8所示的输出端29和图10所示的输入端39所提供的数值Ns是N2。在图12A中，数值Ns(＝N2)为16，其表示相对于每一个取样周期Ts所产生的时钟脉冲Pfs的数量是Ns。

还有在图12A中，用由检测器5的输出端30经输入端44提供的地址数值表示两个周期[D1]和[D2]之间的分界位置β。并用由检测器5的输出端27经输入端43提供的地址数值表示周期[D2]的末端位置γ。用由检测器5的输出端31经输入端45提供的地址数值表示周期[D1]的起始位置α。由于设置有存贮和运算单元，波形数据发生器54产生具有数值L(I)的附加信号，数值L(I)是由下面的公式在相对于周期[D1]中的Ns/2位置与周期[D2]中的Ns/2位置之间的每一个取样周期所确定的0，1，2，…，16这16个位置上所表示出来的。这里，如果L表示N比特的一个LSB而I表示0，1，2，…Ns，而且当I＜Ns/2的时候，则可得出下面的公式：

L(I)＝I×L/Ns                   (1)

当Is≥Ns/2的时候，可得出下面的公式：

L(I)＝I×L/Ns-L                 (2)

在以上定义的基础上可以得到图12B所示的附加信号。当把附加信号加到在原始N比特数字信号的最低有效位中加有(M-N)比特的[0]数字信号中的时候，可以得到图12C所示的信号波形。其结果是，可以把目前由K2→K3→K4→K5→K6→K7→K8表示的两个相邻周期[D1]和[D2]上的原始N比特数字信号的信号波形改变成由K2→K3→K5→K7→K8表示的波形。

另一方面，当向波形数据发生器54提供转变检测信号[0]时，即当N比特数字信号值沿时间轴按顺序减少时，附加信号值如下所示：

当I＜Ns/2时，可得出下面公式：

L(I)＝(Ns-I)×L/Ns-L            (3)

当I＞Ns/2时，可得出下面公式：

L(I)＝(Ns-I)×L/Ns              (3)

在图10中，把按上面所述而获得的附加信号按顺序存贮在设置在波表数据发生器54中的存贮器中。把在控制器55的控制下从存贮器读取的(M-N)比特附加信号提供给选择器58。另一方面，把从图8所示的检测器5的输出端33输出的表示极值周期的信号提供给输入端38。当这个信号处于[0]的时候，即当周期是除极值周期之外的那些周期的时候，倒相器56的输出变到[1]，然后把这个信号提供给选择器58。其结果是，把波形数据发生器54产生的(M-N)比特附加信号经选择器58和“或”电路59输出给输出端47。

当两个相邻的相同电平周期中的一个是极值周期时，控制器55根据表示极值周期并经输入端38提供给控制器55的数据产生一个控制信号。响应这个控制信号，波形数据发生器54禁止包含极值周期的两个周期的计算结果从波形数据发生器54向选择器58输出。

在图7中，经可变延迟电路7把由附加信号发生器6产生的(M-N)比特附加信号提供给加法器4。加法器4把附加信号加到由延迟电路3延迟一恒定时间的N比特数字信号中以输出M比特数字信号。实际上，加法器4在数字信号(通过把(M-N)比特的[0]加到N比特数字信号的最低有效位中而获得)与M比特数字信号(通过在所产生的(M-N)比特附加信号的最大有效位和第二至最大有效位之间插入N比特的[0]而获得)之间进行加法运算。

可变延迟电路7将(M-N)比特附加信号延迟一个与和所要相加的N比特数字信号相关的相加时间匹配所需的时间。可以采用随机存取存贮器(RAM)作为可变延迟电路7。通过控制向RAM写入和从RAM读取的时间可以使(M-N)比特附加信号延迟一个所需的预定时间。可以根据由延迟控制信号发生器8产生的延迟控制信号来确定附加信号预定延迟时间的长短。

图13以模拟方式的形式表示了在图7中的提供给输入端1的N比特数字信号S，由延迟电路3延迟一预定时间的N比特数字信号Sd，由可变延迟电路7延迟一预定时间的(M-N)比特附加信号Sa和M比特变换数字信号之间的关系。在图13中用a到h表示的参考标记使各波形间的时间关系更清楚。阶梯形波形Sa′代表在公式(12)中减去N比特的一个LSB值(L)之前所获得的I×L/Ns的计算值。

图7中的延迟控制信号发生器8根据经检测器5的输出端27到36输出的各种输出信号(即经输出端34输出的时钟脉冲CLK，经输出端29输出的Ns值，经输出端30输出的两个周期之间的分界位置地址数值，经输出端28输出的极值周期的周期长度数据，经输出端33输出的代表极值周期的数据，经输出端31输出的周期起始位置的地址数值和时钟脉冲Pfs，等等)来计算对(M-N)比特附加码的延迟时间。把所产生的延迟控制信号提供给可变延迟电路7。

下面参照图14到26说明本发明的信号处理方法和装置的第二个实施例。

图14是表示本发明信号处理装置第二个实施例典型结构的框图，这个装置能够实现本发明的信号处理方法。图15表示的是图14所示的鉴别器105的具体电路的例子。

在图14中，参考标号101表示所要处理的N比特码(N比特数字信号)的输入端。在N比特数字信号是串行数据的情况下，要在输入端101的前级设置一个串并转换器。

在图14中，把提供给输入端101的N比特数字信号提供给延迟电路103和鉴别器105。另一方面，经输入端107把具有数字信号取样频率的时钟脉冲Pfs提供给鉴别器105。

鉴别器105对要处理的N比特数字信号的信号转变图形进行鉴别，并向附加信号发生器106输出鉴别的结果。根据由鉴别器105提供的信号转变图形的鉴别结果，附加信号发生器106进行预定的运算以产生(M-N)比特附加信号。把获得的附加信号提供给加法器104。加法器104把(M-N)比特附加信号与N比特数字信号(在N比特与M比特的较高有效位相对应时)相加，并经输出端102输出所得到的M比特数字信号。

下面参照图16A到22说明本发明第二实施例的结构和工作情况。

图16以模拟方式的形式表示了N比特数字信号的数字数值，其中各时间点t1，t2，t3…表示顺序的取样点，而且Ts表示的是取样周期。直到时间点T2，数字数据保持相同，在时间点T3数字数值发生明显改变。这个时间点T3就称为一个转变点。在时间点t3到t7之间，数字数值不发生变化，但是，从时间点t3到时间点t26数字数值有增加的趋势。另一方面，从时间点t33到时间点t48，数字数值有减少的趋势。即，在转变点和后面的转变点之间数字数值不发生变化。

图16B表示的波形是通过把图16A所示的转变点处的转变率向下限制到与N比特数字信号的一个LSB相对应的数值而获得的。在图16B中，当数字数值在每一个转变点都增加的时候，这种转变点由[1]表示，而减少的时候，这种转变点由[0]表示。

这里，可以用[1]，[1]，[1]，[1]来表示从h1到h4连续转变点的转变状态(如图16A所示)。以相同的方式用[1]，[1]，[1]，[0]来表示从h2到h5(如图16A所示)连续转变点的转变状态。另一方面，在时间轴上的四个连续转变点可以总共获得16个不同的图形，即，0000，0001，0010，0011，0100，0101，0110，0111，1000，1001，1010，1011，1100，1101，1110，1111。在本发明中，检测数字数值的转变点图形，并根据检测结果产生适宜的附加信号。

下面参照图15更详细地说明鉴别器105的具体电路结构和工作情况。在图15中，鉴别器105包括一个抽数器151，用于抽取信号波形的转变点；一个图形抽取器152，用于抽取信号波形的转变点图形；一个地址发生器153，用于检测信号波形转变点的地址；和一个图形鉴别器154，用于对转变图形进行鉴别。向输入端101(与图14所示的输入端101相同)提供要处理的N比特数字信号。向输入端107提供时钟脉冲Pfs。当产生N比特数字信号时，时钟脉冲Pfs具有的频率与所采用的采样频率相同。当数字信号是声频数字信号时，时钟脉冲信号Pfs的频率例如为44.1千赫或48千赫。

把经输入端101提供给抽数器151的数字信号提供给数据比较器109的A输入端，DFF108的数据端和比较器110的A输入端。经输入端107把时钟脉冲Pfs提供给DFF108的时钟端。DFF108使数字信号延迟一个取样周期并从其Q端输出延迟的数字信号。把DFF108输出的数字信号提供给数值比较器109的B输入端和比较器10的B输入端。

数值比较器109对经A输入端输入的N比特数字数据A的数值与经B输入端输入的N比特数字数据B的数值进行比较。当数字数据A的数值大于数字数据B的数值的时候，只有输出端A＞B设置在高电平。这时，其它的输出端A＜B和端A＝B设置在低电平。当数字数据A的数值等于数字数据B的数值的时候，只在输出端A＝B设置在高电平。这里，其它的输出端A＞B和A＜B设置在低电平。当数字数据B的数值大于数字数据A的数值的时候，只有输出端A＜B设置在高电平。这时，其它的输出端A＞B和A＝B设置在低电平。

比较器110对经A输入端输入的数字数据A的数值与经B输入端输入的并被延迟了一个取样周期的数字数据B的数值进行比较。当数字数据A的数值大于数字数据B的数值的时候，即当转变点表示的是图16A和16B中的增加状态的时候，产生逻辑值[1]，而不管增加率如何。当数字数据B的数值大于数字数据A的数值的时候，即转变点表示的是图16A和16B中的减少状态的时候，产生逻辑值[0]，而不管减少率如何。把比较器110的输出提供给图形提取器152的DFF114的数据端。

把数值比较器109的输出端A＞B和A＜B的输出信号提供给“或”电路111。当输出端A＞B和A＜B输出信号的任何一个设置在高电平的时候，把“或”电路111的输出设置在高电平。把“或”电路111的输出信号提供给“与”电路112。并把信号Pfs′作为门脉冲提供“与”电路112。门脉冲Pfs′是与时钟脉冲Pfs的频率相同但相位与时钟脉冲Pfs相差180度的脉冲。因此，每当N比特数字信号数值改变时，“与””电路112就在门脉冲Pfs′期间输出一个时钟脉冲CLK。把“与”电路112输出的时钟脉冲CLK提供给图形抽取器152的DFF114至117的时钟端和地址发生器153的DFF118至121的时钟端。

把地址计数器113输出的地址信号(数据)提供给地址发生器153的DFF118的数据端。因此，每当“与”电路112输出的时钟脉冲CLK处于高电平的时候，DFF118就从其数据端读取转变点处的地址数据。每当时钟脉冲CLK变到高电平的时候，由DFF118读取的地址数值按顺序经DFF119至121移送。把经DFF118至121输出的地址数值提供给图形鉴别器154。

图形抽取器152的DFF114至117相应于时钟脉冲CLK按顺序对比较器110输出的逻辑值进行移位。DFF114至117相应于数字信号的数字数值沿时间轴增加或减少的转变而输出一个逻辑值[1]或[0]作为其Q输出。由这些输出得到的逻辑值图形是总计16种类型中的任何一种，这些类型是0000，0001，0010，0011，0100，0101，0110，0111，1000，1001，1010，1011，1100，1101，1110和1111。把DFF114至117的输出提供给图形鉴别器154。

图形鉴别器154与上述16种图形相对应设置有16个匹配电路(没有示出)。这些总计16个匹配电路与由如已经说明的沿时间轴依次顺排的四个转变点的组合而得到的16个数值相对应。这16个匹配电路根据转变图形对由按顺序对图形抽取器152的DFF114至117给出的在四个转变点上的逻辑值的组合所代表的四个数字数值进行鉴别。如图16A所示，例如当四个转变点是h1至h4的时候，四个数字数值是1111，而当四个转变点是h6至h9的时候，四个数字数值是0001。

每当转变点按顺序出现在时间轴上的时候，图形鉴别器154的16个匹配电路中至少有一个电路输出一个匹配信号。图形鉴别器154经输出端122向附加信号发生器106提供一个代表与目前正在输出一个匹配信号(例如为输出匹配信号的匹配电路设置的数值)的匹配电路相对应的预定转变图形的类型的信号和代表四个转变点的地址数据。

附加信号发生器106产生一个附加信号，以便根据16种图形中已鉴别的转变点图形和参照第一到第三转变点的转变点组中的第一和第二转变点之间的间隔中已经进行的内插，在第二和第三转变点之间的间隔中进行预定的内插。

当把N比特数字信号转换成M比特数字信号的时候，所产生的附加信号是(M-N)比特数字信号。

如图16c所示，附加信号是能够对波形进行线性内插的(M-N)比特信号。在这种波形中，在N比特数字信号的转变点处的转变量被表示成一个LSB。在进行线性内插的周期中，以这样的方式产生附加信号，即可以使通过将N比特数字信号转变点处的转变量向下限制一个LSB而获得的波形的积分值(如图16C所示)与由线性内插的M比特数字信号表示的波形的积分值(如图16D所示)相等。(M-N)比特附加信号是幅度小于N比特数字信号的一个LSB的信号。把所产生的(M-N)比特附加信号加到N比特数字信号中。

通过例如采用作为地址信号的代表转变图形类型的数据和从设置在附加信号发生器106中的ROM表(没有示出)输出代表预定附加信号的数据，就可以很容易地产生附加信号。

图17至24表示的是怎样根据转变图形进行线性内插。相对于在一个转变点组的第一和第二转变点之间的间隔中已经进行的线性内插来确定在这个转变点组的第二和第三转变点之间的间隔中所要进行的线性内插。在这些附图的每一个中，#1至#4代表在时间轴上的四个连续的转变点。通过采用逻辑值[1]和[0]，就可以用象[1111]这样的数字排列来表示在一个转变点组中沿时间轴依次顺排的四个转变点处的数字数值的转变，其中[1]表示增加，[0]表示减少。

在#1和#2之间以及在#2和#3之间的内插方式栏中表示的凸形和凹形代表的是在周期中内插方式是凸形或凹形(非线性)。在#1和#2之间以及在#2和#3之间的内插方式栏中的数字(例如，1到2或2.5到3，等等)表示进行的是线性内插。在#2和#3之间的内插方式栏中示出的“-”表明在#2和#3之间没有进行线性内插。当在包括#2和#3之间的期间进行内插的时候，由虚线表示内插。当在包括#1和#2之间的期间进行内插的时候，由实线表示内插。

在图17到24的每一个图中，只表示八种图形(1111，1110，1101，1100，1011，1010，1000和1001)作为在四个转变点#1，#2，#3和#4上的数字数值转变(数字数值的增加或减少)的组合。但是，通过把上述八种图形和另外八种图形(其中上述八种图形的数字排列中把[1]和[0]颠倒一下)组合在一起就可以得到已经说明过的16种图形，实际上如图17至24所示，只用八种图形数据就可以形成16种图形。

根据表示转变点图形的类型的数据，图14所示的附加信号发生器106例如相应于在由四个转变点组成的当前转变点组的第一和第二数字数值转变点之间的间隔中已经进行的线性内插，或者相应于在由四个转变点组成的前述转变点组的第二和第三数字数值转变点之间的间隔中已经进行的线性内插，来决定图17到24所示的线性内插方式。附加信号发生器106进行运算，以便能够产生与按前面所述而决定的线性内插相对应的(M-N)比特附加信号。

在图14中，和表示转变图形类型的数据一起，把转变点地址数据从鉴别器105提供给附加信号发生器106。通过计算四个转变点地址数据之间相互的差可以获得运算以产生附加信号所需的转变点之间数据。

图25A到25D是辅助说明怎样确定所要获得的在一个转变点组的第二和第三数字数值转变点之间的间隔中的内插线的示意图。图25A至25D表示的是由四个转变点形成的四个典型的转变图形。更具体地讲，图25A表示的是数字数值在四个顺排的转变点上都是增加的转变图形的一个例子。图25B表示的是数字数值在四个顺排转变点上先单向增加，然后减少的转变图形的另一个例子。图25C表示的是数字数值在四个顺排转变点上先增加并立即减少(凸形)的转变图形的另一个例子。图25D表示的是数字数值在四个顺排转变点上先增加，保持一段恒定水平，然后减少的转变图形的另一个例子。

在图25A到25D中，由图中的斜实线来表示相对于每个转变图形所要进行的线性内插。在图中，#1，#2，#3和#4分别代表在时间轴上的四个连续数字数值的第一到第四转变点。用逻辑值[1]来表示数字数值在一个转变点上的增加，并用逻辑值[0]表示数字数值在一个转变点上的减少。在a和b之间，c和d之间以及c和h之间的间隔与一个LSB或1/2^N分辨率(分辨能力)相对应。

首先，在图25A中，采用一条斜线e→g→f(e→f)能够在第二转变点#2和第三转变点#3之间实现线性内插，斜线e→g→f是通过把第二转变点#2处a和b之间的中点e与第三转变点#3处c和d之间的中点f相连而获得的。这里，两个中点e和f之间的高度差等于一个LSB的1/2^N分辨率。通过计算可以获得内插线e→f的斜率(L/bc)，其中，bc表示转变点#2和#3之间的距离，L表示1/2^N分辨率或一个LSB。此外，可以通过第二和第三转变点#2和#3之间的地址数值差来获得距离bc。

其次，在图25B中，采用一条斜线e→g可以在第二和第三转变点#2和#3之间实现线性内插。这条斜线是把第二转变点#2处a和b之间的中点e与第三转变点#3处c和d之间的中点f相连所得到的直线的一部分。采用与图25A所示的e和f之间的内插线的情况中相同的方式，就可以获得内插线e→g的斜率。

在接下来的图25C所示的转变图形的情况中，要确定转变点#1和#2之间的中点i和转变点#3和#4之间的中点j。然后，以这样的方式获得im和mj两条线，即使矩形面积abch变得与具有一个底边ij的三角形面积imj相等。这里，用HC表示所形成的三角形imj的高度。

由于矩形abch的面积是1×ah，三角形imj的面积是(ij×Hc)/2，所以可以这样得到Hc

1×ah＝(ij×Hc)/2

Hc＝2×ah/ij

由于点i是转变点#1和#2之间的中点，而且也由于点j是转变点#3和#4之间的中点，所以，根据转变点#1到#4的地址数值能够很容易地得到数值Hc。

这里，可以考虑Hc数值的两种情况(1)Hc等于或小于1和(2)Hc大于1。

在Hc等于或小于1的情况里，点m在时间轴上的位置，即点r的位置设置在这样一个点上，在这个点上按转变点#1和#2之间的间隔长度与转变点#3和#4这间的间隔长度之比来分割线ah。换句话说，可以这样得到线ar的周期长度(取样周期Ts的数量)和线rh的周期长度

ar＝ah×na/(na＋ho)

rh＝ah－ar

因此，线im的斜率和线mj的斜率如下：

线im的斜率＝Hc/ir

线mj的斜率＝hc/rj

可以这样得到线ir和rj的周期长度

ir＝(na/2)＋ar

ij＝(ho/2)＋rh

其次，当Hc大于1的时候，如图250所示进行线性内插。在图25D中，线ip的斜率和线qj的斜率可以按如下获得：

线ip的斜率＝1/iu

线qj的斜率＝1/vj

而且线pq的斜率为0。

但是，这里以这样的方式用点P和q来确定图25D所示的点u和v，即使得线段ia等于线段au以及使线段vh等于线段hj。

可接下述公式获得上面公式中线iu和Vj的周期长度

iu＝2×(na/2)＝na

Vj＝2×(ho/2)＝ho

uV＝ah－(na/2)－(ho/2)

如上所述，由四个顺序转变点#1，#2，#3和#4所表示的转变图形可以限于总计只有16个类型，它们是图17到24所示的八个类型和转变图形与图17到24相反的另外八个类型。如图17到24所示，相应于在第一和第二转变点#1和#2之间的间隔中已经进行的线性内插，在第二和第三转变点#2和#3(四个转变点#1，#2，#3和#4中的)之间的间隔中所要进行的线性内插图形相对于16种转变图形的每一个有4种类型。换句话说，虽然总计存在64(16×4)种线性内插图形，但是，如上面参照图25A到25D所说明的那样，通过上述的运算，附加信号发生器106能够根据由4个转变点组成的每一个转变点组很容易地产生线性内插数据。

如图26所示，附加信号发生器106由所包含的一个内插器(存贮器和微处理器)106a和一个附加信号发生电路106b构成，插入器106a能够进行如上所述的线性内插。把通过计算得到的如图16D所示的线性内插数据按顺序存贮在存贮器里。线性内插数据代表一个通过对图16C所示的信号波形进行线性内插所获得的信号波形，图16C所示的信号波形是通过把在数字信号转变点处的转变量向下限制到N比特数字信号的一个LSB而获得的。附加信号可以在附加信号发生电路106中得到，这是通过从由内插电路106a按顺序输出的线性内插数据中取出最低有效(M-N)比特而实现的，这是与图16E所示的N比特数字信号的±0.5LSB的范围相对应的(M-N)比特数字数据。

把所产生的附加信号提供给图14中的加法器104。而且还向加法器104提供被延迟电路103延迟了一个预定时间的N比特数字信号。因此，加法器104把附加信号作为最低有效位加到原始数字信号中，以便输出加出的M比特数字信号。以这样的方式确定延迟电路103的延迟时间，即可以把相应的附加信号加到经输入端101提供的N比特数字信号中。

如上所述，当把所产生的附加信号提供给加法器104的时候，能够从加法器104获得M比特数字数据。但是，这并不构成限制，还可以如图27所示优选一个平滑器106c，对线性内插数据进行多个取样周期的平滑。平滑器106c插在内插器106a和附加信号发生电路106b′之间，以平滑由内插器106a提供的线性内插数据并把平滑过的内插数据提供给附加信号发生电路106b′。即，附加信号发生电路106b′根据平滑过的内插数据产生(M-N)比特附加信号，并把所产生的附加信号提供给图14所示的加法器104。

更详细地讲，当序列线性内插数据是D1，D2，D3，D4，D5，D6，D7，…，的时候，例如线性插入数据D2被确定为(D1＋D2＋D3)/3，线性内插数据D3被确定为(D2＋D3＋D4)/3。换句话说，就是按顺序把三个取样周期的线性内插数据的平均值作为线性内插数据。如上所述，在线性内插数据已被平滑之后，取得预定的(M-N)比特数据。

图28以举例的方式表示了这样的情况，即把四个顺序取样周期的线性内插数据的平均值用作顺序取样周期的线性内插数据。在图28中，可以对由原始线性内插数据获得的内插线(由实线Lc所示)进行如虚曲线Sc所示的平滑。

在进行平滑处理的情况下，最好是根据内插线斜率的数值，改变用于进行平均运算的取样周期的数量。例如，在内插线的斜率较小的时候，最好增加平均运算所用的取样周期的数量。与此相反，当内插线的斜率较大的时候，最好减少平均运算所用的取样周期的数量。此外，当内插线的斜率方向发生改变(变成凸形或凹形)的时候，最好增加取样周期的数量。当按照这种情况来控制取样周期的数量的时候，可以得到更好的结果。

在如上所述按照内插线斜率的数值来改变平均所用的取样周期的数量的情况中，在插入线斜率的方向发生改变(以凸形或凹形)的部分，由内插线包围的部分的面积有时会变得小于由1/2^N分辨率(或一个LSB)的线所包围的凸形或凹形部分的矩形面积。为了解决这个问题，最好如参照图25C说明的那样事先增加Hc数值(三角形的高度)，以便使由内插线包围的部分的变得与由1/2^N分辨率(即一个LSB)的线所包围的凸形或凹形部分的矩形面积相等。

图29表示的是把附加信号加到N比特数字信号中的另一个实施例。在分别由图7和14所示的第一和第二实施例的加法器4和加法器104的情况中，加到N比特数字信号中的附加信号是在N比特±0.5LSB的范围内进行的。在图29所示的实施例中，向一个加法器4b提供电平被电平移动器4a向下减少一个LSB的N比特数字信号和幅度在零和+-个LSB之间的(M-N)比特附加信号。在这两个信号加完之后，加法器4b把加完的数字信号提供给电平移动器4c。电平移动器4c输出电平向下减少N比特的LSB/2，即减少M比特的8LSB的加完的数字信号。从电平移动器4c的输出可以获得和第一及第二个实施例的情况相同的M比特数字信号。

Claims (14)

1.一种信号处理方法，用于把N比特数字信号转换成M比特数字信号，其中M大于N，N比特数字信号是通过把一个模拟信号变换成一个数字信号来得到的，所说的信号处理方法包括的步骤有：

检测时间轴上的转变点和转变点之间的间隔，在这些转变点上依次顺排的N比特数字信号的数字信号在数值上发生改变；

响应于这些转变点和间隔产生(M-N)比特附加信号，所产生的(M-N)比特附加信号能够在N比特数字信号±0.5最低有效位范围内校正N比特数字信号的误差；

对(M-N)比特附加信号进行延迟使之与N比特数字信号的最低有效位相对应；和

把延迟的(M-N)比特附加信号与N比特数字信号相结合以产生M比特数字信号。

2.一种如权利要求1所述的信号处理方法，其中检测步骤包括的步骤有：

检测依次顺排的第一，第二和第三转变点；和

检测第一和第二转变点之间的第一间隔长度以及第二和第三转变点之间的第二间隔长度，和

产生步骤包括产生附加信号以便在第一信号处理周期中用附加信号对N比特数字信号进行线性内插的步骤，第一信号处理周期是在第一和第二间隔长度彼此相等而且数字信号在第二和第三转变点上数值转变的方向彼此相同的情况下，从第一第二转变点的中点到第二和第三转变点中点的间隔，或者第一信号处理周期与第一和第二间隔中较短的一个间隔相对应，而且在第二和第三转变点上的转变方向彼此相同，以及在第二信号处理周期中产生附加信号的步骤，第二信号处理周期是在当在第二和第三转变点上的转变方向彼此不相同的情况下，相应于第二间隔长度而预先确定的，在第二信号处理周期中以这样的方式产生附加信号，即由M比特数字信号所代表的模拟信号的积分值与由N比特数字信号所代表的模拟信号的积分值基本相等。

3.一种信号处理装置，用于把N比特数字信号转换成M比特数字信号，其中M大于N，N比特数字信号是通过把一个模拟信号转换成一个数字信号来获得的，所说的信号处理装置包括：

用于检测时间轴上的转变点和转变点之间的间隔的装置，在这些转变点上依次顺排的N比特数字信号的数字信号在数值上发生改变；

响应于这些转变点和间隔产生(M-N)比特附加信号的装置，所产生的(M-N)比特附加信号能够在N比特数字信号的±0.5最低有效位的范围内校正N比特数字信号的误差；

对(M-N)比特附加信号进行延迟使之与N比特数字信号的最低有效位相对应的装置；和

把延迟的(M-N)比特附加信号与N比特数字信号结合在一起以产生M比特数字信号的装置。

4.一种如权利要求3所述的信号处理装置，其中检测装置包括：

对依次顺排的第一，第二和第三转变点进行检测的装置；和

对第一与第二转变点之间的第一间隔长度和第二与第三转变点之间的第二间隔长度进行检测的装置，和

发生装置包括在第一信号处理周期中产生附加信号以便用附加信号对N比特数字信号进行线性内插的装置，第一信号处理周期是在第一和第二间隔长度彼此相等而且数字信号在第二和第三转变点上数值转变的方向彼此相同的情况下，从第一和第二转变点的中点到第二和第三转变点的另一个中点的间隔，或者第一信号处理周期与第一和第二间隔中校短的一个相对应而且转变方向在第二和第三转变点上彼此不相同，以及包括在第二信号处理周期中产生附加信号的装置，第二信号处理周期是在当在第二和第三转变点上的转变方向彼此不相同的情况下相应于第二间隔长度而预先确定的，在第二信号处理中以这样的方式产生附加信号，即由M比特数字信号代表的模拟值的积分值与由N比特数字信号代表的模拟值的积分值基本相等。

5.一种如权利要求3所述的信号处理装置，其中检测装置包括：

对N比特数字信号延迟一个由第一时钟信号实现的一个单位取样周期以产生依次顺排的数字信号的装置；

当数值彼此不相等时对所产生的依次顺排的数字信号的数值进行以较以产生比较信号的装置；

响应比较信号和与第一时钟信号相应相差180度的第二时钟信号，只有在被单位取样周期分隔的依次顺排的数字信号的数值彼此不相等的时候，才产生代表转变点的转变点信号的装置；和

响应第一时钟信号和转变点信号，对依次顺排的转变点之间的第一时钟信号的单位数量进行计数以检测周期的装置。

6.一种如权利要求5所述的信号处理装置，其中发生装置包括：

响应比较信号和转变点信号，与转变点信号同步地产生转变状态信号的装置，转变状态信号表示的是依次顺排的数字信号在转变点上的数值转变；

用转变点信号对转变状态信号进行延迟的装置；

根据延迟过的转变点信号，产生代表N比特数字信号处于极值时的周期的极值周期信号的装置；

检测周期长度差的装置；

贮存与极值的周期相应的第一(M-N)附加信号和与数值转变的周期相对应的第二(M-N)比特附加信号的装置；

响应长度差和极值周期信号读取第一(M-N)比特附加信号的装置；

响应转变状态信号读取第二(M-N)比特附加信号的装置；和

选择输出读取的第一和第二(M-N)比特附加信号的装置。

7.一种信号处理方法，用于把N比特数字信号转换成M比特数字信号，其中M大于N，N比特数字信号是通过把一个模拟信号转换成一个数字信号而获得的，所说的信号处理方法包括：

检测N比特数字信号的依次顺排的数字信号在时间轴上的所有转变点上的转变图形，在这些转变点上依次顺排的数字信号发生改变；

根据这些转变图形产生(M-N)比特附加信号，所产生的(M-N)比特附加信号能够在N比特数字信号±0.5最低有效位的范围内校正N比特数字信号的误差；

将(M-N)比特附加信号与N比特数字信号相结合，以便使(M-N)比特附加信号与N比特数字信号的最低有效位相对应，从而产生M比特数字信号。

8.一种如权利要求7所述的信号处理方法，其中检测步骤包括的步骤有：

检测依次顺排的第一，第二，第三和第四转变点，在这些转变点上两个依次顺排的数字信号在数值上发生变化；和

检测由检测过的四个转变点代表的转变图形，和

发生步骤包括的步骤是根据所检测的转变图形产生内插信号，以便相应于在第一和第二转变点之间已经进行过的另一个线性内插，在第二和第三转变点之间，在±0.5最低有效位的范围内对修正的数字信号进行线性内插，修正的数字信号是通过把在第二和第三转变点之间的一个转变点上的N比特数字信号数值向下限制一个最低有效位来获得的，这样，根据所产生的内插信号产生(M-N)比特附加信号。

9.一种信号处理装置，用于把N比特数字信号转换成M比特数字信号，其中M大于N，N比特数字信号是通过把一个模拟信号转换成一个数字信号而获得的，所说的装置包括：

对N比特数字信号的依次顺排的数字信号在时间轴上所有转变点上的转变图形进行检测的装置，在这些转变点上依次顺排的数字信号发生改变；

根据转变图形产生(M-N)比特附加信号的装置，所产生的(M-N)比特附加信号能够在N比特数字信号±0.5最低有效位的范围内校正N比特数字信号的误差；和

把(M-N)比特附加信号与N比特数字信号结合在一起使(M-N)比特附加信号与N比特数字信号的最低有效位相对应以产生M比特数字信号的装置。

10.一种如权利要求9所述的信号处理装置，其中检测装置包括：

对依次顺排的第一，第二，第三和第四转变点进行检测的装置，在这些转变点上两个相邻的数字信号在数值上发生改变；和

对由所检测的四个转变点所代表的转变图形进行检测的装置，和

发生装置包括相应于所检测的转变图形产生内插信号的装置，以便相应于在第一和第二转变点之间已经进行过的另一个线性内插，在第二和第三转变点之间，在±0.5最低有效位的范围内对修正的数字信号进行线性内插，修正的数字信号是通过把在第二和第三转变点之间的一个转变点上的N比特数字信号数值向下限制一个最低有效位而获得的，这样，根据所产生的内插信号产生(M-N)比特附加信号。

11.一种如权利要求9所述的信号处理装置，其中检测装置包括：

将N比特数字信号延迟一个由第一时钟信号实现的单位取样周期以产生依次顺排的数字信号的装置；

当数值彼此不相等的时候，对所产生的依次顺排的数字信号的数值进行比较，以产生比较信号和表示数值在转变点上增加或减少的转变状态信号的装置；

响应比较信号和在相位上与第一时钟信号相差180度的第二时钟信号，只有在被单位取样周期分隔的依次顺排的数字信号的数值彼此不相等的时候，才产生表示转变点的转变点信号的装置；

对第一时钟信号进行计数以产生计数信号的装置；

使转变状态信号和计数信号与转变点信号同步的装置；和

响应同步的转变状态信号和计数信号，产生依次顺排的数字信号的转变图形的装置。

12.一种如权利要求11所述的信号处理装置，其中发生装置包括：

使用计数信号和转变点信号对时间轴上的转变点之间的差进行检测的装置；

根据所检测的转变点之间的差和转变图形信号对N比特数字信号进行单位线性内插的装置；和

从被插入的N比特数字信号中取出最低有效(M-N)比特以产生(M-N)比特附加信号。

13.一种如权利要求12所述的信号处理装置，其中进行单位线性内插的装置对每四个依次顺排的转变点进行一次线性内插。

14.一种如权利要求12所述的信号处理装置，其中进行单位线性内插的装置包括：

对具有单位数量的依次顺排的转变点的每一个转变点组产生内插信号的装置；

对内插信号进行平均的装置；和

提供被平均的内插信号以对N比特数字信号进行线性内插的装置。

Images