CN112978673A - 微机电系统器件及其形成方法 - Google Patents

微机电系统器件及其形成方法 Download PDF

Info

Publication number
CN112978673A
CN112978673A CN202010994735.6A CN202010994735A CN112978673A CN 112978673 A CN112978673 A CN 112978673A CN 202010994735 A CN202010994735 A CN 202010994735A CN 112978673 A CN112978673 A CN 112978673A
Authority
CN
China
Prior art keywords
layer
cap
movable element
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010994735.6A
Other languages
English (en)
Inventor
郑钧文
张贵松
秦启航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112978673A publication Critical patent/CN112978673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00198—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising elements which are movable in relation to each other, e.g. comprising slidable or rotatable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00968—Methods for breaking the stiction bond
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5719—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using planar vibrating masses driven in a translation vibration along an axis
    • G01C19/5769—Manufacturing; Mounting; Housings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/0871—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system using stopper structures for limiting the travel of the seismic mass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/088—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system for providing wafer-level encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Micromachines (AREA)

Abstract

一种微机电系统(MEMS)器件包括：微机电系统衬底；至少一个可移动元件，在侧向上限定在上覆在所述微机电系统衬底之上的矩阵层内；以及顶盖衬底，通过接合材料部分接合到所述矩阵层。选自所述至少一个可移动元件的第一可移动元件位于第一腔室内部，所述第一腔室在侧向上以所述矩阵层为界且在垂直方向上以上覆在所述第一可移动元件之上的第一顶盖表面为界。所述第一顶盖表面包括多个朝下突出凸块的阵列，所述多个朝下突出凸块包括介电材料层的相应部分。所述多个朝下突出凸块中的每一者具有倒丘形垂直横截面轮廓。所述微机电系统器件可包括例如加速度计。

Description

微机电系统器件及其形成方法
技术领域
本公开实施例涉及一种微机电系统器件及其形成方法。
背景技术
微机电系统(Micro-electro mechanical system，MEMS)器件包括使用 半导体技术而制作的器件以形成机械特征及电特征。MEMS器件可包括具 有微米级或亚微米级尺寸的移动部件及用于将移动部件电耦合到电信号的 机构，电信号可为引发移动部件的移动的输入信号或因移动部件的移动而 产生的输出信号。MEMS器件是可与例如半导体器件等其他器件整合以充 当传感器或致动器的有用器件。
发明内容
根据本公开的实施例，一种微机电系统器件，包括微机电系统衬底、 至少一个可移动元件以及顶盖衬底。至少一个可移动元件在侧向上限定在 矩阵层内，所述矩阵层上覆在所述微机电系统衬底之上。顶盖衬底接合到 所述矩阵层，其中选自所述至少一个可移动元件的第一可移动元件位于第 一腔室内部，所述第一腔室在侧向上以所述矩阵层为界且在垂直方向上以 上覆在所述第一可移动元件之上的第一顶盖表面为界，且其中所述第一顶 盖表面包括多个朝下突出凸块的阵列，所述多个朝下突出凸块包括含凸块 材料层的相应部分。
根据本公开的实施例，一种形成微机电系统器件的方法，包括：形成 至少一个可移动元件，所述至少一个可移动元件在侧向上限定在位于微机 电系统衬底之上的矩阵层内；在顶盖衬底的前侧上形成凹陷区；在所述顶 盖衬底的最上表面之上及所述顶盖衬底的所述凹陷区中形成顶盖侧接合介 电层；在所述凹陷区内形成延伸穿过所述顶盖侧接合介电层至所述顶盖衬 底中的多个沟槽；在所述顶盖侧接合介电层之上形成含凸块材料层，其中 所述含凸块材料层的上覆在所述多个沟槽之上的多个部分形成多个朝上突 出凸块的阵列；以及将所述顶盖衬底接合到所述矩阵层，从而使得所述顶 盖衬底的所述前侧面对所述矩阵层，且第一腔室是由所述矩阵层及所述顶 盖衬底形成，所述第一腔室包括选自所述至少一个可移动元件的第一可移 动元件，其中所述多个朝上突出凸块的所述阵列的表面在接合期间上下颠 倒地放置在所述第一可移动元件之上之后在所述第一腔室内提供第一顶盖 表面。
根据本公开的实施例，一种形成微机电系统器件的方法，包括：形成 至少一个可移动元件，所述至少一个可移动元件在侧向上限定在位于微机 电系统衬底之上的矩阵层内；在顶盖衬底的前侧上形成多个第一沟槽；使 所述顶盖衬底的包括所述多个第一沟槽的区在垂直方向上凹陷，其中在所 述顶盖衬底的凹陷区中形成凹陷水平表面，且复制所述多个第一沟槽的图 案的多个第二沟槽在垂直方向上从所述凹陷水平表面朝下延伸；在所述顶 盖衬底的最上表面之上及所述顶盖衬底的所述凹陷区中形成含凸块材料 层，其中所述含凸块材料层的上覆在所述多个第二沟槽之上的多个部分形 成多个朝上突出凸块的阵列；以及将所述顶盖衬底接合到所述矩阵层，从 而使得所述顶盖衬底的所述前侧面对所述矩阵层，且第一腔室由所述矩阵 层及所述顶盖衬底形成，所述第一腔室包括选自所述至少一个可移动元件 的第一可移动元件，其中所述多个朝上突出凸块的所述阵列的表面在接合 期间上下颠倒地放置在所述第一可移动元件之上之后在所述第一腔室内提 供第一顶盖表面。
附图说明
结合附图阅读以下详细说明，会更好地理解本发明的方面。注意，根 据本工业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰 起见，可任意增大或减小各种特征的尺寸。
图1A是根据本发明实施例，用于在矩阵材料层之上形成第一介电材料 层之后形成MEMS结构的示例性结构的垂直横截面图。
图1B是根据本发明实施例，在形成第一导电材料层之后的示例性结构 的垂直横截面图。
图1C是根据本发明实施例，在形成第二介电材料层之后的示例性结构 的垂直横截面图。
图1D是根据本发明实施例，在形成第二导电材料层之后的示例性结构 的垂直横截面图。
图1E是根据本发明实施例，在形成第三介电材料层且贴合MEMS衬 底之后的示例性结构的垂直横截面图。
图1F是根据本发明实施例，在将矩阵材料层薄化之后的示例性结构的 垂直横截面图。
图1G是根据本发明实施例，在形成矩阵侧接合介电层之后的示例性结 构的垂直横截面图。
图1H是根据本发明实施例，在将矩阵材料层图案化成可移动元件及矩 阵层之后的示例性结构的垂直横截面图。
图1I是根据本发明实施例，在通过移除第一介电材料层的部分而从第 一介电材料层拆离可移动元件之后的示例性结构的垂直横截面图。
图2A是根据本发明实施例，用于在形成第一凹陷区之后形成顶盖结构 的第一示例性结构的垂直横截面图。
图2B是根据本发明实施例，在形成顶盖侧接合介电层之后的第一示例 性结构的垂直横截面图。
图2C是根据本发明实施例，在第一凹陷区中形成穿过顶盖侧接合介电 层的开口之后的第一示例性结构的垂直横截面图。
图2D是根据本发明实施例，在穿过顶盖侧接合介电层的开口之下形成 沟槽之后的第一示例性结构的垂直横截面图。
图2E是图2D中的区E的放大图。
图2F是图2D所示第一示例性结构的第一构造的俯视图。
图2G是图2D所示第一示例性结构的第二构造的俯视图。
图2H是根据本发明实施例，在形成含凸块材料层之后的第一示例性结 构的垂直横截面图。
图2I是图2H中的区I的放大图。
图2J是图2H所示第一示例性结构的第一构造的俯视图。
图2K是图2H所示第一示例性结构的第二构造的俯视图。
图2L是根据本发明实施例，在移除含凸块材料层的顶部水平部分之后 的第一示例性结构的垂直横截面图。
图2M是根据本发明实施例，在顶盖侧接合介电层中形成第一刻蚀掩 模层及开口之后的第一示例性结构的垂直横截面图。
图2N是根据本发明实施例，在形成第二刻蚀掩模层且使顶盖衬底的一 部分在垂直方向上凹陷之后的第一示例性结构的垂直横截面图。
图2O是根据本发明实施例，在形成第二凹陷区之后的第一示例性结构 的垂直横截面图。
图3是根据本发明实施例的第一示例性微机电系统(MEMS)器件。
图4A是根据本发明实施例，用于在形成图案化硬掩模层之后形成顶盖 结构的第二示例性结构的垂直横截面图。
图4B是根据本发明实施例，在形成图案化刻蚀掩模层之后的第二示例 性结构的垂直横截面图。
图4C是根据本发明实施例，在形成第一沟槽及处理中凹陷区 (in-processrecess region)之后的第二示例性结构的垂直横截面图。
图4D是根据本发明实施例，在形成第一凹陷区及在垂直方向上从第一 凹陷区延伸的第二沟槽之后且在形成第二凹陷区之后的第二示例性结构的 垂直横截面图。
图4E是根据本发明实施例，在形成含凸块材料层之后的第二示例性结 构的垂直横截面图。
图4F是图4E中的区F的放大图。
图4G是图4E所示第二示例性结构的第一构造的俯视图。
图4H是图4E所示第二示例性结构的第二构造的俯视图。
图5是根据本发明实施例的第二示例性微机电系统(MEMS)器件。
图6是示出形成根据本发明实施例的MEMS器件总成的操作的工艺流 程图。
图7是示出形成根据本发明另一实施例的MEMS器件总成的操作的工 艺流程图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例 或实例。以下阐述组件及排列的具体实例以简化本发明。当然，这些仅为 实例且不旨在进行限制。例如，在以下说明中将第一特征形成在第二特征 之上或第二特征上可包括第一特征与第二特征被形成为直接接触的实施 例，且也可包括在第一特征与第二特征之间可形成附加特征、从而使得第 一特征与第二特征可能不直接接触的实施例。另外，本发明可能在各种实 例中重复使用参考编号和/或字母。此种重复使用是出于简单及清晰的目的， 而非自身表示所论述的各种实施例和/或构造之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下”、“在...下面”、“下 部”、“上方”、“上部”等空间相对性用语来阐述图中所示的一个元件或特征 与另一(其他)元件或特征的关系。所述空间相对性用语旨在囊括除图中 所绘示取向以外器件在使用或操作中的不同取向。装置可具有其他取向(旋 转90度或其他取向)，且本文中所使用的空间相对性描述语可同样相应地 进行解释。
本发明涉及包含凸块终止件(stopper)结构的微机电系统(MEMS) 器件及用于形成MEMS器件的方法。一些MEMS器件可包括MEMS总成 (assembly)层及顶盖结构层。MEMS总成可包括移动板(即，可移动元 件)或记录器件的加速度或器件的角速度的感测元件。有时，由于MEMS 总成中的移动板是微米级的，因此移动板可能由于粘滞(stiction)而粘附 到互补顶盖结构，互补顶盖结构与MEMS总成一起包含移动板。在面积低 于微米级的两个表面紧靠(如在加速度计中一样)的情况下，所述两个表 面可能粘附在一起。在此种尺度下，静电力和/或范德瓦耳斯(Van der Waals) 力及氢键合力变得重要。两个此种表面以此种方式粘附在一起的现象也称 为粘滞。粘滞可与氢键合或残留污染有关。本文中所述的各种实施例在顶 盖结构中提供凸块结构。凸块结构会减小可与MEMS总成的移动板接触的 顶盖结构的表面积。通过减小接触表面的表面积，粘滞的可能性也可降低。
参照图1A，示出用于形成根据本发明实施例的MEMS总成的示例性 结构。示例性结构包括矩阵材料层10L。矩阵材料层10L可包含第一半导 体材料，第一半导体材料可包括可被掺杂以局部地更改导电性的硅、锗、 硅-锗合金或化合物半导体材料或者处于本发明的所设想范围内的其他适合 的材料。在一个实施例中，尽管也可使用更小的厚度和更大的厚度，然而 矩阵材料层10L的厚度可介于30微米到1毫米(mm)范围内。在一个实 施例中，矩阵材料层10L的上部部分可包括植氢层(hydrogen-implanted layer)以便随后能够使矩阵材料层10L的下部部分裂解(cleave)。在此种 情形中，尽管也可使用更小的深度和更大的深度，然而植氢层距矩阵材料 层10L的顶表面的深度可介于100纳米(nm)到3微米范围内，例如300nm 到1,000nm。示例性结构可包括用于形成包括至少一个微机电系统(MEMS) 器件的各种器件的各种区。例如，示例性结构可包括第一器件区101及第 二器件区102。在非限制性示例性实例中，可在第一器件区101中形成用于 测量线性加速度的加速度计的组件，且可在第二器件区102中形成用于测 量角速度的陀螺仪(gyroscope)。在其他非限制性实施例中，可形成具有重 复的第一器件区101或第二器件区102的结构，以形成多个相同类型的传 感器。
可在矩阵材料层10L的顶表面之上形成第一介电材料层20。第一介电 材料层20可包含例如氧化硅、氮化硅、有机硅酸盐玻璃、多孔低介电常数 (low-k)介电材料或旋涂玻璃(spin-on glass，SOG)材料等介电材料。也 可使用处于本发明的所设想范围内的其他适合的材料。可通过化学气相沉 积、物理气相沉积或旋转涂布来沉积第一介电材料层20。尽管也可使用更 小的厚度和更大的厚度，然而第一介电材料层20的厚度可介于100nm到 600nm范围内。在一个实施例中，第一介电材料层20可包含通过原硅酸四 乙酯(tetraethylorthosilicate，TEOS)的分解而形成的致密化的未经掺杂硅 酸盐玻璃材料。
参照图1B，可通过光刻工艺与至少一种刻蚀工艺的组合来将第一介电 材料层20图案化，以形成可包括线空腔及通孔空腔的各种空腔。例如，可 在第一介电材料层20之上施加第一光刻胶层(未示出)，且可以光刻方式 将所述第一光刻胶层图案化，以形成从中穿过的通孔开口。可实行第一各 向异性刻蚀以经由第一介电材料层20的上部部分转移通孔开口的图案以形 成通孔空腔。可移除第一光刻胶层，且可在第一介电材料层20之上施加第二光刻胶层(未示出)。可以光刻方式将所述第二光刻胶层图案化，以形成 从中穿过的线形开口。可实行第二各向异性刻蚀工艺以经由第一介电材料 层20的上部部分转移线形开口的图案以形成线空腔，且将通孔空腔延伸到 矩阵材料层10L的顶表面。可例如通过灰化工艺(ashing process)或其他 合适的工艺移除第二光刻胶层。可在通孔空腔及线空腔中沉积至少一种导 电材料(第一导电结构22)。可从包括第一介电材料层20的顶表面的水平 面上方移除所述至少一种导电材料(第一导电结构22)的过量部分。第一 介电材料层20中的所述至少一种导电材料的其余部分构成第一导电结构 22。第一导电结构22可包含经掺杂半导体材料(例如经掺杂多晶硅)或者 例如元素金属、金属间合金、导电金属氮化物材料或金属半导体化合物(例 如，金属硅化物)等金属材料。
参照图1C，可在第一导电结构22及第一介电材料层20之上沉积第二 介电材料层30。第二介电材料层30可包含例如氧化硅、氮化硅、有机硅酸 盐玻璃、多孔低k介电材料或旋涂玻璃(SOG)材料等介电材料。也可使 用处于本发明的所设想范围内的其他适合的材料。可通过化学气相沉积、 物理气相沉积或旋转涂布来沉积第二介电材料层30。尽管也可使用更小的 厚度和更大的厚度，然而第二介电材料层30的厚度可介于100nm到600nm 范围内。在一个实施例中，第二介电材料层30可包括层堆叠，所述层堆叠 包括多个介电材料层，所述多个介电材料层包括例如氮化硅层或氧化铝层 等刻蚀终止层。在对第二介电材料层30使用层堆叠的情形中，层堆叠内的 上部层可包含通过原硅酸四乙酯(TEOS)的分解而形成的致密化的未经掺 杂硅酸盐玻璃材料。可将第二介电材料层30图案化以形成各种通孔空腔。 在穿过第二介电材料层30的每一通孔空腔的底部处可实体地暴露出相应的 第一导电结构22的顶表面。
参照图1D，可在穿过第二介电材料层30的通孔空腔中且在第二介电 材料层30之上沉积至少一种导电材料。可例如通过在所述至少一种导电材 料上方施加光刻胶层并将光刻胶层图案化以及经由所述至少一种导电材料 转移光刻胶层的图案来将所述至少一种导电材料图案化。随后，可例如通 过灰化工艺或其他适合的工艺移除光刻胶层。所述至少一种导电材料的其 余图案化部分可构成第二导电结构32。第二导电结构32可包含经掺杂半导 体材料(例如经掺杂多晶硅)或者例如元素金属、金属间合金、导电金属 氮化物材料或金属半导体化合物(例如，金属硅化物)等金属材料。
一般来说，可在位于矩阵材料层10L之上的相应介电材料层(第一介 电材料层20、第二介电材料层30)之上或相应介电材料层(第一介电材料 层20、第二介电材料层30)内形成至少一个层级的导电结构(第一导电结 构22、第二导电结构32)。可使用各种图案化方法来形成所述至少一个层 级的导电结构(第一导电结构22、第二导电结构32)与所述至少一个介电 材料层(第一介电材料层20、第二介电材料层30)的组合。此种图案化方 法包括但不限于单镶嵌图案化方法(single damascene patterning method)、 双镶嵌图案化方法(dual damascene patterning method)、层沉积和图案化方 法等。在矩阵材料层10L中存在植氢层(未示出)的情形中，可将加工温 度选择成低于可允许植氢层内的氢原子裂解(其可在介于500摄氏度到600 摄氏度范围的温度下发生)的温度。尽管本文中阐述仅两个层级的导电结 构(第一导电结构22、第二导电结构32)，然而据理解，可视需要在实施 例结构中形成尽可能多层级的导电结构。可将导电结构(第一导电结构22、 第二导电结构32)的图案优化，以便能够实现随后要形成的各种MEMS器 件的功能。
参照图1E，可在最上导电结构(例如第二导电结构32)之上沉积介电 材料层。所沉积的介电材料层在本文中称作远端介电材料层(distal dielectric material)或第三介电材料层40(在所沉积的介电材料层形成在第二导电结 构32上的实施例中)。在一个实施例中，所沉积的介电材料层可为厚度介 于100nm到1,000nm范围内的氧化硅层。
可在第三介电材料层40的顶表面之上形成衬底，或者可将衬底贴合到 第三介电材料层40的顶表面。所贴合的衬底可为处置衬底(handle substrate)，处置衬底随后用于对包括矩阵材料层10L、第一介电材料层20、 第一导电结构22、第二介电材料层30、第二导电结构32及第三介电材料 层40的下伏材料层提供机械支撑。考虑到矩阵材料层随后被图案化成 MEMS器件的可移动元件，所贴合的衬底在本文中称作MEMS衬底50。尽 管也可使用更小的厚度和更大的厚度，然而MEMS衬底50的厚度可介于 30微米到3mm范围内，例如100微米到1mm。MEMS衬底50可为半导 体衬底、导电衬底、绝缘衬底或包括多个层的复合衬底。在一个实施例中， MEMS衬底50可为例如可商业购得的硅衬底等半导体衬底。可例如使用氧化物到半导体接合(oxide-to-semiconductor bonding)在第三介电材料层40 之上形成MEMS衬底50或者将MEMS衬底50贴合到第三介电材料层40。
参照图1F，可将矩阵材料层10L薄化，以提供薄化矩阵材料层10T。 尽管也可使用更小的厚度和更大的厚度，然而薄化矩阵材料层10T的厚度 可介于100nm到10微米范围内，例如300nm到5微米。在一个实施例中， 可通过研磨、抛光、各向同性刻蚀工艺、各向异性刻蚀工艺或其组合来实 行对矩阵材料层10L的薄化。在可在矩阵材料层10L内设置植氢层的实施 例中，可使用裂解工艺(cleaving process)来移除矩阵材料层10L的比植氢 层距MEMS衬底50更远的远端部分。对于裂解工艺，可在介于500摄氏 度到600摄氏度范围内的高温工艺下实行退火，以在矩阵材料层10L内的 植氢层的层级处引发氢原子的鼓泡(bubbling)。随后，可将示例性结构翻 转，从而使得薄化矩阵材料层10T面朝上，且MEMS衬底50面朝下。
参照图1G，可在薄化矩阵材料层10T的顶表面上沉积接合材料以形成 接合介电层，所述接合介电层在本文中称作矩阵侧(matrix-side)接合介电 层62。矩阵侧接合介电层62的接合材料可包括氧化硅、聚合物材料或介电 粘附材料。在一个实施例中，尽管也可使用更小的厚度和更大的厚度，然 而矩阵侧接合介电层62包含氧化硅且厚度介于100nm到1,000nm范围内。 可将矩阵侧接合介电层62图案化，从而形成开口，所述开口可在随后要从薄化矩阵材料层10T中图案化出可移动元件的区域(例如，区101及区102) 中以及随后要经由薄化矩阵材料层10T形成刻蚀剂触及孔洞(etchant access hole)的区域中。
参照图1H，可在薄化矩阵材料层10T及矩阵侧接合介电层52之上施 加光刻胶层(未示出)，且可以光刻方式将所述光刻胶层图案化以形成开口， 所述开口在界定间隙19的区域中，所述间隙19在随后要从薄化矩阵材料 层10T中图案化出的可移动元件与矩阵层之间。换句话说，光刻胶层中的 开口的图案可包括随后要从薄化矩阵材料层10T中图案化出的可移动元件 与矩阵层之间的间隙19的图案。此外，光刻胶层中的开口的图案可包括随后要经由薄化矩阵材料层10T形成的刻蚀剂触及孔洞的图案。
可实行各向异性刻蚀工艺，以经由薄化矩阵材料层10T转移光刻胶层 中的开口的图案。可将薄化矩阵材料层10T划分成多个部分，所述多个部 分包括可移动元件(可移动元件10a、可移动元件10b)及在侧向上环绕可 移动元件(可移动元件10a、可移动元件10b)中的每一者的矩阵层10。一 般来说，可移动元件(可移动元件10a、可移动元件10b)可包括能够进行 弯曲、振动、变形、移位、旋转、扭曲及其他类型的形状、位置和/或取向(orientation)变化的任何元件。在例示性实例中，可移动元件(可移动元 件10a、可移动元件10b)可包括用于加速度计中的第一可移动元件10a及 用于陀螺仪中的第二可移动元件10b。可从薄化矩阵材料层10T中图案化出 附加可移动元件(未示出)。薄化矩阵材料层10T的在侧向上环绕可移动元 件(可移动元件10a、可移动元件10b)中的每一者的连续的其余部分构成 MEMS器件的固定部分，可测量可移动元件(可移动元件10a、可移动元件 10b)相对于所述固定部分的相对移动。MEMS器件的固定的其余部分在本 文中称作矩阵层10。可移动元件(可移动元件10a、可移动元件10b)与矩 阵层10可包含相同的材料。在一个实施例中，可移动元件(可移动元件10a、 可移动元件10b)与矩阵层10可包含相同的半导体材料，所述半导体材料 在本文中称作第一半导体材料。可移动元件(可移动元件10a、可移动元件10b)的子集和/或部分可视需要被P型掺杂剂和/或n型掺杂剂掺杂。可在 矩阵层10与各种可移动元件(可移动元件10a、可移动元件10b)之间形 成朝下延伸到第一介电材料层20的间隙19。
参照图1I，可通过移除第一介电材料层20的部分而从第一介电材料层 20拆离可移动元件(可移动元件10a、可移动元件10b)，第一介电材料层 20的所述部分经由在矩阵层10与各种可移动元件(可移动元件10a、可移 动元件10b)之间垂直延伸的间隙19连接到周遭环境。可将各向同性刻蚀 剂施加到间隙19中以移除第一介电材料层20的连接到间隙19的部分，所 述各向同性刻蚀剂刻蚀对于矩阵层10、可移动元件(可移动元件10a、可 移动元件10b)、矩阵侧接合介电层62、第一导电结构22以及第二介电材 料层30内的最上子层(其可为刻蚀终止介电层)的材料具有选择性的第一 介电材料层20的材料。例如，第一介电材料层20可包含硼硅酸盐玻璃、 有机硅酸盐玻璃、多孔低k介电材料或溶解在有机溶剂中的聚合物材料， 矩阵侧接合介电层62可包括致密化的未经掺杂硅酸盐玻璃，且第二介电材料层30的最上子层可包含氮化硅或氧化铝。可在可移动元件(可移动元件 10a、可移动元件10b)之下形成在侧向上延伸的空腔29，以从下伏结构(例 如第一导电结构22、第一介电材料层20等)拆离可移动元件(可移动元件 10a、可移动元件10b)。提供MEMS总成，MEMS总成可包括MEMS衬底 50、形成在介电材料层(第一介电材料层20、第二介电材料30、第三介电 材料层40)之上或介电材料层(第一介电材料层20、第二介电材料30、第 三介电材料层40)内且上覆在MEMS衬底50之上的导电结构(第一导电 结构22、第二导电结构32)以及包围在MEMS总成中且上覆在介电材料 层(第一介电材料层20、第二介电材料层30、第三介电材料层40)之上的 矩阵层10与可移动元件(可移动元件10a、可移动元件10b)的组合。一 般来说，至少一个可移动元件(可移动元件10a、可移动元件10b)可在侧 向上限定在位于MEMS衬底50之上的矩阵层10内，且图案化的矩阵侧接 合介电层62可位于矩阵层10的顶表面上。
参照图2A，示出用于形成顶盖结构的第一示例性结构。第一示例性结 构包括衬底，所述衬底在本文中称作顶盖衬底70。顶盖衬底70可包含半导 体材料、绝缘材料和/或导电材料。在一个实施例中，顶盖衬底70可包含半 导体材料，所述半导体材料在本文中称作第二半导体材料。例如，顶盖衬 底70可包括硅衬底。尽管也可使用更小的厚度和更大的厚度，然而顶盖衬 底70的厚度可在60微米到1mm范围内。在一个实施例中，可在顶盖衬底 70的背侧上设置例如场效晶体管(未示出)等互补金属氧化物半导体 (complementarymetal-oxide-semiconductor，CMOS)器件。
顶盖衬底70可具有以图1I中所示MEMS总成的各种器件区(第一器 件区101、第二器件区102)的图案的镜像图案排列的多个器件区。例如， 顶盖衬底70可包括第一器件区201、第二器件区202及可选的附加器件区 (未示出)。顶盖衬底70的第一器件区201可具有图1I所示MEMS总成的 第一器件区101的镜像形状，且顶盖衬底70的第二器件区202可具有图1I 所示MEMS总成的第二器件区102的镜像形状。
可在顶盖衬底70的顶表面之上施加光刻胶层77。随后，可以光刻方式 将光刻胶层77图案化，以形成从中穿过的开口。光刻胶层77中的开口中 的一者可形成在图1I所示MEMS总成中的第一可移动元件10a的区域的镜 像区域中。可实行刻蚀工艺，以使顶盖衬底70的顶表面的未被光刻胶层77 覆盖的部分凹陷。例如，可实行各向异性刻蚀工艺，以使顶盖衬底70的顶 表面的位于未被光刻胶层77掩盖的区域中的部分在垂直方向上凹陷。可在 第一器件区201的位于顶盖衬底70的前侧上的区域内形成第一凹陷区71a。 可在第一凹陷区71a的体积之下形成水平凹陷表面。尽管也可使用更小的 垂直偏移距离和更大的垂直偏移距离，然而第一凹陷区71a的水平凹陷表 面与顶盖衬底70的最上表面之间的垂直偏移距离(其为垂直凹陷距离)可 介于300nm到6微米范围内，例如600nm到3微米。随后，可例如通过灰化移除光刻胶层77。
参照图2B，可在顶盖衬底70的顶侧上沉积接合材料，以形成接合介 电层，所述接合介电层在本文中称作顶盖侧(cap-side)接合介电层72。顶 盖侧接合介电层72的接合材料可包括氧化硅、聚合物材料或介电粘附材料。 在一个实施例中，顶盖侧接合介电层72可包含与矩阵侧接合介电层62相 同的接合材料。在一个实施例中，尽管也可使用更小的厚度和更大的厚度， 然而顶盖侧接合介电层72可包含氧化硅且厚度可介于100nm到1,000nm 范围内。可共形地或非共形地沉积顶盖侧接合介电层72。例如，顶盖侧接 合介电层72可包含通过原硅酸四乙酯的分解而形成的未经掺杂硅酸盐玻 璃。可在顶盖衬底70的最上(未凹陷)表面及凹陷表面之上形成顶盖侧接 合介电层72。
参照图2C，可在顶盖侧接合介电层72之上施加光刻胶层78，且可以 光刻方式将光刻胶层78图案化以形成从中穿过的开口73的阵列。在不同 实施例中，光刻胶层78中的开口73的阵列可具有一个周期性的线和空间 图案、彼此相交以形成交叉点的两个周期性的线和空间图案或者具有离散 开口的二维周期性阵列。如果两个周期性的线和空间图案彼此相交，则长 度方向的线图案可在第一周期性的线和空间图案与第二周期性的线和空间 图案之间彼此垂直。尽管也可使用更小的尺寸和更大的尺寸，然而每一开 口的宽度可介于30nm到600nm范围内，且每一空间的宽度可介于30nm 到1,200nm范围内。可实行例如第一各向异性刻蚀工艺等刻蚀工艺，以经 由顶盖侧接合介电层72转移光刻胶层78中的图案。
参照图2D、图2E、图2F及图2G，可通过第二各向异性刻蚀工艺将顶 盖侧接合介电层中的开口73的图案转移到顶盖衬底70的下伏部分中。第 二各向异性刻蚀工艺可使用光刻胶层78作为刻蚀掩模层。在一个实施例中， 在第二各向异性刻蚀工艺期间，光刻胶层78可能被消耗掉，且可使用顶盖 侧接合介电层72作为刻蚀掩模层。在另一实施例中，可例如通过灰化来移 除光刻胶层78，且可使用顶盖侧接合介电层72作为刻蚀掩模层。可经由顶盖侧接合介电层72在开口的阵列之下形成沟槽75的阵列。沟槽75可经由 顶盖侧接合介电层72形成在开口之下，且重复顶盖侧接合介电层72中的 开口的图案。如在顶盖侧接合介电层72的位于第一凹陷区71a中的顶表面 与沟槽75的最下表面之间测量的沟槽75的深度可介于200nm到4,000nm 范围内。可将沟槽75的深度优化，以平衡制造成本与除气(degassing)能 力。例如，如果沟槽75的深度超过4,000nm，则可能会显著延长各向异性 刻蚀工艺的持续时间，且各向异性刻蚀步骤的加工成本可能变得高得不经 济。如果沟槽75的深度小于200nm，则可能在沟槽75中提供的出气 (outgassing)材料的体积可能不足以提供足够的出气，且空腔内部的压力 可能即使在出气之后仍然低得不可接受。
沟槽75可穿过顶盖侧接合介电层72延伸到第一凹陷区71a内的顶盖 衬底70中。沟槽75可形成为图2F中所示的一维阵列或图2G中所示的二 维阵列。在一维阵列中，单位图案(例如单个沟槽75的图案)在一个方向 上进行重复，而在二维阵列中，单位图案(例如两个垂直的沟槽75相交出 的交叉点的图案)在两个方向上进行重复。
参照图2H、图2I、图2J及图2K，可通过非共形沉积工艺沉积含凸块 材料层82。含凸块材料层82包括如下文将阐述的凸块的阵列。含凸块材料 层82可包含缓冲材料，所述缓冲材料包括半导体材料及出气介电材料中的 至少一种。缓冲材料可由半导体材料组成，可由出气介电材料组成，或者 可包括半导体材料与出气介电材料的组合。在一个实施例中，含凸块材料 层82可包含非晶硅和/或本质上由非晶硅组成，所述非晶硅可为未经掺杂非 晶硅或经掺杂非晶硅。作为另外一种选择，或者附加地，含凸块材料层82 可包含出气介电材料和/或本质上由出气介电材料组成。出气介电材料可包 括未经掺杂硅酸盐玻璃、经掺杂硅酸盐玻璃或其组合。在含凸块材料层82 包含出气介电材料的情形中，气体可在沉积含凸块材料层82期间被陷获 (trap)在含凸块材料层82中，且随后可释放到真空空腔(例如随后要形 成的第一空腔以包含图1I中所示第一可移动元件10a)中。在例示性实例 中，含凸块材料层82可包含通过原硅酸四乙酯的等离子体分解而形成的未 经掺杂硅酸盐玻璃。作为另外一种选择，含凸块材料层82可包含氮氧化硅 或其他适合的介电出气材料。在一个实施例中，可在不高于约500摄氏度 的温度下沉积含凸块材料层82。例如，可在等离子体增强型化学气相沉积 (plasma enhanced chemical vapor deposition，PECVD)工艺中沉积含凸块 材料层82。沉积温度可介于约300摄氏度到约500摄氏度范围内，且硅烷、 乙硅烷、原硅酸四乙酯或其他用于缓冲材料的合适的前驱气体(precursor gas)可在等离子体环境下分解。含凸块材料层82在平的水平表面上的厚度 可介于30nm到600nm范围内，例如600nm到300nm。一般来说，含凸 块材料层82的厚度可大于沟槽75的宽度的一半，且含凸块材料层82的厚 度被选择成可保持地形变化(凸块)，地形变化(凸块)是由于在沟槽75 之上形成密封而造成的。在此种情形中，含凸块材料层82的厚度可小于沟 槽75的宽度。在沟槽75的宽度介于60nm到600nm范围内的情形中，含 凸块材料层82的厚度可大于沟槽75的宽度的一半(例如大于30nm)，且 可小于沟槽75的宽度的四倍(例如，小于600nm)。
可在顶盖侧接合介电层72之上形成含凸块材料层82。形成含凸块材料 层82的沉积工艺的非共形本质使得在沟槽85内形成空隙79。具体来说， 非共形沉积工艺可在沟槽75的侧壁上沉积含凸块材料层82的缓冲材料， 从而使得沟槽75的侧壁衬(line)有缓冲材料。当在非共形沉积工艺期间 含凸块材料层82的缓冲材料在沟槽75的上部周边处比在沟槽75的底部处 以更高的沉积速率累积时，在每一沟槽75的顶部处会出现夹止(pinch-off)。 因此，非共形沉积工艺在沟槽75的未被缓冲材料填充的体积中形成空隙79。
此外，所沉积缓冲材料在沟槽75的顶部部分处夹止会造成含凸块材料 层82的顶表面局部凸起，从而形成丘(hillock)或凸块。因此，含凸块材 料层82的上覆在沟槽75之上的部分形成朝上突出的多个凸块82B的阵列。 一般来说，可通过非共形沉积工艺来形成含凸块材料层82，非共形沉积工 艺使朝上突出的多个凸块82B中的每一者形成为具有丘形垂直横截面轮 廓。朝上突出的多个凸块82B中的每一者上覆在多个空隙79中的相应空隙 79之上。朝上突出的多个凸块82B的最上表面与水平面之间的垂直距离可 在含凸块材料层82的水平延伸部分的厚度的105％到150％范围内，例如 31.5nm到900nm，水平面包括顶盖侧接合介电层72与含凸块材料层82 的水平延伸部分之间的界面。
在一个实施例中，朝上突出的多个凸块82B可具有丘形垂直横截面轮 廓。顶盖衬底70的第一器件区201可具有在垂直方向上从顶盖衬底70的 最上水平表面朝上偏移的垂直凹陷水平表面。沟槽75在垂直方向上从顶盖 衬底70的垂直凹陷水平表面朝下延伸到顶盖衬底70中，且位于朝上突出 的多个凸块82B中的相应朝上突出的凸块82B之下。沟槽75内的空隙79 可不具有任何固相材料或任何液相材料。空隙79可包含在沟槽75的侧壁 内，且可位于相应朝上突出的凸块82B之下。沟槽75的表面可衬有含凸块 材料层82的缓冲材料。多个空隙79中的每一者包括包封空腔，所述包封 空腔由含凸块材料层82的缓冲材料的相应连续表面界定而无从中穿过的任 何孔洞。
参照图2L，可从顶盖侧接合介电层72的水平顶表面上方移除含凸块材 料层82的顶部水平部分。例如，可实行化学机械平坦化工艺，以移除含凸 块材料层82的上覆在顶盖侧接合介电层72之上的水平部分。含凸块材料 层82的其余部分可在侧向上限定在第一凹陷区71a的周边内。
参照图2M，可在含凸块材料层82及顶盖侧接合介电层72之上形成第 一刻蚀掩模层92。第一刻蚀掩模层92可包含例如氮化矽或介电金属氧化物 等硬掩模材料。可将第一刻蚀掩模层92图案化，以在第二器件区202内形 成开口。可实行例如各向同性刻蚀工艺或各向异性刻蚀工艺等刻蚀工艺来 刻蚀穿过顶盖侧接合介电层72的位于第一刻蚀掩模层92的开口之下的实 体地暴露出的部分。因此，可在第二器件区202中形成穿过顶盖侧接合介 电层72的开口91。
参照图2N，可形成第二刻蚀掩模层93，以覆盖穿过顶盖侧接合介电层 72的开口91的区域的一小部分。第二刻蚀掩模层93可为图案化硬掩模层， 或者可为图案化软掩模层(例如图案化光刻胶层)。在一个实施例中，第二 刻蚀掩模层93可覆盖第二器件区202中的顶盖侧接合介电层72中的开口 的中心区。可通过各向异性刻蚀工艺使顶盖衬底70的未掩盖部分在垂直方 向上凹陷来形成凹陷区，所述未掩盖部分未被第一刻蚀掩模层92覆盖或未 被第二刻蚀掩模层93覆盖，所述凹陷区在本文中称作处理中(in-process) 凹陷区81。“处理中”元件指代随后被修改的元件。随后，可相对于第一刻 蚀掩模层92选择性地移除第二刻蚀掩模层93。
参照图2O，可实行各向异性刻蚀工艺，以使顶盖衬底70的未被第一 刻蚀掩模层92掩盖的部分在垂直方向上凹陷。可在穿过顶盖侧接合介电层 72的开口91的区域内形成第二凹陷区71b。随后，可相对于顶盖侧接合介 电层72及含凸块材料层82选择性地移除第一刻蚀掩模层92。
第二凹陷区71b(如果提供的话)是可形成为与第一凹陷区71a相邻的 附加凹陷区。第二凹陷区71b包括从第二凹陷区71b的凹陷表面朝上突出 的附加朝上突出凸块。第二凹陷区71b的凹陷表面可位于处理中凹陷区81 的区域内，且附加朝上突出凸块可在侧向上由第二凹陷区71b的凹陷表面 的区域环绕。在一个实施例中，附加朝上突出凸块的顶表面包括顶盖衬底 70的在垂直方向上相对于顶盖衬底70的最上表面凹陷的平坦水平表面。附加朝上突出凸块的顶表面的凹陷深度可为在图2O所示加工步骤处各向异 性刻蚀工艺的垂直刻蚀距离。在与图1I所示的MEMS总成接合之后形成腔 室时，附加朝上突出凸块的顶表面可充当顶盖表面，所述顶盖表面终止例 如图1I中所示第二可移动元件10b等可移动元件的垂直移动。顶盖侧接合 介电层72可在顶盖衬底70的最上表面之上延伸。
参照图3，可将图2O所示第一示例性结构接合到图1I所示MEMS总 成，以形成第一示例性微机电系统(MEMS)器件300。在此所示实施例中， 顶盖衬底70可接合到矩阵层10，从而使得顶盖衬底70的前侧(即，如图 2O中所示的上侧)面对矩阵层10(有效地将图2O中所示的顶盖衬底70 上下翻转)。在一个实施例中，可通过将矩阵侧接合介电层62接合到顶盖 侧接合介电层72来实现将顶盖衬底70接合到矩阵层10。矩阵侧接合介电 层62可位于矩阵层10的顶表面上。顶盖侧接合介电层72在顶盖衬底70 的底表面之下延伸，且可接合到矩阵侧接合介电层62。
可通过矩阵层10及顶盖衬底70形成包括第一可移动元件10a的第一 腔室109。第一腔室109包括上覆在第一可移动元件10a之上的第一头部体 积57a。如在图2H-图2K所示加工步骤处形成的朝上突出凸块192B的阵列 的表面在第一腔室109内的第一可移动元件10a之上提供第一顶盖表面。 由于顶盖衬底70在图3所示加工步骤处上下颠倒，因此如在图2H-图2K 所示加工步骤处形成的朝上突出凸块82B的阵列变成图3所示第一示例性 MEMS器件300内的朝下突出凸块的阵列。第一腔室109可在侧向上以矩 阵层10为界，且可在垂直方向上以上覆在第一可移动元件10a之上的第一 顶盖表面为界。第一顶盖表面包括朝上突出凸块82B的阵列，朝上突出凸 块82B包括含凸块材料层82的相应部分。第一器件区201内的垂直凹陷水 平表面变成垂直凸起水平表面70S。朝上突出的凸块82B变成朝下突出的 凸块82B。沟槽75变成倒的沟槽75。第一MEMS器件100包括第一可移 动元件10a、第一腔室109及第一顶盖表面。第一MEMS器件100可形成 加速度计。
可通过在将顶盖衬底70接合到矩阵层10期间在第二可移动元件10b 之上对准顶盖衬底70的第二凹陷区71b来形成包括第二可移动元件10b的 第二腔室209。第二腔室209可包括上覆在第二可移动元件10b之上的第二 头部体积57b。第二腔室209可在垂直方向上以上覆在第二可移动元件10b 之上的第二顶盖表面为界。第二顶盖表面可包括顶盖衬底70的位于第二凹 陷区71b内的平坦水平表面。第二腔室209可在垂直方向上以上覆在第二 可移动元件10b之上的第二顶盖表面为界。第二MEMS器件200包括第二 可移动元件10b、第二腔室209及第二顶盖表面。本发明的MEMS器件可 为包括第一MEMS器件100(其可包括加速度计)及第二MEMS器件200 (其可包括陀螺仪)的复合MEMS器件。
参照图4A，用于形成顶盖结构的第二示例性结构包括顶盖衬底70，顶 盖衬底70可与图2A所示顶盖衬底70相同。可在顶盖衬底70的顶表面上 形成图案化硬掩模层182。可通过沉积例如氧化硅、氮化硅和/或介电金属 氧化物等硬掩模材料并通过将所沉积硬掩模材料图案化来形成图案化硬掩 模层182。可例如通过施加光刻胶层并将光刻胶层图案化并且使用刻蚀工艺 经由所沉积硬掩模材料转移光刻胶层(未示出)中的图案来将所沉积硬掩模材料图案化，所述刻蚀工艺相对于顶盖衬底70的材料选择性地刻蚀所沉 积硬掩模材料。例如，可实行各向异性刻蚀工艺以经由所沉积硬掩模材料 转移光刻胶层中的图案。随后，可例如通过灰化移除光刻胶层。
图案化硬掩模层182中的多个开口可包括形成在第一器件区201中的 第一开口及形成在第二器件区202中的第二开口。顶盖衬底70的第一器件 区201可具有图1I所示MEMS总成的第一器件区101的镜像形状，且顶盖 衬底70的第二器件区202可具有图1I所示MEMS总成的第二器件区102 的镜像形状。
参照图4B，可在图案化硬掩模层182之上及顶盖衬底70的前侧之上 形成图案化刻蚀掩模层95。图案化刻蚀掩模层95可为图案化软掩模层(例 如图案化光刻胶层)。在一个实施例中，图案化刻蚀掩模层95可包括位于 第一器件区201中的开口73的阵列以及位于第二器件区202中的图案化硬 掩模层182中的开口的区域内的开口。在各种实施例中，位于第一器件区 201内的图案化刻蚀掩模层95中的开口73的阵列可具有一个周期性的线和 空间图案、彼此相交以形成交叉点的两个周期性的线和空间图案或者具有 离散开口的二维周期性阵列。如果两个周期性的线和空间图案彼此相交， 则长度方向的线性图案可在第一周期性的线和空间图案与第二周期性的线 和空间图案之间彼此垂直。尽管也可使用更小的尺寸和更大的尺寸，然而 每一开口73的宽度可介于30nm到600nm范围内，且每一空间的宽度可 介于30nm到1,200nm范围内。图案化刻蚀掩模层95可覆盖位于第二器件 区202中的图案化硬掩模层182中的开口的中心区。
参照图4C，在实施例中，可实行第一各向异性刻蚀工艺，以刻蚀顶盖 衬底70的未被图案化刻蚀掩模层95与图案化硬掩模层182的组合掩盖的 部分。可在图案化刻蚀掩模层95中的开口的阵列之下形成第一沟槽75a的 阵列。尽管也可使用更小的深度和更大的深度，然而如在顶盖衬底70的顶 表面与第一沟槽75a的最下表面之间测量的第一沟槽75a的深度可介于200 nm到4,000nm范围内。可将第一沟槽75a的深度优化，以平衡制造成本与 除气能力。例如，如果第一沟槽75a的深度超过4,000nm，则可能会显著 延长各向异性刻蚀工艺的持续时间，且各向异性刻蚀步骤的加工成本可能 变得高得不经济。如果第一沟槽75a的深度小于200nm，则可能在第一沟 槽75a中提供的出气材料的体积可能不足以提供足够的出气，且空腔内部 的压力可能即使在出气之后仍然低得不可接受。第一沟槽75a可形成为一 维阵列或二维阵列。在实施一维阵列的实施例中，单位图案(例如单个第 一沟槽的图案)可在一个方向上进行重复，而在实施二维阵列的实施例中， 单位图案(例如两个垂直的第一沟槽相交出的交叉点的图案)在两个方向 上进行重复。
可通过第一各向异性刻蚀工艺使顶盖衬底70的未掩盖部分在垂直方向 上凹陷来形成凹陷区，所述未掩盖部分未被第二器件区202中图案化刻蚀 掩模层95与图案化硬掩模层182的组合覆盖，所述凹陷区在本文中称作处 理中凹陷区81。随后，可相对于图案化硬掩模层182选择性地移除图案化 刻蚀掩模层95。
参照图4D，可使用图案化硬掩模层182作为刻蚀掩模来实行第二各向 异性刻蚀工艺。可通过第二各向异性刻蚀工艺各向异性地刻蚀顶盖衬底70 的包括第一沟槽75a的区且使所述区在垂直方向上凹陷，以形成第一凹陷 区71a。在第二各向异性刻蚀工艺期间，可进一步刻蚀第一沟槽75a以形成 从第一凹陷区71a的凹陷水平表面朝下延伸的第二沟槽75b。第二沟槽75b 重复第一沟槽75a的图案，且在垂直方向上从第一器件区201的凹陷水平 表面朝下延伸。尽管也可使用更小的深度和更大的深度，然而第二沟槽75b 的深度可在200nm到4,000nm范围内。
第二各向异性刻蚀工艺使第二器件区202中的顶盖衬底70的未被图案 化硬掩模层182掩盖的部分在垂直方向上凹陷。可在穿过上覆在处理中凹 陷区81之上的图案化硬掩模层182的开口的区域内形成第二凹陷区71b。 第二凹陷区71b(如果提供的话)是形成为与第一凹陷区71a相邻的附加凹 陷区。第二凹陷区71b包括从第二凹陷区71b的凹陷表面朝上突出的朝上 突出凸块。朝上突出凸块可在侧向上由第二凹陷区71b的凹陷表面的区域 环绕。朝上突出凸块的顶表面的凹陷深度可为第二各向异性刻蚀工艺的垂 直刻蚀距离。随后，可例如通过湿式刻蚀工艺相对于顶盖衬底70选择性地 移除图案化硬掩模层182。
参照图4E、图4F、图4G及图4H，可通过非共形沉积工艺沉积含凸块 材料层192。含凸块材料层192包含接合材料，所述接合材料可包括氧化硅、 聚合物材料或介电粘附材料。在一个实施例中，含凸块材料层192可包含 与矩阵侧接合介电层62相同的接合材料。在一个实施例中，尽管也可使用 更小的厚度和更大的厚度，然而含凸块材料层192可包含氧化硅，且垂直 厚度介于30nm到300nm范围内，例如60nm到150nm。例如，含凸块材 料层192可包含在作为非共形沉积工艺的等离子体增强型化学气相沉积 (PECVD)工艺中通过原硅酸四乙酯的分解而形成的未经掺杂硅酸盐玻璃。 含凸块材料层192可形成在顶盖衬底70的位于顶盖衬底70的前侧上的所 有实体地暴露出的表面。
形成含凸块材料层192的沉积工艺的非共形本质可使得在第二沟槽75b 内形成空隙79。具体来说，非共形沉积工艺可在第二沟槽75b的侧壁上沉 积含凸块材料层192的介电材料，从而使得第二沟槽75b的侧壁衬有介电 材料。当在非共形沉积工艺期间含凸块材料层192的介电材料在第二沟槽 75b的上部周边处比在第二沟槽75b的底部处以更高的沉积速率累积时，在 每一第二沟槽75b的顶部处会出现夹止。因此，非共形沉积工艺在第二沟槽75b的未被介电材料填充的体积中形成空隙79。
此外，所沉积介电材料在第二沟槽75b的顶部部分处夹止会造成含凸 块材料层192的顶表面局部凸起，从而形成丘或凸块。因此，含凸块材料 层192的上覆在第二沟槽75b之上的部分形成朝上突出的多个凸块192B的 阵列。一般来说，可通过非共形沉积工艺来形成含凸块材料层192，非共形 沉积工艺使朝上突出的多个凸块192B中的每一者形成为具有丘形垂直横 截面轮廓。朝上突出的多个凸块192B中的每一者上覆在空隙79中的相应 空隙79之上。
在一个实施例中，朝上突出的多个凸块192B可具有丘形垂直横截面轮 廓。顶盖衬底70的第一器件区201可具有在垂直方向上从顶盖衬底70的 最上水平表面朝上偏移的垂直凹陷水平表面。第二沟槽75b在垂直方向上 从顶盖衬底70的垂直凹陷水平表面朝下延伸到顶盖衬底70中，且位于朝 上突出的多个凸块192B中的相应朝上突出的凸块192B之下。第二沟槽75b 内的空隙79可不具有任何固相材料或任何液相材料。空隙79可包含在第 二沟槽75b的侧壁内，且可位于相应朝上突出的凸块192B之下。第二沟槽 75b的表面可衬有含凸块材料层192的介电材料。多个空隙79中的每一者 包括包封空腔，所述包封空腔由含凸块材料层192的介电材料的相应连续 表面界定而无从中穿过的任何孔洞。
参照图5，可将图4E-图4H所示第二示例性结构接合到图1I所示MEMS 总成，以形成第二示例性微机电系统(MEMS)器件400。在此种情形中， 顶盖衬底70可接合到矩阵层10，从而使得顶盖衬底70的前侧(即，如图 4E中所示的上侧)面对矩阵层10。在一个实施例中，可通过将矩阵侧接合 介电层62接合到含凸块材料层192来实现将顶盖衬底70接合到矩阵层10。 矩阵侧接合介电层62可位于矩阵层10的顶表面上。含凸块材料层192在 顶盖衬底70的底表面之下延伸，且可接合到矩阵侧接合介电层62。
可通过矩阵层10及顶盖衬底70形成包括第一可移动元件10a的第一 腔室109。第一腔室109包括上覆在第一可移动元件10a之上的第一头部体 积57a。如在图4E-图4H所示加工步骤处形成的朝上突出凸块192B的阵列 的表面在第一腔室109内的第一可移动元件10a之上提供第一顶盖表面。 由于顶盖衬底70在图5所示加工步骤处上下颠倒，因此如在图4E-图4H 所示加工步骤处形成的朝上突出凸块192B的阵列变成图5所示第二示例性 MEMS器件400内的朝下突出凸块的阵列。第一腔室109可在侧向上以矩 阵层10为界，且可在垂直方向上以上覆在第一可移动元件10a之上的第一 顶盖表面为界。第一顶盖表面包括朝上突出凸块192B的阵列，朝上突出凸 块192B包括介电材料层(其可为含凸块材料层192)的相应部分。第一器 件区201内的垂直凹陷水平表面变成垂直凸起水平表面70S。朝上突出的凸块192B变成朝下突出的凸块192B。第二沟槽75b变成倒的沟槽75。第一 MEMS器件100包括第一可移动元件10a、第一腔室109及第一顶盖表面。
可通过在将顶盖衬底70接合到矩阵层10期间在第二可移动元件10b 之上对准顶盖衬底70的第二凹陷区71b来形成包括第二可移动元件10b的 第二腔室209。第二腔室209包括上覆在第二可移动元件10b之上的第二头 部体积57b。第二腔室209可在垂直方向上以上覆在第二可移动元件10b之 上的第二顶盖表面为界。第二顶盖表面可包括含凸块材料层192的位于第 二凹陷区71b内且在垂直方向上从顶盖衬底70的最下表面朝上偏移的平的(水平)底表面。第二腔室209可在垂直方向上以上覆在第二可移动元件 10b之上的第二顶盖表面为界。第二MEMS器件200包括第二可移动元件 10b、第二腔室209及第二顶盖表面。本发明的MEMS器件可为包括第一 MEMS器件100(其可包括加速度计)及第二MEMS器件200(其可包括 陀螺仪)的复合MEMS器件400。
图6是示出形成MEMS器件300的方法600的操作的工艺流程图。 MEMS器件300可包括第一MEMS器件100和/或第二MEMS器件200， 且可可选地包括设置在相同的MEMS衬底50上的附加MEMS器件。在步 骤610中，可根据参照图1A-图1I所示且上文更详细阐述的工艺步骤在上 覆在MEMS衬底50之上的矩阵层10内形成至少一个可移动元件(可移动 元件10a、可移动元件10b)。所述至少一个可移动元件(可移动元件10a、 可移动元件10b)可首先形成并设在旁边，或者与图2A-图2O中所示顶盖 结构同时形成或在图2A-图2O中所示顶盖结构之后形成。尽管图6示出在 步骤620-660中形成顶盖结构，然而所属领域中的普通技术人员将认识到各 种实施例可以各种顺序实行所公开的步骤。在步骤620中，可在顶盖衬底 70的前侧上形成第一凹陷区71a。在步骤630中，可在顶盖衬底70的最上 表面之上及顶盖衬底70的第一凹陷区71a中形成顶盖侧接合介电层72。在 步骤640中，可在第一凹陷区的区域内形成穿过顶盖侧接合介电层72延伸 到顶盖衬底70中的沟槽75。在步骤650中，可在顶盖侧接合介电层72之 上形成含凸块材料层82。如以上参照图2A-图2O所论述，含凸块材料层 82的上覆在沟槽75之上的部分可形成朝上突出的多个凸块82B的阵列。 此外，可通过非共形沉积工艺形成含凸块材料层82，非共形沉积工艺将朝 上突出的多个凸块82B中的每一者形成为具有丘形垂直横截面轮廓。在一 些实施例中，非共形沉积工艺可在沟槽75的侧壁上沉积含凸块材料层82 的缓冲材料，从而使得沟槽的侧壁衬有缓冲材料，且在沟槽75的未被缓冲 材料填充的体积中形成空隙79。朝上突出的多个凸块82B中的每一者上覆 在多个空隙中的相应空隙之上。
在步骤670中，可将顶盖衬底70接合到矩阵层10，从而使得顶盖衬底70的前侧面对矩阵层10，且通过矩阵层10及顶盖衬底70形成包括第一可 移动元件10a(其为所述至少一个可移动元件(可移动元件10a、可移动元 件10b)中的一者)的第一腔室109，其中在接合期间上下颠倒地放置在第 一可移动元件10a之上之后，朝上突出的凸块82B的阵列的表面在第一腔 室109内提供第一顶盖表面。
图7是示出形成MEMS器件400的另一实施例方法700的操作的工艺 流程图。MEMS器件400可包括第一MEMS器件100和/或第二MEMS器 件200，且可可选地包括设置在相同的MEMS衬底50上的附加MEMS器 件。在步骤610中，可根据参照图1A-图1I所示且上文更详细阐述的工艺 步骤在上覆在MEMS衬底50之上的矩阵层10内形成至少一个可移动元件 (例如可移动元件10a)。可根据参照图1A-图1I所示且上文更详细阐述的 工艺步骤在上覆在MEMS衬底50之上的矩阵层10内形成至少第二可移动 元件(例如，可移动元件10b)。可形成位于矩阵层的顶表面处的矩阵侧接 合介电层62。所述至少第一可移动元件及第二可移动元件(例如，可移动 元件10a、可移动元件10b)可首先形成并设在旁边、与顶盖结构同时形成 或在顶盖结构之后形成。
尽管图7示出在步骤720-750中形成顶盖结构，然而所属领域中的普通 技术人员将认识到各种实施例可以各种顺序实行所公开的步骤。在步骤720 中，可在顶盖衬底70的前侧上形成第一沟槽75a。可选地，在步骤720中， 可可选地形成处理中凹陷区81。在步骤730中，可通过使顶盖衬底70的包 括第一沟槽75a的区在垂直方向上凹陷来形成第一凹陷区71a，第一凹陷区 71a具有自其朝下延伸的第二沟槽75b。可在顶盖衬底70的第一凹陷区71a 中形成凹陷水平表面。重复第一沟槽75a的图案的第二沟槽75B在垂直方 向上从凹陷水平表面朝下延伸。可可选地形成第二凹陷区71b。在步骤740 中，在顶盖衬底70的最上表面之上及顶盖衬底70的第一凹陷区71a中形 成含凸块材料层192。如果提供第二凹陷区71b，则在第二凹陷区71b的所 有表面上形成含凸块材料层192。含凸块材料层192的上覆在第二沟槽75b 之上的部分具有朝上突出的多个凸块192B的阵列。在步骤750中，将顶盖 衬底70接合到矩阵层10，从而使得顶盖衬底70的前侧面对矩阵层10，且 通过矩阵层10及顶盖衬底70形成包括选自所述至少一个可移动元件(可 移动元件10a、可移动元件10b)的第一可移动元件10a的第一腔室109， 其中在接合期间上下颠倒地放置在第一可移动元件10a之上之后，朝上突 出的凸块192B的阵列的表面在第一腔室109内提供第一顶盖表面。
参照所有图式且根据本发明的各种实施例，提供一种微机电系统 (MEMS)器件，所述MEMS器件包括：MEMS衬底50；至少一个可移动 元件(可移动元件10a、可移动元件10b)，在侧向上限定在上覆在MEMS 衬底50之上的矩阵层10内；以及顶盖衬底70，接合到矩阵层10，其中选 自所述至少一个可移动元件(可移动元件10a、可移动元件10b)的第一可 移动元件10a可位于第一腔室109内部，第一腔室109可在侧向上以矩阵 层10为界且在垂直方向上以上覆在第一可移动元件10a之上的第一顶盖表 面为界，且其中第一顶盖表面包括多个朝下突出凸块(凸块82B或凸块 192B)的阵列，多个朝下突出凸块(凸块82B或凸块192B)包括含凸块材 料层(凸块材料层82或凸块材料层192)的相应部分，含凸块材料层(凸 块材料层82或凸块材料层192)可为含凸块材料层82或含凸块材料层192。
在一个实施例中，多个朝下突出凸块(凸块82B或凸块192B)中的每 一者可具有倒丘形垂直横截面轮廓。在一个实施例中，顶盖衬底70可包括 垂直凸起水平表面70S，垂直凸起水平表面70S上覆在第一腔室109之上且 在垂直方向上从顶盖衬底70的近端水平表面朝上偏移。顶盖衬底70的近 端水平表面上覆在矩阵层10之上，且是选自顶盖衬底70的所有表面的最 靠近矩阵层10的表面。本文中所使用的元件的近端表面指代元件的距矩阵 侧接合介电层62与含凸块材料层(含凸块材料层82或含凸块材料层192) 之间的界面最近的表面。本文中所使用的元件的远端表面指代元件的距矩 阵侧接合介电层62与含凸块材料层(82或192)之间的界面最远的表面。
在一个实施例中，MEMS器件包括多个倒沟槽(沟槽75或沟槽75b)， 倒沟槽(沟槽75或沟槽75b)在垂直方向上从顶盖衬底70的垂直凸起水平 表面70S朝上延伸到顶盖衬底70中，且上覆在多个朝下突出凸块(凸块82B 或凸块192B)中的相应一者之上。在一个实施例中，MEMS器件包括多个 空隙79，多个空隙79不具有任何固相材料或任何液相材料，且包含在倒沟 槽(沟槽75或沟槽75b)的多个侧壁内且上覆在相应的朝下突出凸块(凸 块82B或凸块192B)之上。在一个实施例中，倒沟槽(75或75b)的表面 被衬有含凸块材料层(含凸块材料层82或含凸块材料层192)的材料，且 多个空隙79中的每一者包括包封空腔，所述包封空腔由含凸块材料层(含 凸块材料层82或含凸块材料层192)的材料的相应连续表面界定而无从中 穿过的孔洞。
在一个实施例中，MEMS器件包括位于矩阵层10的顶表面上的矩阵侧 接合介电层62。含凸块材料层(例如含凸块材料层192)在顶盖衬底70的 底表面之下延伸且接合到矩阵侧接合介电层62。在一个实施例中，所述至 少一个可移动元件(可移动元件10a、可移动元件10b)包括位于第二腔室 209内部的第二可移动元件10b，第二腔室209在垂直方向上以上覆在第二 可移动元件10b之上的第二顶盖表面为界。第二顶盖表面包括含凸块材料 层(例如含凸块材料层192)的一部分且具有平的底表面。
在一个实施例中，矩阵侧接合介电层62位于矩阵层10的顶表面上。 顶盖侧接合介电层72可位于含凸块材料层(例如含凸块材料层82)与顶盖 衬底70的垂直凸起水平表面70S之间，可在顶盖衬底70的底表面之下延 伸，且可接合到矩阵侧接合介电层62。
在一个实施例中，多个朝下突出凸块(凸块82B或凸块192B)的阵列 包括一维阵列或二维阵列。所述至少一个可移动元件(可移动元件10a、可 移动元件10b)及矩阵层10包含第一半导体材料，且顶盖衬底70包含第二 半导体材料。
在一个实施例中，包括第一可移动元件10a、第一腔室109及多个朝下 突出凸块(凸块82B、凸块192B)的阵列的器件包括加速度计。包括第二 可移动元件10b、第二腔室209及第二顶盖表面的器件包括陀螺仪。
朝下突出凸块(凸块82B或凸块192B)的阵列充当第一可移动元件的 第一顶盖表面，第一顶盖表面充当第一可移动元件10a的终止表面。例如， 在过度加速期间，朝下突出凸块(凸块82B或凸块192B)的阵列可有利地 用于减小当第一可移动元件10a撞击第一顶盖表面时的接触面积。换句话 说，假使第一可移动元件10a碰撞顶盖衬底的第一顶盖表面，则朝下突出 凸块(凸块82B或凸块192B)提供第一可移动元件10a的减小的接触面积。 第一可移动元件10a与顶盖表面之间的接触面积的减小使第一可移动元件 10a在碰撞时粘滞到顶盖衬底的概率减小。通过抑制第一可移动元件10a在 与顶盖衬底接触时粘滞，可增强包括第一可移动元件10a的MEMS器件(例 如加速度计)的可靠性及精度。此外，假使使用含凸块材料层192，则第二 MEMS器件(例如陀螺仪)的第二顶盖表面可提供与第二可移动元件10b之间较小的接触表面，以提高第二MEMS器件的可靠性及精度。
在一个实施例中，在经由接合介电层(接合介电层62、接合介电层72 或含凸块材料层192)将MEMS衬底50接合到顶盖衬底70期间，可采用 处于大气压下或处于比大气压高的压力下的环境。可在将MEMS衬底50 接合到顶盖衬底70期间采用氮环境或另一种惰性环境。假使含凸块材料层 82包含出气材料，则在将MEMS衬底50接合到顶盖衬底70期间或之后从 含凸块材料层82释放的气体可增大第一腔室109中的压力。此种增大的压 力可有利于提高在第一可移动元件10a的移动期间时第一可移动元件10a 的机械阻尼(mechanicaldamping)。
根据本发明的实施例，提供一种微机电系统(MEMS)器件。所述MEMS 器件可包括MEMS衬底50以及一个或多个可移动元件(可移动元件10a、 可移动元件10b)。每一可移动元件(可移动元件10a、可移动元件10b)在 侧向上限定在上覆在MEMS衬底50之上的矩阵层10内。顶盖衬底70例 如通过接合介电层(接合介电层62、接合介电层72或含凸块材料层192)接合到矩阵层10。第一可移动元件10a可位于第一腔室109内部，第一腔 室109在侧向上以矩阵层10为界且在垂直方向上以上覆在第一可移动元件 10a之上的第一顶盖表面为界。第一顶盖表面可包括多个朝下突出凸块(凸 块82B、凸块192B)的阵列，多个朝下突出凸块(凸块82B、凸块192B) 包括含凸块材料层的相应部分，含凸块材料层的所述相应部分可为含凸块 材料层(含凸块材料层82、含凸块材料层192)的部分。
在实施例中，所述多个朝下突出凸块中的每一者具有倒丘形垂直横截 面轮廓。在实施例中，所述顶盖衬底包括垂直凸起水平表面，所述垂直凸 起水平表面上覆在所述第一腔室之上且在垂直方向上从所述顶盖衬底的近 端水平表面朝上偏移，所述近端水平表面上覆在所述矩阵层之上且是选自 所述顶盖衬底的所有表面中的最靠近所述矩阵层的表面。在实施例中，微 机电系统器件还包括多个倒沟槽，所述多个倒沟槽在垂直方向上从所述顶 盖衬底的所述垂直凸起水平表面朝上延伸到所述顶盖衬底中，且上覆在所 述多个朝下突出凸块中的相应一者之上。在实施例中，微机电系统器件还 包括多个空隙，所述多个空隙中不具有任何固相材料或任何液相材料，且 包含在所述多个倒沟槽的多个侧壁内且上覆在相应朝下突出凸块之上。在 实施例中，所述多个倒沟槽的多个表面被衬有所述含凸块材料层的材料， 且所述多个空隙中的每一者包括包封空腔，所述包封空腔由所述含凸块材 料层的所述材料的相应表面界定而无从中穿过的孔洞。在实施例中，微机 电系统器件还包括位于所述矩阵层的顶表面上的矩阵侧接合介电层，其中 所述含凸块材料层在所述顶盖衬底的底表面之下延伸且接合到所述矩阵侧 接合介电层。在实施例中，所述至少一个可移动元件包括位于第二腔室内 部的第二可移动元件，所述第二腔室在垂直方向上以上覆在所述第二可移 动元件之上的第二顶盖表面为界，且其中所述第二顶盖表面包括所述含凸 块材料层的一部分且具有平的底表面。在实施例中，微机电系统器件还包 括矩阵侧接合介电层以及顶盖侧接合介电层。矩阵侧接合介电层位于所述 矩阵层的顶表面上。顶盖侧接合介电层位于所述含凸块材料层与所述顶盖 衬底的垂直凸起水平表面之间，在所述顶盖衬底的底表面之下延伸，且接 合到所述矩阵侧接合介电层。在实施例中，所述多个朝下突出凸块的所述 阵列包括一维阵列或二维阵列。所述至少一个可移动元件及所述矩阵层包 含第一半导体材料。所述顶盖衬底包含第二半导体材料。在实施例中，包 括所述第一可移动元件、所述第一腔室及所述多个朝下突出凸块的所述阵 列的器件包括加速度计。
根据本发明的实施例，提供一种形成微机电系统(MEMS)器件的方 法。可在MEMS衬底50之上形成至少一个可移动元件(可移动元件10a、 可移动元件10b)，所述至少一个可移动元件(可移动元件10a、可移动元 件10b)在侧向上限定在矩阵层10内。可在顶盖衬底70的前侧上形成凹陷 区71a。可在顶盖衬底70的最上表面之上及顶盖衬底70的凹陷区71a中形成顶盖侧接合介电层72。可在凹陷区71a内形成延伸穿过顶盖侧接合介电 层72至所述顶盖衬底中的多个沟槽75。可在顶盖侧接合介电层72之上形 成含凸块材料层82。含凸块材料层82的上覆在多个沟槽75之上的多个部 分形成多个朝上突出凸块82B的阵列。可将顶盖衬底70接合到矩阵层10， 从而使得顶盖衬底70的前侧面对矩阵层10。可通过矩阵层10及顶盖衬底 70形成包括第一可移动元件10a的第一腔室109。在接合期间上下颠倒地 放置在第一可移动元件10a之上之后，多个朝上突出凸块82B的阵列的表 面在第一腔室109内提供第一顶盖表面。
在实施例中，所述含凸块材料层是通过非共形沉积工艺形成，所述非 共形沉积工艺使所述多个朝上突出凸块中的每一者形成为具有丘形垂直横 截面轮廓。在实施例中，所述含凸块材料层包含缓冲材料，所述缓冲材料 包括半导体材料或介电材料中的至少一种。所述非共形沉积工艺在所述多 个沟槽的多个侧壁上沉积所述缓冲材料，从而使得所述多个沟槽的所述多 个侧壁被衬有所述缓冲材料，且在所述多个沟槽的未被所述缓冲材料填充 的体积中形成多个空隙，其中所述多个朝上突出凸块中的每一者上覆在所 述多个空隙中的相应一者之上。在实施例中，方法还包括：在所述矩阵层 的顶表面上形成矩阵侧接合介电层；以及将所述矩阵侧接合介电层与所述 顶盖侧接合介电层进行接合。在实施例中，方法还包括：形成与所述凹陷 区相邻的附加凹陷区，从而使得所述附加凹陷区包括从所述附加凹陷区的 凹陷表面朝上突出的附加朝上突出凸块，其中所述附加朝上突出凸块的顶表面包括所述顶盖衬底的平坦水平表面，所述平坦水平表面在垂直方向上 从所述顶盖衬底的最上表面凹陷；形成第二腔室，所述第二腔室包括选自 所述至少一个可移动元件的第二可移动元件，所述第二腔室通过在将所述 顶盖衬底接合到所述矩阵层期间在所述第二可移动元件之上对准所述附加 凹陷区来形成，其中所述第二腔室在垂直方向上以上覆在所述第二可移动 元件之上的第二顶盖表面为界且包括所述顶盖衬底的所述平坦水平表面。
根据本发明的实施例，提供一种形成微机电系统(MEMS)器件的方 法。提供至少一个可移动元件(可移动元件10a、可移动元件10b)，所述 至少一个可移动元件(可移动元件10a、可移动元件10b)在侧向上限定在 位于MEMS衬底50之上的矩阵层10内。可在顶盖衬底70的前侧上形成 多个第一沟槽75a。可使顶盖衬底70的包括多个第一沟槽75a的区在垂直方向上凹陷。可在顶盖衬底70的凹陷区71a中形成凹陷水平表面，且复制 多个第一沟槽75a的图案的第二沟槽75b在垂直方向上从凹陷水平表面朝 下延伸。在顶盖衬底70的最上表面之上及顶盖衬底70的凹陷区71a中形 成含凸块材料层192。此外，含凸块材料层192的上覆在多个第二沟槽75b 之上的多个部分具有多个朝上突出凸块192B的阵列。可将顶盖衬底70接 合到矩阵层10，从而使得顶盖衬底70的前侧面对矩阵层10。可通过矩阵 层10及顶盖衬底70形成包括第一可移动元件10a的第一腔室109。在接合 期间上下颠倒地放置在第一可移动元件10a之上之后，多个朝上突出凸块 192B的阵列的表面在第一腔室109内提供第一顶盖表面。
在实施例中，所述含凸块材料层是通过非共形沉积工艺形成，所述非 共形沉积工艺使所述多个朝上突出凸块中的每一者形成为具有丘形垂直横 截面轮廓。在实施例中，所述非共形沉积工艺在所述多个沟槽的多个侧壁 上沉积所述含凸块材料层的介电材料，从而使得所述多个沟槽的所述多个 侧壁被衬有所述介电材料，且在所述多个沟槽的未被所述介电材料填充的 体积中形成多个空隙，其中所述多个朝上突出凸块中的每一者上覆在所述 多个空隙中的相应一者之上。在实施例中，方法还包括：在所述顶盖衬底 的所述前侧之上形成图案化刻蚀掩模层，所述图案化刻蚀掩模层包括从中 穿过的多个开口；通过实行第一各向异性刻蚀工艺，经由所述图案化刻蚀 掩模层中的所述多个开口各向异性地刻蚀所述顶盖衬底的材料，由此形成 所述多个第一沟槽；通过实行第二各向异性刻蚀工艺，使用图案化硬掩模 层作为刻蚀掩模各向异性地刻蚀所述顶盖衬底的包括所述多个第一沟槽的 所述区；以及在形成所述含凸块材料层之前移除所述图案化硬掩模层。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地 理解本发明的方面。所属领域中的技术人员应理解，其可容易地使用本发 明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例 相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的 技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且 他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替及 更改。

Claims (10)

1.一种微机电系统器件，包括：
微机电系统衬底；
至少一个可移动元件，在侧向上限定在矩阵层内，所述矩阵层上覆在所述微机电系统衬底之上；以及
顶盖衬底，接合到所述矩阵层，其中选自所述至少一个可移动元件的第一可移动元件位于第一腔室内部，所述第一腔室在侧向上以所述矩阵层为界且在垂直方向上以上覆在所述第一可移动元件之上的第一顶盖表面为界，且其中所述第一顶盖表面包括多个朝下突出凸块的阵列，所述多个朝下突出凸块包括含凸块材料层的相应部分。
2.根据权利要求1所述的微机电系统器件，其中所述顶盖衬底包括垂直凸起水平表面，所述垂直凸起水平表面上覆在所述第一腔室之上且在垂直方向上从所述顶盖衬底的近端水平表面朝上偏移，所述近端水平表面上覆在所述矩阵层之上且是选自所述顶盖衬底的所有表面中的最靠近所述矩阵层的表面。
3.根据权利要求2所述的微机电系统器件，还包括多个倒沟槽，所述多个倒沟槽在垂直方向上从所述顶盖衬底的所述垂直凸起水平表面朝上延伸到所述顶盖衬底中，且上覆在所述多个朝下突出凸块中的相应一者之上。
4.根据权利要求3所述的微机电系统器件，还包括多个空隙，所述多个空隙中不具有任何固相材料或任何液相材料，且包含在所述多个倒沟槽的多个侧壁内且上覆在相应朝下突出凸块之上。
5.根据权利要求4所述的微机电系统器件，其中：
所述多个倒沟槽的多个表面被衬有所述含凸块材料层的材料；并且
所述多个空隙中的每一者包括包封空腔，所述包封空腔由所述含凸块材料层的所述材料的相应表面界定而无从中穿过的孔洞。
6.根据权利要求1所述的微机电系统器件，还包括位于所述矩阵层的顶表面上的矩阵侧接合介电层，其中所述含凸块材料层在所述顶盖衬底的底表面之下延伸且接合到所述矩阵侧接合介电层。
7.根据权利要求1所述的微机电系统器件，还包括：
矩阵侧接合介电层，位于所述矩阵层的顶表面上；以及
顶盖侧接合介电层，位于所述含凸块材料层与所述顶盖衬底的垂直凸起水平表面之间，在所述顶盖衬底的底表面之下延伸，且接合到所述矩阵侧接合介电层。
8.根据权利要求1所述的微机电系统器件，其中：
所述多个朝下突出凸块的所述阵列包括一维阵列或二维阵列；
所述至少一个可移动元件及所述矩阵层包含第一半导体材料；并且
所述顶盖衬底包含第二半导体材料。
9.一种形成微机电系统器件的方法，包括：
形成至少一个可移动元件，所述至少一个可移动元件在侧向上限定在位于微机电系统衬底之上的矩阵层内；
在顶盖衬底的前侧上形成凹陷区；
在所述顶盖衬底的最上表面之上及所述顶盖衬底的所述凹陷区中形成顶盖侧接合介电层；
在所述凹陷区内形成延伸穿过所述顶盖侧接合介电层至所述顶盖衬底中的多个沟槽；
在所述顶盖侧接合介电层之上形成含凸块材料层，其中所述含凸块材料层的上覆在所述多个沟槽之上的多个部分形成多个朝上突出凸块的阵列；以及
将所述顶盖衬底接合到所述矩阵层，从而使得所述顶盖衬底的所述前侧面对所述矩阵层，且第一腔室是由所述矩阵层及所述顶盖衬底形成，所述第一腔室包括选自所述至少一个可移动元件的第一可移动元件，其中所述多个朝上突出凸块的所述阵列的表面在接合期间上下颠倒地放置在所述第一可移动元件之上之后在所述第一腔室内提供第一顶盖表面。
10.一种形成微机电系统器件的方法，包括：
形成至少一个可移动元件，所述至少一个可移动元件在侧向上限定在位于微机电系统衬底之上的矩阵层内；
在顶盖衬底的前侧上形成多个第一沟槽；
使所述顶盖衬底的包括所述多个第一沟槽的区在垂直方向上凹陷，其中在所述顶盖衬底的凹陷区中形成凹陷水平表面，且复制所述多个第一沟槽的图案的多个第二沟槽在垂直方向上从所述凹陷水平表面朝下延伸；
在所述顶盖衬底的最上表面之上及所述顶盖衬底的所述凹陷区中形成含凸块材料层，其中所述含凸块材料层的上覆在所述多个第二沟槽之上的多个部分形成多个朝上突出凸块的阵列；以及
将所述顶盖衬底接合到所述矩阵层，从而使得所述顶盖衬底的所述前侧面对所述矩阵层，且第一腔室由所述矩阵层及所述顶盖衬底形成，所述第一腔室包括选自所述至少一个可移动元件的第一可移动元件，其中所述多个朝上突出凸块的所述阵列的表面在接合期间上下颠倒地放置在所述第一可移动元件之上之后在所述第一腔室内提供第一顶盖表面。
CN202010994735.6A 2019-12-16 2020-09-21 微机电系统器件及其形成方法 Pending CN112978673A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/715,131 2019-12-16
US16/715,131 US11279611B2 (en) 2019-12-16 2019-12-16 Micro-electro mechanical system device containing a bump stopper and methods for forming the same

Publications (1)

Publication Number Publication Date
CN112978673A true CN112978673A (zh) 2021-06-18

Family

ID=76085169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010994735.6A Pending CN112978673A (zh) 2019-12-16 2020-09-21 微机电系统器件及其形成方法

Country Status (5)

Country Link
US (2) US11279611B2 (zh)
KR (1) KR102320644B1 (zh)
CN (1) CN112978673A (zh)
DE (1) DE102019135846B4 (zh)
TW (1) TWI747475B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN213818100U (zh) * 2019-12-30 2021-07-27 楼氏电子(苏州)有限公司 麦克风组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103917481A (zh) * 2011-06-20 2014-07-09 国际商业机器公司 微机电系统（mems）以及相关的致动器凸块、制造方法和设计结构
US20150158716A1 (en) * 2013-12-06 2015-06-11 Taiwan Semiconductor Manufacturing Co., Ltd Mechanism for forming mems device
CN105431374A (zh) * 2013-06-04 2016-03-23 应美盛股份有限公司 在微机电系统感测器中黏滞力减少的方法
US20160318753A1 (en) * 2015-04-29 2016-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (mems) structure to prevent stiction after a wet cleaning process
US20170096328A1 (en) * 2015-10-02 2017-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing in-process and in-use stiction for mems devices
US20180148328A1 (en) * 2016-11-30 2018-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Process for producing an electromechanical device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023699B4 (de) * 2005-05-23 2013-11-07 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements mit einer Membran
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US8592925B2 (en) * 2008-01-11 2013-11-26 Seiko Epson Corporation Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
ES2342872B1 (es) * 2009-05-20 2011-05-30 Baolab Microsystems S.L. Chip que comprende un mems dispuesto en un circuito integrado y procedimiento de fabricacion correspondiente.
JP5218497B2 (ja) * 2009-12-04 2013-06-26 株式会社デンソー 半導体装置およびその製造方法
US8735260B2 (en) * 2010-12-13 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent metal pad damage in wafer level package
US9040334B2 (en) * 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
ITMI20130897A1 (it) * 2013-05-31 2014-12-01 St Microelectronics Srl Dispositivo microelettronico a vuoto integrato e relativo metodo di fabbricazione.
US9352956B2 (en) * 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9975757B2 (en) * 2015-06-03 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
CN105236345A (zh) * 2015-09-22 2016-01-13 杭州士兰微电子股份有限公司 Mems器件、半导体器件及其制造方法
US9926190B2 (en) * 2016-01-21 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US9828234B2 (en) 2016-04-29 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor MEMS structure and manufacturing method thereof
US10618801B2 (en) * 2016-11-10 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS structure with bilayer stopper and method for forming the same
JP6729423B2 (ja) * 2017-01-27 2020-07-22 三菱電機株式会社 半導体装置、半導体装置の製造方法
US10745268B2 (en) 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method of stiction prevention by patterned anti-stiction layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103917481A (zh) * 2011-06-20 2014-07-09 国际商业机器公司 微机电系统（mems）以及相关的致动器凸块、制造方法和设计结构
CN105431374A (zh) * 2013-06-04 2016-03-23 应美盛股份有限公司 在微机电系统感测器中黏滞力减少的方法
US20150158716A1 (en) * 2013-12-06 2015-06-11 Taiwan Semiconductor Manufacturing Co., Ltd Mechanism for forming mems device
US20160318753A1 (en) * 2015-04-29 2016-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (mems) structure to prevent stiction after a wet cleaning process
US20170096328A1 (en) * 2015-10-02 2017-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing in-process and in-use stiction for mems devices
US20180148328A1 (en) * 2016-11-30 2018-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Process for producing an electromechanical device

Also Published As

Publication number Publication date
KR102320644B1 (ko) 2021-11-04
US11279611B2 (en) 2022-03-22
US11970387B2 (en) 2024-04-30
TWI747475B (zh) 2021-11-21
US20210179419A1 (en) 2021-06-17
DE102019135846B4 (de) 2023-06-15
US20220212917A1 (en) 2022-07-07
DE102019135846A1 (de) 2021-06-17
KR20210077567A (ko) 2021-06-25
TW202124253A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US9796582B1 (en) Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US20120256308A1 (en) Method for Sealing a Micro-Cavity
US9884758B2 (en) Selective nitride outgassing process for MEMS cavity pressure control
JP2011505264A (ja) 集積回路及びカプセル化されたｎ／ｍｅｍｓを備えた装置及びその製造方法
WO2014209951A1 (en) Apparatus and method for preventing stiction of mems devices encapsulated by active circuitry
US11203522B2 (en) Sidewall stopper for MEMS device
US11542151B2 (en) MEMS apparatus with anti-stiction layer
KR102202821B1 (ko) 다중 깊이 mems 패키지를 형성하는 방법
US9290378B2 (en) MEMS capping method
US20220212917A1 (en) Micro-electro mechanical system device containing a bump stopper and methods for forming the same
US9868630B2 (en) Package structure and manufacturing method thereof
TWI708735B (zh) 封裝的形成方法
US20230365398A1 (en) Outgassing material coated cavity for a micro-electro mechanical system device and methods for forming the same
JP2006224219A (ja) Ｍｅｍｓ素子の製造方法
CN110116983A (zh) Mems器件及其制备方法
US10843921B2 (en) Electrical connection to a micro electro-mechanical system
US20230399226A1 (en) Micro-electromechanical systems (mems) device with outgas layer
CN110116984A (zh) Mems器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination