KR102202821B1 - 다중 깊이 mems 패키지를 형성하는 방법 - Google Patents

다중 깊이 mems 패키지를 형성하는 방법 Download PDF

Info

Publication number
KR102202821B1
KR102202821B1 KR1020180146219A KR20180146219A KR102202821B1 KR 102202821 B1 KR102202821 B1 KR 102202821B1 KR 1020180146219 A KR1020180146219 A KR 1020180146219A KR 20180146219 A KR20180146219 A KR 20180146219A KR 102202821 B1 KR102202821 B1 KR 102202821B1
Authority
KR
South Korea
Prior art keywords
trench
scribe
cap substrate
mems
hard mask
Prior art date
Application number
KR1020180146219A
Other languages
English (en)
Other versions
KR20190062235A (ko
Inventor
웬-추안 타이
판 후
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190062235A publication Critical patent/KR20190062235A/ko
Application granted granted Critical
Publication of KR102202821B1 publication Critical patent/KR102202821B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0125—Blanket removal, e.g. polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156—Lithographic techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

본 개시내용은 상이한 트렌치 깊이를 갖는 캡 구조를 구비한 MEMS 패키지 및 MEMS 패키지의 제조 방법에 관한 것이다. 일부 실시형태에서, 캡 기판의 전면(front side)에서 제1 디바이스 영역에 제1 트렌치가 그리고 스크라이브 라인 영역에 스크라이브 트렌치가 형성된다. 그런 다음, 캡 기판 위에 하드 마스크가 형성되어 패터닝된다. 그리고 나서, 하드 마스크가 제자리에 있는 상태에서, 제1 트렌치의 바닥면의 드러난 부분은 리세싱되지만 제1 트렌치의 바닥면의 덮인 부분은 변형되지 않고서 제1 트렌치 내에 스토퍼를 형성하도록 캡 기판에 에칭이 행해진다. 그런 다음, 캡 기판의 전면이 디바이스 기판에 본딩되어, 제1 MEMS 디바이스 위에서 제1 트렌치를 둘러싼다.

Description

다중 깊이 MEMS 패키지를 형성하는 방법{METHOD FOR FORMING MULTI-DEPTH MEMS PACKAGE}
가속도계, 압력 센서, 및 마이크 등의 미세전자기계 시스템(MEMS, microelectromechanical system) 디바이스는 현대의 다수의 전자 디바이스에 폭넓게 사용되고 있다. 예를 들어, MEMS 가속도계는 자동차(예컨대, 에어백 전개 시스템), 태블릿 컴퓨터 또는 스마트폰에서 주로 볼 수 있다. 일부 애플리케이션의 경우, 다양한 MEMS 디바이스들이 하나의 MEMS 패키지에 통합되어야 하며, 이들 디바이스는 상이한 캐비티 깊이를 필요로 하는 일부 MEMS 센서를 포함할 수 있다.
미국 특허출원공개공보 US2013/0043510호(2013.02.21.)
본 개시내용의 양태들은 첨부 도면을 참조한 이하의 상세한 설명으로부터 가장 잘 이해된다. 해당 산업계의 표준 관행에 따라, 다양한 피처를 비율에 따라 도시하지는 않는다. 사실상, 다양한 피처의 치수는 설명의 편의상 임의대로 확대 또는 축소될 수 있다.
도 1은 미세전자기계 시스템(MEMS) 패키지의 일부 실시형태의 단면도를 나타낸다.
도 2는 MEMS 패키지의 일부 다른 실시형태의 단면도를 나타낸다.
도 3은 MEMS 패키지의 일부 다른 실시형태의 단면도를 나타낸다.
도 4 내지 도 10은 다양한 제조 스테이지에서의 MEMS 패키지의 일부 실시형태의 일련의 단면도를 나타낸다.
도 11은 MEMS 패키지의 제조 방법의 일부 실시형태의 흐름도를 나타낸다.
도 12 내지 도 22는 다양한 제조 스테이지에서의 MEMS 패키지의 일부 다른 실시형태의 일련의 단면도를 나타낸다.
도 23은 MEMS 패키지의 제조 방법의 일부 다른 실시형태의 흐름도를 나타낸다.
본 개시내용은 이 개시내용의 상이한 특징을 구현하기 위해 다수의 상이한 실시형태 또는 실시예를 제공한다. 본 개시내용을 단순화하기 위해 구성요소 및 구성의 특정 실시예에 대해 후술한다. 물론 이들은 예시일 뿐이며, 한정되는 것을 목적으로 하지 않는다. 예를 들어, 이어지는 설명에 있어서 제2 피처 위(over) 또는 상(on)의 제1 피처의 형성은 제1 및 제2 피처가 직접 접촉으로 형성되는 실시형태를 포함할 수도 있고, 제1 및 제2 피처가 직접 접촉하지 않도록 제1 및 제2 피처 사이에 추가 피처가 형성될 수 있는 실시형태도 또한 포함할 수 있다. 또한, 본 개시내용은 다양한 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순화 및 명확화를 위한 것이며, 그 자체가 설명하는 다양한 실시형태 및/또는 구성 사이의 관계를 지시하지 않는다.
또한, "아래(beneath)", "밑(below)", "하위(lower)", "위(above)", "상위(upper)" 등의 공간 관련 용어는 도면에 나타내는 바와 같이 한 요소 또는 피처와 다른 요소(들) 또는 피처(들)와의 관계를 설명함에 있어서 설명의 용이성을 위해 본 명세서에 이용될 수 있다. 공간 관련 용어는 도면에 나타내는 방향 외에, 사용 또는 동작 시의 디바이스의 상이한 방향도 포함하는 것을 의도한다. 장치는 다른 식으로 지향(90도 또는 다른 방향으로 회전)될 수 있으며 본 명세서에 사용한 공간 관련 기술자(descriptor)는 그에 따라 마찬가지로 해석될 수 있다.
뿐만 아니라, 도면 또는 일련의 도면들의 상이한 요소들을 구별하기 위해 설명의 편의상 "제1", "제2", "제3" 등이 본 명세서에 사용될 수도 있다. "제1", "제2", "제3" 등은 해당 요소를 설명하기 위한 것이 아니다. 따라서, 첫번째 도면과 관련하여 설명하는 "제1 유전체층"이 다른 도면과 관련하여 설명하는 "제1 유전체층"에 반드시 대응하지 않을 수도 있다.
최근 여러 세대의 MEMS IC에서는 다수의 MEMS 디바이스가 동일한 집적 칩에 집적될 수 있다. 예를 들어, 스마트폰, 태블릿, 게임 콘솔, 스마트 TV 등의 가전 및 자동차 충돌 검출 시스템에서 모션 활성화 사용자 인터페이스에 모션 센서가 사용되고 있다. 3차원 공간 내에서 전체 범위의 운동을 포착하기 위해 모션 센서는 대개 가속도계와 자이로스코프를 조합하여 사용한다. 가속도계는 직선 운동을 검출한다. 자이로스코프는 각 운동을 검출한다. 저비용, 고품질 및 소형 디바이스 풋프린트에 대한 소비자의 요구를 충족시키기 위해, 가속도계와 자이로스코프는 동일한 기판 상에 함께 집적될 수 있다. 가속도계와 자이로스코프는 운동에 맞는 상이한 공간을 사용하고 그래서 상이한 캐비티 깊이를 필요로 한다. 동일한 기판 상에 상이한 깊이의 캐비티를 제조하는 한 가지 방법은 일련의 포토리소그래피 및 패터닝 공정을 사용하는 것이다. 그러나, 기판에 제1 깊이의 트렌치를 패터닝하여 형성한 후에는, 기판 표면이 비평면이 된다. 기판 표면의 불균일한 토포그래피 상에 원하는 포토레지스트 마스킹층을 형성하여 패터닝하는 것이 어렵기 때문에(예를 들어, 불충분한 코팅 또는 보이드가 딥 트렌치 내에 형성될 수도 있음), 제2 깊이의 제2 트렌치를 형성하기 위한 후속 패터닝 공정이 곤란해지게 된다. 이 경우는 이동 스토퍼(movement stopper) 또는 스크라이브 트렌치 등의 일부 추가 딥 구조(deep structure)가 필요할 때에 훨씬 더 악화된다.
본 개시내용은 상이한 트렌치 깊이를 갖는 캡 구조를 구비한 MEMS 패키지 및 MEMS 패키지의 제조 방법에 관한 것이다. 일부 실시형태에 있어서, 캡 기판이 제공되며, 캡 기판은 캡 기판 상에 제1 디바이스 영역 및 스크라이브 라인 영역이 규정되어 있다. 캡 기판의 전면(front side)에서 제1 디바이스 영역에 제1 트렌치가 그리고 스크라이브 라인 영역에 스크라이브 트렌치가 형성된다. 그런 다음, 제1 트렌치의 바닥면의 일부는 덮지만 제1 트렌치의 바닥면의 잔여 부분은 노출시키도록 캡 기판 위에 하드 마스크가 형성되어 패터닝된다. 그리고 나서, 하드 마스크가 제자리에 있는 상태에서, 제1 트렌치의 바닥면의 드러난 부분은 리세싱되지만 제1 트렌치의 바닥면의 덮인 부분은 변형되지 않고서 제1 트렌치 내에 스토퍼를 형성하도록 캡 기판에 에칭이 행해진다. 그런 다음, 캡 기판의 전면이 디바이스 기판에 본딩되어 제1 MEMS 디바이스 위에서 제1 트렌치를 둘러싼다. 따라서, 제1 트렌치를 형성한 다음, 추가 에칭백을 준비하기 위해(예컨대 스토퍼를 형성하기 위해) 제1 트렌치 내에 하드 마스크를 형성하여 패터닝함으로써, 딥 트렌치 내에 마스킹층(예컨대, 포토레지스트 마스킹층)을 도포하지 않고서 상이한 트렌치 깊이가 형성된다. 제조 공정에 있어서 나중에 수행되는 패터닝 공정에 의해 스토퍼를 형성하는 다른 방법과 비교할 때, 패터닝 개구의 필수 종횡비가 감소된다. 이에, 최적화된 패터닝 결과가 달성될 수 있고, 제조 품질이 향상된다.
도 1은 일부 실시형태에 따른 MEMS 패키지의 단면도(100)를 도시한다. MEMS 패키지는 서로 본딩된 디바이스 기판(102)과 캡 기판(104)을 포함한다. 일부 실시형태에서, 디바이스 기판(102)은 능동 소자(예컨대, 트랜지스터)를 구비한 반도체 기판(112), 금속간 유전체(IMD) 재료 내에 배치된 비아 인터커넥트 및 금속화면(metallization plane)을 구비한 인터커넥트층(114), 및 제1 MEMS 디바이스(106)를 구비한 MEMS 기판(130)을 포함할 수 있다. 캡 기판(104)은 캡 기판(104) 상에 규정된 디바이스 영역(110)과 스크라이브 라인 영역(120)을 포함한다. 캡 기판(104)은 디바이스 영역(110) 내의 제1 MEMS 디바이스(106) 위에 있는 제1 캐비티(116)와 스크라이브 라인 영역(120) 내의 스크라이브 트렌치(117)를 둘러싼다. 일부 실시형태에서, 제1 캐비티(116)의 바닥면(140s)으로부터 제1 캐비티(116) 내의 위치로 캡 기판(104)의 전면 표면(126s)보다 수직으로 더 낮게 스토퍼(119)가 융기한다. 스크라이브 트렌치(117)의 바닥면(142s)은 캡 기판 내에서 제1 캐비티(116)의 바닥면(140s)보다 더 깊은 위치에 위치한다. 일부 실시형태에서, 스크라이브 트렌치(117)는 제1 캐비티(116)의 깊이와 실질적으로 같은 깊이를 갖는 주변부를 포함할 수 있는데, 즉 주변부의 표면(144s)은 제1 캐비티(116)의 바닥면(140s)과 실질적으로 동일 평면 상에 있을 수 있다. 일부 실시형태에서, 캡 기판(104)은 캡 기판(104)의 경계 영역 상에 규정되는 웨이퍼 엣지 영역(122) 내에 배치된 웨이퍼 엣지 트렌치(121)를 더 포함할 수 있다. 웨이퍼 엣지 트렌치(121)는 스크라이브 트렌치(117)의 바닥면(142s)과 실질적으로 동일한 깊이로 위치할 수 있는 바닥면(146s)을 포함할 수 있다. 웨이퍼 엣지 트렌치(121)는 스토퍼(119)의 상면(150s)과 실질적으로 동일한 깊이로 위치할 수 있는 주변부(148s)를 더 포함할 수 있다. 일례로서, 제1 캐비티(116), 스크라이브 트렌치(117), 및 웨이퍼 엣지 트렌치(121)는 이후에 상세하게 설명하는 도 4 내지 도 10에 도시하는 일련의 제조 공정에 의해 형성될 수 있다.
도 2는 일부 다른 실시형태에 따른 MEMS 패키지의 단면도(200)를 도시한다. MEMS 패키지는 제1 MEMS 디바이스(106)와, 상이한 깊이를 갖는 제1 캐비티(116)와 제2 캐비티(118)로 각각 둘러싸이는 제2 MEMS 디바이스를 포함한다. 스크라이브 트렌치(117)의 바닥면(142s)은 캡 기판 내에서 제2 캐비티(118)의 바닥면(202s)보다 더 깊은 위치에 위치한다. 일부 실시형태에서, 스크라이브 트렌치(117)는 제1 캐비티(116)의 깊이와 실질적으로 같은 깊이를 갖는 주변부를 포함할 수 있는데, 즉 주변부의 표면(144s)은 제2 캐비티(118)의 바닥면(202s)과 실질적으로 동일 평면 상에 있을 수 있다. 제1 캐비티(116)의 바닥면(140s)은 캡 기판(104) 내에서 제2 캐비티(118)의 바닥면(202s)보다 수직으로 더 얕은 위치에 위치할 수 있다. 일부 실시형태에서, 캡 기판(104)은 스토퍼(119)의 상면(150s)과 실질적으로 같은 높이로 위치할 수 있는 바닥면(204s)을 갖는 웨이퍼 엣지 트렌치(406)를 더 포함할 수 있다. 일례로서, 제1 캐비티(116), 스크라이브 트렌치(117), 및 웨이퍼 엣지 트렌치(406)는 이후에 상세하게 설명하는 도 12 내지 도 21에 도시하는 일련의 제조 공정에 의해 형성될 수 있다. 도 1에서 전술한 MEMS 패키지의 일부 피처들이 도 2에 포함될 수 있고, 이에 편의상 여기에 반복하여 설명하지 않는 것이 이해될 것이다.
도 3은 일부 다른 실시형태에 따른 MEMS 패키지의 단면도를 도시한다. 일부 실시형태에 있어서, 앞에서 도 2에 도시한 MEMS 패키지는 후속하여 (예컨대, 후면 표면(124s)에서부터 점선(206)까지) 박막화될 수 있다. 스크라이브 트렌치(117)가 개방될 수 있고, 웨이퍼 레벨 테스트를 위해 테스트 피처(302)가 노출될 수 있다. 후속으로 단편화 공정(예컨대, 다이싱)이 수행될 수 있다.
도 4 내지 도 10은 일부 실시형태에 따른 MEMS 패키지의 형성을 포괄적으로 나타내는 일련의 단면도를 도시한다.
도 4에 도시하는 바와 같이, 캡 기판(104)이 준비된다. 캡 기판(104) 상에, 디바이스 영역(110)과 스크라이브 라인 영역(120)이 규정된다. 스크라이브 라인 영역(120)은 디바이스 영역(110)을 둘러싸도록 규정될 수 있다. 웨이퍼 엣지 영역(122)이 캡 기판(104)의 경계 영역에 규정될 수 있다. 일부 실시형태에서, 본딩층(132)이 캡 기판(104)의 전면 표면(126s) 상에 배치된다. 본딩층(132)과 캡 기판(104)은 디바이스 영역(110)에 제1 트렌치(402)를, 스크라이브 라인 영역(120)에 스크라이브 트렌치(404)를, 그리고 웨이퍼 엣지 영역(122)에 웨이퍼 엣지 트렌치(406)를 형성하도록 패터닝된다. 제1 트렌치(402), 스크라이브 트렌치(404), 및 웨이퍼 엣지 트렌치(406)는 캡 기판(104)의 전면 표면(126s)에 대해 수직으로 실질적으로 동일한 깊이를 갖도록 형성된다. 다양한 실시형태에서, 캡 기판(104)은 반도체 웨이퍼 또는 웨이퍼 상의 하나 이상의 다이 등의 임의 유형의 반도체 몸체부(예, 실리콘/CMOS 벌크, SiGe, SOI 등)와 함께, 그 위에 형성된/형성되거나 다른 식으로 그것과 연관된 임의의 다른 유형의 반도체 및/또는 에피택셜층을 포함할 수 있다. 예로서, 본딩층(132)은 알루미늄(Al), 게르마늄(Ge), 금(Au), 구리(Cu), 주석(Sn) 또는 합금 등의 금속으로 이루어질 수 있다.
도 5에 도시하는 바와 같이, 하드 마스크(502)가 캡 기판(104) 상에 형성된다. 하드 마스크(502)는 퇴적 기술로 형성될 수 있고, 용도에 따라 실리콘 이산화물, 실리콘 질화물, 기타 유전체 재료, 또는 금속을 포함할 수 있다. 하드 마스크(502)는 제1 트렌치(402), 스크라이브 트렌치(404), 및 웨이퍼 엣지 트렌치(405)를 충전하여 본딩층(132) 위로 연장되도록 형성된다.
도 6에 도시하는 바와 같이, 하드 마스크(502)가 패터닝된다. 패터닝의 결과로서, 제1 트렌치(402)의 바닥면의 일부는 (후속 스토퍼 형성을 준비하도록) 덮이고, 제1 트렌치(402)의 바닥면의 잔여 부분은 덮이지 않는다. 스크라이브 트렌치(404) 및 웨이퍼 엣지 트렌치(406)의 일부에 있는 하드 마스크(502)는 패터닝 공정에 의해 제거된다. 일부 실시형태에서, 하드 마스크(502)는, 하드 마스크(502) 상에 형성되어 포토리소그래피 공정에 의해 패터닝되는 포토레지스트 마스킹층(602)에 따라 에칭 공정에 의해 패터닝된다. 다양한 실시형태에서, 에칭 공정은 습식 에칭 또는 건식 에칭(예컨대, 테트라플루오로메탄(CF4), 황 헥사플루오라이드(SF6), 질소 트리플루오라이드(NF3) 등을 이용한 플라즈마 에칭)을 포함할 수 있다. 포토레지스트 마스킹층(602)은 에칭 공정 후에 실질적으로 제거될 것이다.
도 7에 도시하는 바와 같이, 포토레지스트 마스킹층(702)이 하드 마스크(502) 상에 형성되고, 이어서 웨이퍼 엣지 트렌치(406) 및 스크라이브 트렌치(404)의 바닥면의 적어도 일부를 노출시키기 위해 포토리소그래피 공정에 의해 패터닝된다. 그런 다음, 스크라이브 트렌치(404)의 바닥면을 낮추기 위해 스크라이브 트렌치(404)에 에칭이 수행된다. 일부 실시형태에서, 스크라이브 트렌치(404)의 바닥면의 중심부(708s)는 리세싱되지만, 스크라이브 트렌치(404)의 바닥면의 주변부(710s)는 포토레지스트 마스킹층(702)으로 덮인다. 일부 실시형태에서, 웨이퍼 엣지 트렌치(406)의 바닥면의 일부(704s)는 리세싱되지만, 웨이퍼 엣지 트렌치(406)의 바닥면의 주변부(706s)는 포토레지스트 마스킹층(702)으로 덮인다. 도 7에 도시하지 않은 일부 다른 실시형태에서는, 스크라이브 트렌치(404)의 전체 또는 대부분은 포토레지스트 마스킹층(702)을 패터닝하는 것에 의해 리세싱되어 스크라이브 트렌치(404)를 노출시킬 수 있다.
도 8에 도시하는 바와 같이, 하드 마스크(502)에 의해 덮이지 않은 제1 트렌치(402), 스크라이브 트렌치(404), 및 웨이퍼 엣지 트렌치(406)의 바닥면을 낮추기 위해 캡 기판(104)에 블랭킷 에치백 공정이 행해진다. 에치백 공정은 하드 마스크(502)의 재료보다는 캡 기판(104)의 재료에 대해 고도로 선택적인 에칭제를 사용하는 건식 에칭일 수 있다. 그 결과, 제1 트렌치(402)의 바닥면의 드러난 부분(802s), 스크라이브 트렌치(404)의 바닥면의 중심부(708s) 및 주변부(710s), 그리고 웨이퍼 엣지 트렌치(406)의 바닥면의 부분(704s)은 리세싱되지만, 제1 트렌치(402)의 바닥면의 덮인 부분(804s)(하드 마스크(502)로 덮인 부분) 및 웨이퍼 엣지 트렌치(406)의 바닥면의 부분(704s)은 변형되지 않는다. 먼저 스크라이브 트렌치(404)를 패터닝하여 낮춘 다음에(도 7에 도시), 블랭킷 에칭을 하여 스크라이브 트렌치(404)와 제1 트렌치(402)를 함께 더욱 낮춤으로써(도 8에 도시), 스크라이브 트렌치(404)와 제1 트렌치(402)는 상이한 깊이를 갖도록 형성된다. 타겟 깊이에 대한 별도의 패터닝 공정으로 스크라이브 트렌치(404)와 제1 트렌치(402)를 에칭하는 다른 방법과 비교할 때, 패터닝 개구의 필수 종횡비가 감소된다. 또한, 워크피스는 이후 스테이지에서보다 도 7에 도시하는 스테이지에서 높이 변화가 적다. 이에, 최적화된 패터닝 결과가 달성될 수 있다.
도 9에 도시하는 바와 같이, 하드 마스크(502)는 건식 에칭 또는 습식 에칭을 포함할 수 있는 일련의 에칭 공정에 의해 제거된다. 도 8의 블랭킷 에치백 공정의 결과로, 스크라이브 트렌치(404)의 중심부(708s) 및 웨이퍼 엣지 트렌치(406)의 부분(704s)은 캡 기판(104) 내에 실질적으로 동일한 깊이로 위치할 수 있다. 웨이퍼 엣지 트렌치(406)의 주변부(706s) 및 제1 트렌치(402)의 덮인 부분(804s)은 캡 기판(104) 내에 실질적으로 동일한 깊이로 위치할 수 있다.
도 10에 도시하는 바와 같이, 캡 기판(104)은 뒤집혀서 디바이스 기판(102)에 본딩된다. 예를 들어, 캡 기판(104)의 본딩층(132)이 공융 본딩 공정(eutectic bonding precess)에 의해 디바이스 기판(102)의 대응하는 본딩 소자(134)에 본딩되어, 디바이스 기판(102)과 캡 기판(104)이 물리적 그리고 전기적으로 접속된다. 하나 이상의 제조 공정을 통해 제조된 반도체 기판(112)을 제공함으로써 디바이스 기판(102)이 준비될 수 있다. 예를 들어, 반도체 기판(112)은 하나 이상의 능동 소자를 포함한다. 일련의 금속화면 및 비아 인터커넥트가 반도체 기판(112)의 상부 표면 상에 형성된 IMD 층(114) 내에 배치된다. 제1 및 제2 MEMS 디바이스(106, 108)를 포함하는 MEMS 기판(130)이 IMD층(114)을 통해 반도체 기판(112)에 본딩되어 디바이스 기판(102)을 형성한다. 예를 들어, MEMS 기판(130)은 융착 공정(fusion bonding process)에 의해 IMD층(114)에 본딩될 수 있다. 일부 실시형태에서, 융착은 SiO2를 포함하는 IMD층(114)과 Si를 포함하는 MEMS 기판(130) 사이에서 달성된다. 일부 실시형태에서, MEMS 기판(130) 및/또는 반도체 기판(112)은 융착 후의 두께를 줄이도록 박막화된다.
도 11은 일부 실시형태에 따른 MEMS 패키지의 제조 방법(1100)의 흐름도를 도시한다. MEMS 패키지는 상이한 캐비티 깊이를 갖는 2개의 MEMS 디바이스를 포함한다. MEMS 패키지의 예가 도 1에 도시된다.
개시하는 방법(예컨대, 방법(1100))을 단계(act) 또는 이벤트(event)로서 예시하고 후술하지만, 예시하는 그러한 단계 또는 이벤트의 순서는 제한적인 것으로서 해석되어서는 안 되는 것으로 이해될 것이다. 예를 들어, 일부 단계가 본 명세서에 예시 및/또는 설명한 것과는 상이한 순서로 그리고/또는 그 설명한 것과는 별개로 다른 단계 또는 이벤트와 동시에 일어날 수 있다. 또한, 본 명세서에 설명한 실시형태의 하나 이상의 양태를 구현하기 위해, 예시한 모든 단계가 필요하지 않을 수도 있다. 또한, 본 명세서에 설명한 단계들 중 하나 이상은 하나 이상의 별개의 단계 및/또는 페이즈에서 수행될 수도 있다. 방법(1100)이 도 4 내지 도 10과 관련하여 기술되지만, 방법(1100)은 도 4 내지 도 10에 제한되는 것이 아니라, 도 4 내지 도 10에 개시하는 구조와 무관하게 분리될 수도 있다고 이해하면 될 것이다.
단계 1102에서, 제1 트렌치가 캡 기판의 디바이스 영역에 형성되고 스크라이브 트렌치가 스크라이브 라인 영역에 형성된다. 도 4는 일부 실시형태에 따른 단계 1102에 해당하는 단면도를 도시한다.
단계 1104에서, 제1 트렌치의 일부를 덮도록 하드 마스크가 형성되어 패터닝된다. 도 5 내지 도 6은 일부 실시형태에 따른 단계 1104에 해당하는 단면도를 도시한다.
단계 1106에서, 스크라이브 트렌치의 바닥면을 낮추기 위해 에칭이 수행된다. 도 7은 일부 실시형태에 따른 단계 1106에 해당하는 단면도를 도시한다.
단계 1108에서, 하드 마스크가 제자리에 있는 상태에서, 제1 트렌치 내에 스토퍼를 형성하도록 캡 기판에 에칭이 수행된다. 도 8 내지 도 9는 일부 실시형태에 따른 단계 1108에 해당하는 단면도를 도시한다.
단계 1110에서, 캡 기판이 디바이스 기판에 본딩되어 MEMS 패키지를 형성한다. 도 10은 일부 실시형태에 따른 단계 1110에 해당하는 단면도를 도시한다.
도 12 내지 도 22는 일부 실시형태에 따른 MEMS 패키지의 형성을 포괄적으로 나타내는 일련의 단면도를 도시한다. MEMS 패키지는 상이한 캐비티 깊이를 갖는 적어도 2개의 MEMS 디바이스를 포함한다.
도 12에 도시하는 바와 같이, 캡 기판(104)이 준비된다. 캡 기판(104) 상에, 제1 디바이스 영역(110a)과 제2 디바이스 영역(110b)이 규정된다. 제1 디바이스 영역(110a)과 제2 디바이스 영역(110b)을 둘러싸도록 스크라이브 라인 영역(120)이 규정될 수 있다. 웨이퍼 엣지 영역(122)이 캡 기판(104)의 경계 영역에 규정될 수 있다. 일부 실시형태에서, 본딩층(132)이 캡 기판(104)의 전면 표면(126s) 상에 배치된다. 본딩층(132)과 캡 기판(104)은 제1 디바이스 영역(110a)에 제1 트렌치(402a)를, 제2 디바이스 영역(110b)에 제2 트렌치(402b)를, 스크라이브 라인 영역(120)에 스크라이브 트렌치(404)를, 그리고 웨이퍼 엣지 영역(122)에 웨이퍼 엣지 트렌치(406)를 형성하도록 패터닝된다. 제1 트렌치(402a), 제2 트렌치(402b), 스크라이브 트렌치(404), 및 웨이퍼 엣지 트렌치(406)는 캡 기판(104)의 전면 표면(126s)에 대해 수직으로 실질적으로 동일한 깊이를 갖도록 형성된다. 다양한 실시형태에서, 캡 기판(104)은 반도체 웨이퍼 또는 웨이퍼 상의 하나 이상의 다이 등의 임의 유형의 반도체 몸체부(예, 실리콘/CMOS 벌크, SiGe, SOI 등)와 함께, 그 위에 형성된/형성되거나 다른 식으로 그것과 연관된 임의의 다른 유형의 반도체 및/또는 에피택셜층을 포함할 수 있다. 예로서, 본딩층(132)은 알루미늄(Al), 게르마늄(Ge), 금(Au), 구리(Cu), 주석(Sn) 또는 합금 등의 금속으로 이루어질 수 있다.
도 13에 도시하는 바와 같이, 하드 마스크(502)가 캡 기판(104) 상에 형성된다. 하드 마스크(502)는 퇴적 기술로 형성될 수 있고, 용도에 따라 실리콘 이산화물, 실리콘 질화물, 기타 유전체 재료, 또는 금속을 포함할 수 있다. 하드 마스크(502)는 제1 트렌치(402a), 제2 트렌치(402b), 스크라이브 트렌치(404), 및 웨이퍼 엣지 트렌치(406)를 충전하여 본딩층(132) 위로 연장되도록 형성된다.
도 14에 도시하는 바와 같이, 하드 마스크(502)에 제1 패터닝 공정이 행해진다. 패터닝의 결과로, 하드 마스크(502)는 제1 트렌치(402a)의 일부와 제2 트렌치(402b)에서 리세싱되지만, 하드 마스크(502)의 잔여부는 제1 마스킹층(1402)(예컨대, 포토레지스트 마스킹층)으로 덮여 변형되지 않는다. 패터닝 공정은 제1 트렌치(402a) 내의 부분들에 대해 하드 마스크(502)의 깊이차를 생성하여 마련한다. 이에, 후속하여 스토퍼가 패터닝 공정 없이 자기 정렬로 형성될 수 있다(이하의 도 18 내지 도 19에서 형성되는 스토퍼(119) 참조). 제조 공정에 있어서 나중에 수행되는 패터닝 공정에 의해 스토퍼를 형성하는 다른 방법과 비교할 때, 패터닝 개구의 필수 종횡비가 감소된다. 워크피스는 이후 스테이지에서보다 도 14에 도시하는 스테이지에서 높이 변화가 적다. 이에, 최적화된 패터닝 결과가 달성될 수 있다.
도 15에 도시하는 바와 같이, 제2 마스킹층(1502)(예컨대, 포토레지스트 마스킹층)이 제자리에 있는 상태에서 하드 마스크(502)에 제2 패터닝 공정이 행해진다. 패터닝의 결과로, 제2 트렌치(402b)와 스크라이브 트렌치(404) 내의 하드 마스크(502)는 제거되지만, 하드 마스크(502)의 잔여부는 변형되지 않는다. 다른 실시형태는 도 14에 도시되지 않는다. 제1 마스킹층(1402)이 제2 트렌치(402b)를 덮어서 제2 트렌치(402b) 내의 하드 마스크(502)가 도 14에서는 리세싱되지 않지만 도 15에서는 완전히 제거된다. 패터닝 공정이 제2 트렌치(402b)와 스크라이브 트렌치(404)는 노출시키지만, 제1 트렌치(402a)는 하드 마스크(502)에 의해 보호된다. 이에, 후속하여 일련의 에칭 공정에 의해 높이차가 형성될 수 있다. 제조 공정에 있어서 나중에 수행되는 패터닝 공정에 의해 높이차를 가지는 제1 트렌치(402a)와 제2 트렌치(402b)를 형성하는 다른 방법과 비교할 때, 패터닝 개구의 필수 종횡비가 감소된다. 워크피스는 이후 스테이지에서보다 도 15에 도시하는 스테이지에서 높이 변화가 적다. 이에, 최적화된 패터닝 결과가 달성될 수 있다.
도 16에 도시하는 바와 같이, 제3 마스킹 패턴(1602)(예컨대, 포토레지스트 마스킹층)이 형성되어, 스크라이브 트렌치(404)의 바닥면의 중심부(708s)를 노출시키지만 스크라이브 트렌치(404)의 바닥면의 주변부(710s)는 덮도록 패터닝된다. 그런 다음, 스크라이브 트렌치(404)의 바닥면의 중심부(708s)는 낮추지만 스크라이브 트렌치(404)의 바닥면의 주변부(710s)는 변형하지 않도록 스크라이브 트렌치(404)에 에칭이 행해진다. 마찬가지로, 먼저 스크라이브 트렌치(404)의 바닥면을 낮춘 다음에 스크라이브 트렌치(404)와 제1 트렌치(402a)를 함께 더욱 낮추기 위해 블랭킷 에칭을 함으로써, 스크라이브 트렌치(404)와 제1 트렌치(402a)는 높이차를 갖도록 형성된다. 타겟 깊이에 대한 별도의 패터닝 공정으로 스크라이브 트렌치(404)와 제1 트렌치(402a)를 에칭하는 다른 방법과 비교할 때, 패터닝 개구의 필수 종횡비가 감소된다. 또한, 워크피스는 이후 스테이지에서보다 도 16에 도시하는 스테이지에서 높이 변화가 적다. 이에, 최적화된 패터닝 결과가 달성될 수 있다. 마스킹층(1402, 1502, 1602)이 하드 마스크(502) 상에 형성된 다음 포토리소그래피 공정(들)에 의해 패터닝된다. 일부 실시형태에서는, 도 7 내지 도 8에 도시하고 설명한 바와 유사하게, 웨이퍼 엣지 트렌치(406)가 선택적으로 패터닝될 수 있다.
도 17에 도시하는 바와 같이, 제3 마스킹층(1602)(도 16 도시)이 제거되고, 캡 기판(140)에 제1 블랭킷 에칭이 행해진다. 제3 마스킹 패턴(1602)은 습식 에칭 공정 이후의 웨이퍼 세정 공정에 의해 제거될 수 있다. 제1 블랭킷 에칭은 비등방성(예컨대, 수직) 건식 에칭을 포함할 수 있다. 에칭의 결과로, 하드 마스크(502)가 덮이지 않은 캡 기판(104)의 측면이 리세싱되는데, 제2 트렌치(402b)의 바닥면(1702s), 스크라이브 트렌치(404)의 바닥면의 중심부(708s) 및 주변부(710s)를 포함할 수 있다. 에치백 공정은 하드 마스크(502)의 재료보다는 캡 기판(104)의 재료에 대해 고도로 선택적인 에칭제를 사용하는 건식 에칭일 수 있다.
도 18에 도시하는 바와 같이, 하드 마스크(502)에 제2 블랭킷 에칭이 행해져서 하드 마스크(502)는 수직으로 더 낮아지고, 제1 트렌치(402a)의 바닥면의 부분(802b)은 노출된다. 제2 블랭킷 에칭은 캡 기판(104)의 재료보다는 하드 마스크(502)의 재료에 대해 고도로 선택적인 에칭제를 사용하는 건식 에칭을 포함할 수 있다.
도 19에 도시하는 바와 같이, 캡 기판(104)에 제3 블랭킷 에칭이 행해진다. 제1 트렌치(402a)의 바닥면의 노출 부분(802s)은 제2 트렌치(402b)의 바닥면(1702s), 스크라이브 트렌치(404)의 바닥면의 중심부(708s) 및 주변부(710s)와 함께 리세싱된다. 제1 트렌치(402a) 내에, 제1 트렌치(402a)의 바닥면의 덮인 부분(804s)으로부터 리세싱된 바닥면의 노출 부분(802s)에 의해 스토퍼(119)가 형성된다. 제2 블랭킷 건식 에칭은 캡 기판(104)의 재료보다는 하드 마스크(502)의 재료에 대해 고도로 선택적인 에칭제를 사용하는 건식 에칭을 포함할 수 있다.
도 20에 도시하는 바와 같이, 하드 마스크(502)(도 19에 도시)를 제거하기 위해 일련의 에칭 공정이 행해진다. 에칭 공정은 건식 에칭 또는 습식 에칭을 포함할 수 있고 하드 마스크(502)에 대해 선택적일 수 있다.
도 21에 도시하는 바와 같이, 캡 기판(104)은 뒤집혀서 디바이스 기판(102)에 본딩된다. 예를 들어, 캡 기판(104)의 본딩층(132)이 공융 본딩 공정에 의해 디바이스 기판(102)의 대응하는 본딩 소자(134)에 본딩되어, 디바이스 기판(102)과 캡 기판(104)이 물리적 그리고 전기적으로 접속된다. 본딩 시에, 제1 트렌치(402a)(도 20에 도시)는 제1 MEMS 디바이스(106)를 둘러싸는 제1 캐비티(116)의 부분이 되고, 제2 트렌치(402b)는 제2 MEMS 디바이스(108)를 둘러싸는 제2 캐비티(118)의 부분이 된다. 하나 이상의 능동 소자를 구비한 반도체 기판(112)를 포함하는 디바이스 기판(102)이 제공될 수 있다. 일련의 금속화면 및 비아 인터커넥트가 반도체 기판(112)의 상부 표면 상에 형성된 IMD 층(114) 내에 배치된다. 제1 및 제2 MEMS 디바이스(106, 108)를 포함하는 MEMS 기판(130)이 IMD층(114)을 통해 반도체 기판(112)에 본딩되어 디바이스 기판(102)을 형성한다. 예를 들어, MEMS 기판(130)은 융착 공정(fusion bonding process)에 의해 IMD층(114)에 본딩될 수 있다. 일부 실시형태에서, 융착은 SiO2를 포함하는 IMD층(114)과 Si를 포함하는 MEMS 기판(130) 사이에서 달성된다. 일부 실시형태에서, MEMS 기판(130) 및/또는 반도체 기판(112)은 융착 후의 두께를 줄이도록 박막화된다. 일부 실시형태에서, 공융 본딩은 반도체 재료와 금속 재료 간의 반도체 대 금속 본딩을 포함한다. 일부 실시형태에서, 반도체 재료는 Ge, Si, SiGe, 또는 다른 반도체 재료 중 적어도 하나를 포함한다. 일부 실시형태에서, 금속 재료는 Al, Cu, Ti, Ta, Au, Ni, Sn, 또는 다른 금속 중 적어도 하나를 포함한다. 공융 본딩의 다른 예는 Al, Cu, Ti, Ta, Au, Ni, Sn, 또는 다른 금속 중 적어도 하나를 각각 포함하는 2개의 금속 재료 간의 금속 대 금속 본딩이다. 본딩되는 재료들은 어닐링 공정에서 맞대어 눌러져서 재료의 공융상(eutectic phase)을 형성한다. 예를 들어, Ge와 Al 간의 공융 본딩은 400℃ 내지 450℃의 범위 내에 있는 어닐링 온도로 형성된다.
도 22에 도시하는 바와 같이, 일부 실시형태에서는, 그런 다음 캡 기판(104)이 디바이스(102)에 본딩된 후에 부분적 두께를 없애기 위해 박막화된다. 스크라이브 트렌치(404)는 노출될 수 있다. 노출된 스크라이브 트렌치(404)는 단편화된 부분들로 다이싱하기 전에, 본딩된 웨이퍼 또는 다른 기능부에 대한 테스트 포인트를 제공할 수 있다.
도 23은 일부 실시형태에 따른 MEMS 패키지의 제조 방법(2300)의 흐름도를 도시한다. MEMS 패키지는 상이한 캐비티 깊이를 갖는 2개의 MEMS 디바이스를 포함한다. MEMS 패키지의 예가 도 2에 도시된다.
개시하는 방법(예컨대, 방법(2300))을 일련의 단계(act) 또는 이벤트(event)로서 예시하고 후술하지만, 예시하는 그러한 단계 또는 이벤트의 순서는 제한적인 것으로서 해석되어서는 안 되는 것으로 이해될 것이다. 예를 들어, 일부 단계가 본 명세서에 예시 및/또는 설명한 것과는 상이한 순서로 그리고/또는 그 설명한 것과는 별개로 다른 단계 또는 이벤트와 동시에 일어날 수 있다. 또한, 본 명세서에 설명한 실시형태의 하나 이상의 양태를 구현하기 위해, 예시한 모든 단계가 필요하지 않을 수도 있다. 또한, 본 명세서에 설명한 단계들 중 하나 이상은 하나 이상의 별개의 단계 및/또는 페이즈에서 수행될 수도 있다. 방법(2300)이 도 12 내지 도 22와 관련하여 기술되지만, 방법(2300)은 도 12 내지 도 22에 제한되는 것이 아니라, 도 12 내지 도 22에 개시하는 구조와 무관하게 분리될 수도 있다고 이해하면 될 것이다.
단계 2302에서, 제1 트렌치와 제2 트렌치가 캡 기판의 제1 디바이스 영역와 제2 디바이스 영역에 각각 형성되고, 스크라이브 트렌치가 스크라이브 라인 영역에 형성된다. 도 12는 일부 실시형태에 따른 단계 2302에 해당하는 단면도를 도시한다.
단계 2304에서, 하드 마스크가 형성되어, 제2 트렌치 및 제1 트렌치의 일부에서의 하드 마스크의 바닥면은 리세싱되지만 하드 마스크의 잔여부는 제1 마스킹층에 의해 덮이도록 패터닝된다. 도 13 내지 도 14는 일부 실시형태에 따른 단계 2304에 해당하는 단면도를 도시한다.
단계 2306에서, 제2 트렌치와 스크라이브 트렌치로부터 제거되도록 하드 마스크에 제2 패터닝 공정이 수행된다. 도 15는 일부 실시형태에 따른 단계 2306에 해당하는 단면도를 도시한다.
단계 2308에서, 스크라이브 트렌치의 바닥면을 낮추기 위해 에칭이 수행된다. 도 16은 일부 실시형태에 따른 단계 2308에 해당하는 단면도를 도시한다.
단계 2310에서, 하드 마스크가 제자리에 있는 상태에서, 제2 트렌치 및 스크라이브 트렌치의 바닥면을 낮추기 위해 캡 기판에 에칭이 수행된다. 제1 트렌치는 하드 마스크에 의해 덮여서 보호된다. 도 17은 일부 실시형태에 따른 단계 2310에 해당하는 단면도를 도시한다.
단계 2312에서, 하드 마스크와 캡 기판에 일련의 에칭 공정을 수행하여 제1 트렌치 내에 스토퍼를 형성한다. 이어서, 하드 마스크는 제거된다. 도 18 내지 도 20은 일부 실시형태에 따른 단계 2312에 해당하는 단면도를 도시한다.
단계 2314에서, 캡 기판이 디바이스 기판에 본딩되어 상이한 캐비티 깊이를 갖는 제1 MEMS 디바이스와 제2 MEMS 디바이스를 둘러싸고 MEMS 패키지를 형성한다. 도 21은 일부 실시형태에 따른 단계 2314에 해당하는 단면도를 도시한다.
단계 2316에서, 스크라이브 트렌치를 노출하기 위해 캡 기판의 후면이 박막화된다. 노출된 스크라이브 트렌치는 단편화된 부분들로 다이싱하기 전에, 본딩된 웨이퍼 또는 다른 기능부에 대한 테스트 포인트를 제공할 수 있다. 도 22는 일부 실시형태에 따른 단계 2316에 해당하는 단면도를 도시한다.
따라서, 앞에서 이해할 수 있는 바와 같이, 본 개시내용은 MEMS 패키지와 연관된 방법에 관한 것이다. 일부 실시형태에서, 제1 디바이스 영역 내의 제1 트렌치와 스크라이브 라인 영역 내의 스크라이브 트렌치가 캡 기판의 전면(front side)에 형성된다. 그런 다음, 캡 기판 위에 하드 마스크가 형성되어 패터닝된다. 그리고 나서, 하드 마스크가 제자리에 있는 상태에서, 제1 트렌치의 바닥면의 드러난 부분은 리세싱되고 제1 트렌치의 바닥면의 덮인 부분은 변형되지 않고서 제1 트렌치 내에 스토퍼를 형성하도록 캡 기판에 에칭이 행해진다. 그런 다음, 캡 기판의 전면이 디바이스 기판에 본딩되어, 제1 MEMS 디바이스 위에서 제1 트렌치를 둘러싼다. 따라서, 제1 트렌치를 형성한 다음, 추가 에칭백을 준비하기 위해(예컨대 스토퍼를 형성하기 위해) 제1 트렌치 내에 하드 마스크를 형성하여 패터닝함으로써, 딥 트렌치 내에 포토레지스트 마스킹층을 도포하지 않고서 상이한 트렌치 깊이가 형성된다. 이에, 제조 품질이 향상된다.
일부 실시형태에 있어서, 본 개시내용은 미세전자기계 시스템(MEMS) 패키지의 제조 방법에 관한 것이다. 본 방법은 캡 기판 상에 제1 디바이스 영역과 스크라이브 라인 영역이 규정된 상기 캡 기판을 준비하는 단계와, 상기 캡 기판의 전면에서 상기 제1 디바이스 영역 내에 제1 트렌치를 그리고 상기 스크라이브 라인 영역 내에 스크라이브 트렌치를 형성하는 단계를 포함한다. 본 방법은, 제1 트렌치의 바닥면의 일부는 덮고 상기 제1 트렌치의 바닥면의 잔여 부분은 노출시키도록 상기 캡 기판 위에 하드 마스크를 형성하여 패터닝하는 단계를 더 포함한다. 본 방법은, 하드 마스크가 제자리에 있는 상태에서, 상기 제1 트렌치의 바닥면의 드러난 부분은 리세싱되지만 상기 제1 트렌치의 바닥면의 덮인 부분은 변형되지 않고서 상기 제1 트렌치 내에 스토퍼를 형성하도록 캡 기판에 에칭을 수행하는 단계를 더 포함한다. 상기 방법은 상기 캡 기판의 전면을 디바이스 기판에 본딩하여 제1 MEMS 디바이스 위에서 제1 트렌치를 둘러싸는 단계를 더 포함한다.
다른 실시형태에 있어서, 본 개시내용은 미세전자기계 시스템(MEMS) 패키지의 제조 방법에 관한 것이다. 본 방법은 캡 기판 상에 제1 디바이스 영역, 제2 디바이스 영역, 및 스크라이브 라인 영역이 규정된 상기 캡 기판을 준비하는 단계와, 상기 캡 기판의 전면에서 상기 제1 디바이스 영역 내에 제1 트렌치를, 상기 제2 디바이스 영역 내에 제2 트렌치를, 그리고 상기 스크라이브 라인 영역 내에 스크라이브 트렌치를 형성하는 단계를 포함하고, 상기 제1 트렌치, 제2 트렌치 및 스크라이브 트렌치는 동일한 높이를 갖는다. 본 방법은 상기 캡 기판 위에 하드 마스크를 형성하여 패터닝하는 단계를 더 포함하고, 상기 하드 마스크는 상기 스크라이브 트렌치 및 제1 트렌치의 제1 부분에서 제1 두께를 그리고 제2 트렌치 및 제1 트렌치의 제2 부분에서 제1 두께보다 작은 제2 두께를 갖는다. 본 방법은 스크라이브 트렌치로부터 하드 마스크를 제거하고, 스크라이브 트렌치의 바닥면을 낮추기 위해 스크라이브 트렌치에 에칭을 수행하는 단계를 더 포함한다. 본 방법은 제2 트렌치로부터 하드 마스크를 제거하고, 스크라이브 트렌치와 제2 트렌치의 바닥면들을 낮추어서 스크라이브 트렌치가 제2 트렌치보다 더 깊어지고 제2 트렌치가 제1 트렌치보다 깊어지게 하기 위해 스크라이브 트렌치와 제2 트렌치에 에칭을 수행하는 단계를 더 포함한다.
또 다른 실시형태에 있어서, 본 개시내용은 MEMS 패키지에 관한 것이다. MEMS 패키지는 제1 및 제2 MEMS 디바이스를 포함하는 디바이스 기판을 포함한다. MEMS 패키지는 디바이스 기판에 본딩된 캡 기판을 더 포함한다. 캡 기판은 제1 MEMS 디바이스를 위에서 둘러싸는 제1 캐비티와 제2 MEMS 디바이스를 위에서 둘러싸는 제2 캐비티를 포함한다. 제1 캐비티는 캡 기판의 전면 표면에 대해 제1 깊이를 갖고, 제1 깊이는 캡 기판의 전면 표면에 대한 제2 캐비티의 제2 깊이보다 작다. 제1 캐비티의 바닥면으로부터 제1 캐비티 내의 위치로 캡 기판의 전면 표면보다 수직으로 더 낮게 스토퍼가 융기한다.
이상은 당업자가 본 개시내용의 양태를 더 잘 이해할 수 있도록 여러 실시형태의 특징을 개관한 것이다. 당업자라면 동일한 목적을 달성하기 위한 다른 공정 및 구조를 설계 또는 변형하고/하거나 본 명세서에 소개하는 실시형태들의 동일한 효과를 달성하기 위한 기본으로서 본 개시내용을 용이하게 이용할 수 있다고 생각할 것이다. 또한 당업자라면 그러한 등가의 구조가 본 개시내용의 사상 및 범주에서 벗어나지 않는다는 것과, 본 개시내용의 사상 및 범주에서 일탈하는 일없이 다양한 변화, 대체 및 변형이 이루어질 수 있다는 것을 인식할 것이다.
<부기>
1. 미세전자기계 시스템(MEMS, microelectromechanical system) 패키지를 제조하는 방법에 있어서,
캡 기판 상에 제1 디바이스 영역 및 스크라이브 라인 영역이 규정된 상기 캡 기판을 준비하는 단계와,
상기 캡 기판의 전면(front side)에서 상기 제1 디바이스 영역 내에 제1 트렌치를 그리고 상기 스크라이브 라인 영역 내에 스크라이브 트렌치를 형성하는 단계와,
상기 제1 트렌치의 바닥면의 일부는 덮지만 상기 제1 트렌치의 바닥면의 잔여 부분은 노출시키도록 상기 캡 기판 위에 하드 마스크를 형성하여 패터닝하는 단계와,
상기 하드 마스크가 제자리에 있는 상태에서, 상기 제1 트렌치의 바닥면의 드러난 부분은 리세싱되지만 상기 제1 트렌치의 바닥면의 덮인 부분은 변형되지 않고서 상기 제1 트렌치 내에 스토퍼를 형성하도록 상기 캡 기판에 에칭을 수행하는 단계와,
상기 캡 기판의 전면을 디바이스 기판에 본딩하여, 제1 MEMS 디바이스 위에서 상기 제1 트렌치를 둘러싸는 단계를 포함하는 MEMS 패키지의 제조 방법.
2. 제1항에 있어서, 상기 제1 트렌치와 상기 스크라이브 트렌치는 상기 하드 마스크를 형성하기 전에 동일한 깊이를 갖도록 형성되는 것인 MEMS 패키지의 제조 방법.
3. 제1항에 있어서,
상기 제1 트렌치 내에 스토퍼를 형성하기 전에, 상기 스크라이브 트렌치의 바닥면을 낮추기 위해 상기 스크라이브 트렌치에 에칭을 수행하는 단계를 더 포함하고,
상기 스크라이브 트렌치의 바닥면은 상기 스토퍼를 형성하기 위한 에칭 중에 추가로 에칭되어, 상기 스크라이브 트렌치가 상기 제1 트렌치보다 더 깊은 것인 MEMS 패키지의 제조 방법.
4. 제3항에 있어서, 상기 스크라이브 트렌치에 대한 에칭은 포토레지스트 마스킹층이 상기 트렌치를 덮는 상태에서 수행되는 것인 MEMS 패키지의 제조 방법.
5. 제1항에 있어서, 상기 하드 마스크를 형성하여 패터닝하는 단계는 상기 스크라이브 트렌치를 노출시키는 것인 MEMS 패키지의 제조 방법.
6. 제1항에 있어서,
상기 스크라이브 트렌치가 개방되도록 상기 캡 기판의 후면(back side)에 연삭 공정(grinding process)을 수행하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
7. 제6항에 있어서,
상기 개방된 스크라이브 트렌치를 따라 단편화 공정을 수행하여 상기 MEMS 패키지를 개별 다이스로 다이싱하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
8. 제1항에 있어서,
상기 제1 트렌치와 상기 스크라이브 트렌치를 형성할 때에 상기 캡 기판 상에 규정된 제2 디바이스 영역에, 상기 제1 트렌치 또는 상기 스크라이브 트렌치와 같은 깊이를 갖는 제2 트렌치를 형성하는 단계와,
상기 하드 마스크를 형성하여 패터닝할 때에 상기 제2 트렌치와 상기 스크라이브 트렌치를 노출시키는 단계와,
상기 제1 트렌치 내에 스토퍼를 형성하기 전에, 상기 제2 트렌치의 바닥면이 상기 제1 트렌치의 바닥면보다 낮도록 상기 제2 트렌치의 바닥면을 낮추기 위하여 상기 제2 트렌치에 에칭을 수행하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
9. 제1항에 있어서,
상기 캡 기판 상에서 상기 캡 기판의 경계 영역에 웨이퍼 엣지 영역이 규정되고,
상기 웨이퍼 엣지 영역 내에 상기 스크라이브 트렌치와 같은 깊이를 갖는 엣지 트렌치가 형성되는 것인 MEMS 패키지의 제조 방법.
10. 제9항에 있어서, 상기 엣지 트렌치는 상기 스토퍼와 같은 깊이를 갖는 돌출부를 포함하는 것인 MEMS 패키지의 제조 방법.
11. 미세전자기계 시스템(MEMS, microelectromechanical system) 패키지를 제조하는 방법에 있어서,
캡 기판 상에 제1 디바이스 영역, 제2 디바이스 영역, 및 스크라이브 라인 영역이 규정된 상기 캡 기판을 준비하는 단계와,
상기 캡 기판의 전면에서 상기 제1 디바이스 영역 내에 제1 트렌치를, 상기 제2 디바이스 영역 내에 제2 트렌치를, 그리고 상기 스크라이브 라인 영역 내에 스크라이브 트렌치를 형성하는 단계로서, 상기 제1 트렌치, 제2 트렌치 및 스크라이브 트렌치는 동일한 높이를 갖는 것인, 상기 제1 트렌치, 제2 트렌치 및 스크라이브 트렌치를 형성하는 단계와,
상기 캡 기판 위에 하드 마스크를 형성하여 패터닝하는 단계로서, 상기 하드 마스크는 상기 스크라이브 트렌치 및 상기 제1 트렌치의 제1 부분에서 제1 두께를 그리고 상기 제2 트렌치 및 상기 제1 트렌치의 제2 부분에서 상기 제1 두께보다 작은 제2 두께를 갖는 것인, 상기 하드 마스크를 형성하여 패터닝하는 단계와,
상기 스크라이브 트렌치로부터 하드 마스크를 제거하고, 상기 스크라이브 트렌치의 바닥면을 낮추기 위해 상기 스크라이브 트렌치에 에칭을 수행하는 단계와,
상기 제2 트렌치로부터 하드 마스크를 제거하고, 상기 스크라이브 트렌치에서 상기 제2 트렌치보다 더 깊은 깊이를 생성하고 상기 제1 트렌치보다 더 깊은 제2 트렌치를 생성하도록, 상기 스크라이브 트렌치와 상기 제2 트렌치의 바닥면들을 낮추기 위해 상기 스크라이브 트렌치와 상기 제2 트렌치에 에칭을 수행하는 단계를 포함하는 MEMS 패키지의 제조 방법.
12. 제11항에 있어서,
상기 제1 트렌치의 제2 부분으로부터 하드 마스크를 제거하기 위해 상기 하드 마스크에 블랭킷 에칭을 수행하는 단계와,
상기 제1 트렌치의 제2 부분은 리세싱되지만 상기 제1 트렌치의 제1 부분은 변형되지 않고서 상기 제1 트렌치 내에 스토퍼를 형성하도록 상기 제1 트렌치에 에칭을 수행하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
13. 제12항에 있어서, 상기 제2 트렌치와 상기 스크라이브 트렌치는, 상기 제1 트렌치 내에 스토퍼를 형성하도록 상기 제1 트렌치에 에칭을 수행할 때 동일한 양만큼 리세싱되는 것인 MEMS 패키지의 제조 방법.
14. 제13항에 있어서, 상기 스토퍼로부터 하드 마스크를 제거하기 위해 건식 에치백을 수행하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
15. 제11항에 있어서,
상기 캡 기판의 전면을 디바이스 기판에 본딩하여, 제1 MEMS 디바이스 위에서 상기 제1 트렌치를 둘러싸고 제2 MEMS 디바이스 위에서 상기 제2 트렌치를 둘러싸는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
16. 제15항에 있어서,
상기 스크라이브 트렌치가 개방되도록 상기 캡 기판의 후면(back side)에 연삭 공정(grinding process)을 수행하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
17. 제16항에 있어서,
상기 개방된 스크라이브 트렌치를 따라 단편화 공정을 수행하여 상기 MEMS 패키지를 개별 다이스로 다이싱하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
18. 제11항에 있어서, 상기 스크라이브 트렌치로부터 하드 마스크를 제거하는 것과, 상기 제2 트렌치로부터 하드 마스크를 제거하는 것은, 포토레지스트 마스킹층이 상기 제1 트렌치를 덮는 상태에서 수행되는 것인 MEMS 패키지의 제조 방법.
19. 미세전자기계 시스템(MEMS) 패키지에 있어서,
제1 및 제2 MEMS 디바이스를 포함하는 디바이스 기판과,
상기 디바이스 기판에 본딩된 캡 기판을 포함하고, 상기 캡 기판은 상기 제1 MEMS 디바이스 위에서 제1 캐비티를 둘러싸고 상기 제2 MEMS 디바이스 위에서 제2 캐비티를 둘러싸며,
상기 제1 캐비티는 상기 캡 기판의 전면 표면에 대해 제1 깊이를 갖고, 상기 제1 깊이는 상기 캡 기판의 전면 표면에 대한 상기 제2 캐비티의 제2 깊이보다 작으며,
상기 제1 캐비티의 바닥면으로부터 상기 제1 캐비티 내의 위치로 상기 캡 기판의 전면 표면보다 수직으로 더 낮게 스토퍼가 융기하는 것인 MEMS 패키지.
20. 제19항에 있어서,
상기 캡 기판 내에 배치된 스크라이브 트렌치를 더 포함하고, 상기 스크라이브 트렌치는 상기 제2 캐비티의 제2 깊이보다 큰 제3 깊이를 갖는 중심부와, 상기 제2 깊이를 갖는 주변부를 포함하는 것인 MEMS 패키지.

Claims (10)

  1. 미세전자기계 시스템(MEMS, microelectromechanical system) 패키지를 제조하는 방법에 있어서,
    캡 기판 상에 제1 디바이스 영역 및 스크라이브 라인 영역이 규정된 상기 캡 기판을 준비하는 단계와,
    상기 캡 기판의 전면(front side)에서 상기 제1 디바이스 영역 내에 제1 트렌치를, 제2 디바이스 영역 내에 제2 트렌치를, 그리고 상기 스크라이브 라인 영역 내에 스크라이브 트렌치를 형성하는 단계와,
    상기 제1 트렌치의 바닥면의 일부는 덮지만 상기 제1 트렌치의 바닥면의 잔여 부분, 상기 제2 트렌치, 및 상기 스크라이브 트렌치는 노출시키도록 상기 캡 기판 위에 하드 마스크를 형성하여 패터닝하는 단계와,
    상기 제2 트렌치의 바닥면이 상기 제1 트렌치의 바닥면보다 낮도록 상기 제2 트렌치의 바닥면을 낮추기 위하여 상기 제2 트렌치에 에칭을 수행하는 단계와,
    상기 하드 마스크가 제자리에 있는 상태에서, 상기 제1 트렌치의 바닥면의 드러난 부분은 리세싱되지만 상기 제1 트렌치의 바닥면의 덮인 부분은 변형되지 않고서 상기 제1 트렌치 내에 스토퍼를 형성하도록 상기 캡 기판에 에칭을 수행하는 단계와,
    상기 캡 기판의 전면을 디바이스 기판에 본딩하여, 제1 MEMS 디바이스 위에서 상기 제1 트렌치를 둘러싸는 단계
    를 포함하는 MEMS 패키지의 제조 방법.
  2. 제1항에 있어서, 상기 제1 트렌치와 상기 스크라이브 트렌치는 상기 하드 마스크를 형성하기 전에 동일한 깊이를 갖도록 형성되는 것인 MEMS 패키지의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 트렌치 내에 스토퍼를 형성하기 전에, 상기 스크라이브 트렌치의 바닥면을 낮추기 위해 상기 스크라이브 트렌치에 에칭을 수행하는 단계를 더 포함하고,
    상기 스크라이브 트렌치의 바닥면은 상기 스토퍼를 형성하기 위한 에칭 중에 추가로 에칭되어, 상기 스크라이브 트렌치가 상기 제1 트렌치보다 더 깊은 것인 MEMS 패키지의 제조 방법.
  4. 제1항에 있어서, 상기 하드 마스크를 형성하여 패터닝하는 단계는 상기 스크라이브 트렌치를 노출시키는 것인 MEMS 패키지의 제조 방법.
  5. 제1항에 있어서,
    상기 스크라이브 트렌치가 개방되도록 상기 캡 기판의 후면(back side)에 연삭 공정(grinding process)을 수행하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
  6. 제5항에 있어서,
    상기 개방된 스크라이브 트렌치를 따라 단편화 공정을 수행하여 상기 MEMS 패키지를 개별 다이들로 다이싱하는 단계를 더 포함하는 MEMS 패키지의 제조 방법.
  7. 제1항에 있어서,
    상기 캡 기판 상에서 상기 캡 기판의 경계 영역에 웨이퍼 엣지 영역이 규정되고,
    상기 웨이퍼 엣지 영역 내에 상기 스크라이브 트렌치와 같은 깊이를 갖는 엣지 트렌치가 형성되는 것인 MEMS 패키지의 제조 방법.
  8. 미세전자기계 시스템(MEMS, microelectromechanical system) 패키지를 제조하는 방법에 있어서,
    캡 기판 상에 제1 디바이스 영역, 제2 디바이스 영역, 및 스크라이브 라인 영역이 규정된 상기 캡 기판을 준비하는 단계와,
    상기 캡 기판의 전면에서 상기 제1 디바이스 영역 내에 제1 트렌치를, 상기 제2 디바이스 영역 내에 제2 트렌치를, 그리고 상기 스크라이브 라인 영역 내에 스크라이브 트렌치를 형성하는 단계로서, 상기 제1 트렌치, 제2 트렌치 및 스크라이브 트렌치는 동일한 깊이를 갖는 것인, 상기 제1 트렌치, 제2 트렌치 및 스크라이브 트렌치를 형성하는 단계와,
    상기 캡 기판 위에 하드 마스크를 형성하여 패터닝하는 단계로서, 상기 하드 마스크는 상기 스크라이브 트렌치 및 상기 제1 트렌치의 제1 부분에서 제1 두께를 그리고 상기 제2 트렌치 및 상기 제1 트렌치의 제2 부분에서 상기 제1 두께보다 작은 제2 두께를 갖는 것인, 상기 하드 마스크를 형성하여 패터닝하는 단계와,
    상기 스크라이브 트렌치로부터 하드 마스크를 제거하고, 상기 스크라이브 트렌치의 바닥면을 낮추기 위해 상기 스크라이브 트렌치에 에칭을 수행하는 단계와,
    상기 제2 트렌치로부터 하드 마스크를 제거하고, 상기 스크라이브 트렌치에서 상기 제2 트렌치보다 더 깊은 깊이를 생성하고 상기 제1 트렌치보다 더 깊은 제2 트렌치를 생성하도록, 상기 스크라이브 트렌치와 상기 제2 트렌치의 바닥면들을 낮추기 위해 상기 스크라이브 트렌치와 상기 제2 트렌치에 에칭을 수행하는 단계
    를 포함하는 MEMS 패키지의 제조 방법.
  9. 미세전자기계 시스템(MEMS) 패키지에 있어서,
    제1 및 제2 MEMS 디바이스를 포함하는 디바이스 기판과,
    상기 디바이스 기판에 본딩된 캡 기판
    을 포함하고, 상기 캡 기판은 상기 제1 MEMS 디바이스 위에서 제1 캐비티를 둘러싸고 상기 제2 MEMS 디바이스 위에서 제2 캐비티를 둘러싸며,
    상기 제1 캐비티는 상기 캡 기판의 전면 표면에 대해 제1 깊이를 갖고, 상기 제1 깊이는 상기 캡 기판의 전면 표면에 대한 상기 제2 캐비티의 제2 깊이보다 작으며,
    상기 제1 캐비티의 바닥면으로부터, 상기 캡 기판의 전면 표면보다 수직으로 더 낮은 상기 제1 캐비티 내의 위치로 스토퍼가 융기하는 것인 MEMS 패키지.
  10. 제9항에 있어서,
    상기 캡 기판 내에 배치된 스크라이브 트렌치를 더 포함하고, 상기 스크라이브 트렌치는 상기 제2 캐비티의 제2 깊이보다 큰 제3 깊이를 갖는 중심부와, 상기 제2 깊이를 갖는 주변부를 포함하는 것인 MEMS 패키지.
KR1020180146219A 2017-11-27 2018-11-23 다중 깊이 mems 패키지를 형성하는 방법 KR102202821B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/822,538 US10556790B2 (en) 2017-11-27 2017-11-27 Method for forming multi-depth MEMS package
US15/822,538 2017-11-27

Publications (2)

Publication Number Publication Date
KR20190062235A KR20190062235A (ko) 2019-06-05
KR102202821B1 true KR102202821B1 (ko) 2021-01-15

Family

ID=66442431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180146219A KR102202821B1 (ko) 2017-11-27 2018-11-23 다중 깊이 mems 패키지를 형성하는 방법

Country Status (5)

Country Link
US (4) US10556790B2 (ko)
KR (1) KR102202821B1 (ko)
CN (1) CN109835868B (ko)
DE (1) DE102018124822B4 (ko)
TW (1) TWI685466B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018219524A1 (de) * 2018-11-15 2020-05-20 Robert Bosch Gmbh Verfahren zur Herstellung eines mikroelektromechanischen Sensors und mikroelektromechanischer Sensor
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
IT201900025042A1 (it) * 2019-12-20 2021-06-20 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo microelettromeccanico di tipo ottico dotato di una struttura orientabile e una superficie antiriflettente
US11655146B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extended acid etch for oxide removal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043510A1 (en) * 2011-08-15 2013-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US20150298968A1 (en) * 2014-04-21 2015-10-22 Semiconductor Manufacturing International (Shanghai) Corporation Mems capping method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
US7287824B2 (en) 2004-07-16 2007-10-30 Hewlett-Packard Development Company, L.P. Method and apparatus for assessing nozzle health
DE102007016135A1 (de) 2007-03-29 2008-10-09 Robert Bosch Gmbh Verfahren zur Strukturiering eines Substratmaterials und eines mikromechanischen Bauelements
TWI614816B (zh) 2010-06-22 2018-02-11 美國亞德諾半導體公司 用以蝕刻及分割蓋晶圓之方法
US8580594B2 (en) * 2011-08-09 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having recessed bonding site
CN102795593A (zh) * 2012-08-29 2012-11-28 深迪半导体(上海)有限公司 超薄真空密封mems晶圆的加工方法
US9174838B2 (en) * 2012-12-10 2015-11-03 MCube Inc. Distributed MEMS devices time synchronization methods and system
US8916943B2 (en) * 2013-03-01 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices having a plurality of cavities
US20150102437A1 (en) * 2013-10-14 2015-04-16 Freescale Semiconductor, Inc. Mems sensor device with multi-stimulus sensing and method of fabrication
US9403674B2 (en) * 2014-08-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
US9656857B2 (en) * 2014-11-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) devices at different pressures
US9567210B2 (en) * 2015-02-24 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US10131536B2 (en) * 2015-10-19 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Heater design for MEMS chamber pressure control
US9926190B2 (en) * 2016-01-21 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US9695039B1 (en) * 2016-03-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US10556792B2 (en) * 2017-11-28 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level integrated MEMS device enabled by silicon pillar and smart cap

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043510A1 (en) * 2011-08-15 2013-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US20150298968A1 (en) * 2014-04-21 2015-10-22 Semiconductor Manufacturing International (Shanghai) Corporation Mems capping method

Also Published As

Publication number Publication date
US11667522B2 (en) 2023-06-06
KR20190062235A (ko) 2019-06-05
US20210078858A1 (en) 2021-03-18
US10556790B2 (en) 2020-02-11
US20200346923A1 (en) 2020-11-05
CN109835868B (zh) 2022-02-18
TW201925077A (zh) 2019-07-01
US10865102B2 (en) 2020-12-15
US10752495B2 (en) 2020-08-25
US20190161342A1 (en) 2019-05-30
US20200109046A1 (en) 2020-04-09
TWI685466B (zh) 2020-02-21
DE102018124822B4 (de) 2023-03-30
DE102018124822A1 (de) 2019-05-29
CN109835868A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
KR102202821B1 (ko) 다중 깊이 mems 패키지를 형성하는 방법
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US9567210B2 (en) Multi-pressure MEMS package
US9085455B2 (en) MEMS devices and methods for forming same
US9365416B2 (en) Structure and method for motion sensor
US9359194B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
US9926190B2 (en) MEMS devices and methods of forming the same
TWI395707B (zh) 微機電結構的製造方法
US9695039B1 (en) Multi-pressure MEMS package
US9975757B2 (en) Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
US9650241B2 (en) Method for providing a MEMS device with a plurality of sealed enclosures having uneven standoff structures and MEMS device thereof
TW201727780A (zh) 微機電系統封裝之製造方法
US20230249961A1 (en) Semiconductor structure and manufacturing method for the same
US9868630B2 (en) Package structure and manufacturing method thereof
US9481564B2 (en) Method of sealing and shielding for dual pressure MEMs devices
TWI445131B (zh) 微機電結構的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right