TWI685466B - 微機電系統封裝體及其製造方法 - Google Patents

微機電系統封裝體及其製造方法 Download PDF

Info

Publication number
TWI685466B
TWI685466B TW107116126A TW107116126A TWI685466B TW I685466 B TWI685466 B TW I685466B TW 107116126 A TW107116126 A TW 107116126A TW 107116126 A TW107116126 A TW 107116126A TW I685466 B TWI685466 B TW I685466B
Authority
TW
Taiwan
Prior art keywords
trench
groove
cutting
cover substrate
substrate
Prior art date
Application number
TW107116126A
Other languages
English (en)
Other versions
TW201925077A (zh
Inventor
戴文川
胡凡
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201925077A publication Critical patent/TW201925077A/zh
Application granted granted Critical
Publication of TWI685466B publication Critical patent/TWI685466B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0125—Blanket removal, e.g. polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156—Lithographic techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本發明實施例係有關於一種具有不同之溝槽深度的微機電系統封裝體，及製造上述微機電系統封裝體的方法。在一些實施例中，第一裝置區中的第一溝槽和切割道區中的切割溝槽係形成在蓋基板的前側。隨後，在蓋基板上形成並圖案化硬罩幕。然後，在硬罩幕到位的情況下，對蓋基板進行蝕刻，使得第一溝槽的底表面的未覆蓋部分被凹蝕，而第一溝槽的底表面的覆蓋部分並未改變以在第一溝槽中形成停止部。然後，將蓋基板的前側接合到裝置基板，將第一溝槽封閉在第一微機電系統裝置上。

Description

微機電系統封裝體及其製造方法
本發明實施例係關於一種微機電系統封裝體及其製造方法，且特別係關於一種具有不同溝槽深度的微機電系統封裝體及其製造方法。
微機電系統(Microelectromechanical systems，MEMS)裝置，如加速計(accelerometer)、壓力傳感器和麥克風已經廣泛使用於許多現今的電子設備中。舉例來說，通常可在汽車(例如安全氣囊展開系統)、平板電腦或智慧型手機中找到微機電系統加速計。對於某些應用來說，需要將多個微機電系統裝置整合到一個微機電系統封裝體中，這些微機電系統裝置可能包括一些需要不同孔洞深度的微機電系統傳感器。
在一些實施例中，本發明係有關於一種製造微機電系統封裝體之方法。上述方法包括準備蓋基板，其具有在蓋基板上定義之第一裝置區及切割道區，以及在蓋基板之前側之第一裝置區中形成第一溝槽以及在切割道區中形成切割溝槽。上述方法更包括在蓋基板上形成及圖案化硬罩幕，以覆蓋一部分之第一溝槽之底表面，而露出第一溝槽之底表面之剩餘部分。上述方法更包括在硬罩幕到位之情況下，對蓋基板進行 蝕刻，以使第一溝槽之底表面之未覆蓋部分被凹蝕，而第一溝槽之底表面之覆蓋部分未改變，以在第一溝槽中形成停止部。上述方法更包括將蓋基板之前側接合到裝置基板，封閉在第一微機電系統裝置上之第一溝槽。
在另一些實施例中，本發明係有關於一種製造微機電系統封裝體之方法。上述方法包括包括準備蓋基板，蓋基板上定義有第一裝置區、第二裝置區及切割道區以及在蓋基板之前側第一裝置區中形成第一溝槽，在第二裝置區中形成第二溝槽，以及在切割道區中形成切割溝槽，其中第一溝槽、第二溝槽及切割溝槽具有相同之深度。上述方法更包括在蓋基板上形成及圖案化硬罩幕，其中硬罩幕具有在切割溝槽中之第一厚度及第一溝槽之第一部分，以及具有在第二溝槽中比第一厚度小之第二厚度及第一溝槽之第二部分。上述方法更包括從切割溝槽去除硬罩幕，以及對切割溝槽進行蝕刻以降低切割溝槽之底表面。上述方法更包括從第二溝槽去除硬罩幕及對切割溝槽及第二溝槽進行蝕刻以降低切割溝槽及第二溝槽之底表面，以在切割溝槽中產生比第二溝槽深之較大深度，且第二溝槽比第一溝槽深。
在又一些實施例中，本發明係有關於一種微機電系統封裝體。上述微機電系統封裝體包括裝置基板，包括第一微機電系統裝置及第二微機電系統裝置。上述方法更包括蓋基板，接合到裝置基板，蓋基板封閉在第一微機電系統裝置上之第一孔洞及在第二微機電系統裝置上之第二孔洞。第一孔洞相對於蓋基板之前側表面具有第一深度，第一深度小於第二孔洞 相對於蓋基板之前側表面之第二深度。停止部從第一孔洞之底表面升起到第一孔洞中之位置，且垂直低於蓋基板之前側表面。
100‧‧‧剖面圖
102‧‧‧裝置基板
104‧‧‧蓋基板
106‧‧‧第一微機電系統裝置
110‧‧‧裝置區
110a‧‧‧第一裝置區
110b‧‧‧第二裝置區
112‧‧‧半導體基板
114‧‧‧內連線層
116‧‧‧第一孔洞
117‧‧‧切割溝槽
119‧‧‧停止部
120‧‧‧切割道區
121‧‧‧晶圓邊緣溝槽
122‧‧‧晶圓邊緣區
130‧‧‧微機電系統基板
132‧‧‧接合層
134‧‧‧接合元件
124s‧‧‧後側表面
126s‧‧‧前側表面
140s‧‧‧底表面
142s‧‧‧底表面
144s‧‧‧表面
146s‧‧‧底表面
148s‧‧‧周邊部分
150s‧‧‧頂表面
200‧‧‧剖面
202s‧‧‧底表面
204s‧‧‧底表面
206‧‧‧鍊線
302‧‧‧測試特徵
402‧‧‧第一溝槽
404‧‧‧切割溝槽
406‧‧‧晶圓邊緣溝槽
502‧‧‧硬罩幕
602‧‧‧光阻罩幕層
702‧‧‧光阻罩幕層
704s‧‧‧部分
706s‧‧‧周邊部分
708s‧‧‧中央部分
710s‧‧‧周邊部分
802s‧‧‧部分
804s‧‧‧覆蓋部分
1100‧‧‧方法
1102、1104、1106、1108、1110、2302、2304、2306、2308、2310、2312、2314、2316‧‧‧動作
1402‧‧‧第一罩幕層
1502‧‧‧第二罩幕層
1602‧‧‧第三罩幕層
1702s‧‧‧底表面
2300‧‧‧方法
以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪示且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明的特徵。
第1圖繪示出微機電系統(MEMS)封裝體的一些實施例的剖面圖。
第2圖繪示出微機電系統封裝體的一些替代實施例的剖面圖。
第3圖繪示出微機電系統封裝體的一些替代實施例的剖面圖。
第4-10圖繪示出微機電系統封裝體在各個製造階段的一些實施例的一系列剖面圖。
第11圖繪示出用於製造微機電系統封裝體的方法的一些實施例的流程圖。
第12-22圖繪示出在各個製造階段的微機電系統封裝體的一些替代實施例的一系列剖面圖。
第23圖繪示出用於製造微機電系統封裝體的方法的一些替代實施例的流程圖。
以下公開許多不同的實施方法或是例子來實行所 提供之標的之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明。當然這些實施例僅用以例示，且不該以此限定本發明的範圍。舉例來說，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
此外，其中可能用到「第一」、「第二」、「第三」等用詞，以便於描述區分一個圖示或一系列圖示的不同元素。「第一」、「第二」、「第三」等用詞不旨在描述相應的元素。因此，參照第一圖描述的「第一介電層」可能不一定對應於參照另一圖描述的「第一介電層」。
在最近幾代的微機電系統積體電路中，多個微機電系統裝置可以被整合到同一積體晶片上。舉例來說，動作傳 感器被用在智慧型手機、平板電腦、遊戲控制台、智慧型電視和汽車碰撞檢測系統等消費性電子產品中的動作啟動用戶界面。為了捕捉三維空間內完整範圍的運動，動作傳感器通常與加速計和陀螺儀(gyroscope)一起使用。加速計檢測線性運動。陀螺儀檢測角運動。為了滿足消費者對低成本、高質量和小的裝置佔用空間的需求，可將加速計和陀螺儀一起整合在同一個基板上。加速計和陀螺儀利用不同的空間進行運動，因此需要不同的孔洞深度。在同一基板上製造具有不同深度的孔洞的一種方法是使用一系列的微影和圖案化製程。然而，在基板中圖案化並形成具有第一深度的溝槽之後，基板表面會變得不平坦。因為難以在基板表面的不平坦的形貌上形成和圖案化期望的光阻罩幕層(如深溝槽內可能形成不充分的塗層或空隙)，隨後形成具有第二深度的第二溝槽的圖案化製程變得具有挑戰性。由於當需要一些額外深度的結構時，例如需要移動停止部或切割溝槽時，情況會變得更糟。
本發明實施例係有關於一種具有不同溝槽深度的蓋基板的微機電系統封裝體，以及製造上述微機電系統封裝體的方法。在一些實施例中，提供了蓋基板，其具有在蓋基板上定義的第一裝置區和切割道區。第一裝置區中的第一溝槽和切割道區中的切割溝槽係形成在蓋基板的前側。然後，在蓋基板上形成並圖案化硬罩幕，以覆蓋第一溝槽的一部分底表面，而露出第一溝槽的底表面的剩餘部分。然後，在硬罩幕到位(in place)的情況下，對蓋基板進行蝕刻，使得第一溝槽的底表面的未覆蓋部分被凹蝕，而第一溝槽的底表面的被覆蓋部分未改 變，以在第一溝槽內形成停止部。然後，將蓋基板的前側接合到裝置基板上，並將第一溝槽封閉在第一微機電系統裝置上。因此，藉由形成第一溝槽，然後在第一溝槽內形成並圖案化硬罩幕以準備進一步回蝕刻(如為了形成停止部)，形成了不同的溝槽深度，而未在深溝槽中施加罩幕層(如光阻罩幕層)。與藉由隨後在製造製程中執行的圖案化製程形成停止部的替代方法相比，減少了圖案化開口所需的深寬比(aspect ratio)。從而可達到優化的圖案化成果並且提高製造質量。
第1圖繪示出根據一些實施例的微機電系統封裝體的剖面圖100。微機電系統封裝體包括接合在一起的裝置基板102和蓋基板104。在一些實施例中，裝置基板102可以包括具有主動元件(如電晶體)的半導體基板112、具有設置在金屬間介電(inter-metal dielectric，IMD)材料內的金屬化平面和通孔內連線的內連線層114、以及具有第一微機電系統裝置106的微機電系統基板130。蓋基板104包括在蓋基板104上定義的裝置區110和切割道區120。蓋基板104封閉裝置區110內的第一微機電系統裝置106上的第一孔洞116及切割道區120中的切割溝槽117。在一些實施例中，停止部119從第一孔洞116的底表面140s升高到在第一孔洞116中並垂直低於蓋基板104的前側表面126s的位置。切割溝槽117具有位於比第一孔洞116的底表面140s更深的蓋基板104中的底表面142s。在一些實施例中，切割溝槽117可以包括周邊部分，其深度實質上等於第一孔洞116的深度，即周邊部分的表面144s可以實質上與第一孔洞116的底表面140s共面。在一些實施例中，蓋基板104可更包 括設置在在蓋基板104的邊界區域上定義的晶圓邊緣區122中的晶圓邊緣溝槽121。晶圓邊緣溝槽121可以包括底表面146s，底表面146s可位在與切割溝槽117的底表面142s實質相同的深度處。晶圓邊緣溝槽121可更包括周邊部分148s，周邊部分148s可位在與停止部119的頂表面150s實質相同的深度處。作為示例，第一孔洞116、切割溝槽117和晶圓邊緣溝槽121可以藉由第4-10圖所示的一系列製造製程所形成，隨後將對此進行更詳細的描述。
第2圖繪示出根據一些替代實施例的微機電系統封裝體的剖面圖200。微機電系統封裝體包括第一微機電系統裝置106和第二微機電系統裝置108，分別由深度不同的第一孔洞116和第二孔洞118封閉。切割溝槽117具有位於蓋基板104中的底表面142s，其比第二孔洞118的底表面202s更深。在一些實施例中，切割溝槽117可以包括周邊部分，其深度實質上等於第一孔洞116的深度，即周邊部分的表面144s可以實質上與第二孔洞118的底表面202s共面。第一孔洞116的底表面140s可以位於蓋基板104中，並垂直窄於第二孔洞118的底表面202s。在一些實施例中，蓋基板104可以更包括具有底表面204s的晶圓邊緣溝槽406，底表面204s可實質上位在與停止部119的頂表面150s相同深度處。作為示例，第一孔洞116、切割溝槽117和晶圓邊緣溝槽406可以藉由第12-21圖所示的一系列製造製程形成，隨後將對此進行更詳細的描述。應理解的是，上述用於第1圖的微機電系統封裝體的一些特徵可以結合到第2圖中，為了簡潔，於此不再贅述。
第3圖繪示出根據一些其他實施例的微機電系統封裝體的剖面圖300。在一些實施例中，上述第2圖中示出的微機電系統封裝體隨後可以被薄化(如從後側表面124s到由點劃線206所表示的位置)。可以打開切割溝槽117，並且可以露出測試特徵302以用於晶圓級測試。隨後可進行單粒化製程(例如分割)。
第4-10圖繪示出根據一些實施例的一系列剖面視圖400-1000，其共同描繪微機電系統封裝體的形成。
如第4圖所示，準備蓋基板104。在蓋基板104上定義裝置區110及切割道區120。可將切割道區120定義在裝置區110的周圍。可在蓋基板104的邊界區域定義晶圓邊緣區122。在一些實施例中，接合層132設置在蓋基板104的前側表面126s上。接合層132和蓋基板104被圖案化以在裝置區110中形成第一溝槽402、切割道區120中的切割溝槽404以及晶圓邊緣區122中的晶圓邊緣溝槽406。第一溝槽402、切割溝槽404和晶圓邊緣溝槽406係形成為具有相對於蓋基板104的前側表面126s實質相同的垂直深度。在各種實施例中，蓋基板104可以包括任何類型的半導體本體(如矽/互補金氧半(Complementary Metal-Oxide-Semiconductor，CMOS)塊、矽鍺(SiGe)、絕緣體上矽(Silicon On Insulator，SOI)等)，如半導體晶圓或晶圓上的一個或多個晶粒，以及任何其他類型的半導體及/或形成在其上的磊晶層及/或與其關聯之物。作為示例，接合層132可以由如鋁(Al)、鍺(Ge)、金(Au)、銅(Cu)、錫(Sn)的金屬或合金所製成。
如第5圖所示，硬罩幕502形成在蓋基板104上。硬罩幕502可以藉由沉積技術形成，並且取決於應用可以包括二氧化矽、氮化矽、其它介電材料或金屬。硬罩幕502係形成用以填充第一溝槽402、切割溝槽404及晶圓邊緣溝槽406，並且延伸越過接合層132。
如第6圖所示，對硬罩幕502圖案化。由於圖案化，第一溝槽402的一部份底表面被覆蓋(以對隨後的停止部的形成進行準備)，而第一溝槽402的底表面的剩餘部分未被覆蓋。藉由圖案化製程去除切割溝槽404中的硬罩幕502和一部分晶圓邊緣溝槽406。在一些實施例中，根據光阻罩幕層602並藉由蝕刻製程來圖案化硬罩幕502，上述光阻罩幕層602係形成在硬罩幕502上，然後藉由微影製程圖案化。在各種實施例中，蝕刻製程可包括濕蝕刻或乾蝕刻(如使用四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等的電漿蝕刻)。在蝕刻製程之後，將實質去除光阻罩幕層602。
如第7圖所示，光阻罩幕層702形成在硬罩幕502上，然後藉由微影製程圖案化光阻罩幕層702以露出至少一部分的晶圓邊緣溝槽406及切割溝槽404的底表面。然後對切割溝槽404進行蝕刻以降低切割溝槽404的底表面。在一些實施例中，凹蝕切割溝槽404的底表面的中央部分708s，而以光阻罩幕層702覆蓋切割溝槽404的底表面的周邊部分710s。在一些實施例中，凹蝕晶圓邊緣溝槽406的底表面的一部分704s，而以光阻罩幕層702覆蓋晶圓邊緣溝槽406的底表面的周邊部分706s。在第7圖中未繪示出的一些替代實施例中，可藉由圖案 化光阻罩幕層702凹蝕整個或大部分切割溝槽404，以露出切割溝槽404。
如第8圖所示，對蓋基板104執行毯覆式回蝕刻製程(blanket etch back process)，以降低第一溝槽402、切割溝槽404和晶圓邊緣溝槽406未被硬罩幕502覆蓋的底表面。上述回蝕刻製程可為乾蝕刻，其使用具有對蓋基板104的材料的選擇性高於對硬罩幕502的材料的選擇性的蝕刻劑。因此，凹蝕了第一溝槽402的底表面的未覆蓋部分802s、切割溝槽404的底表面的中央部分708s和周邊部分710s、以及晶圓邊緣溝槽406的底表面的部分704s，而第一溝槽402的底表面的覆蓋部分804s(由硬罩幕502覆蓋)和晶圓邊緣溝槽406的底表面的部分704s並未改變。首先藉由圖案化並降低切割溝槽404(如第7圖所示)，並隨後藉由毯覆式蝕刻以進一步一起降低切割溝槽404和第一溝槽402(如第8圖所示)，切割溝槽404和第一溝槽402形成為具有不同的深度。與藉由分開的圖案化製程蝕刻切割溝槽404和第一溝槽402以達到目標深度的替代方法相比，減少了圖案化開口所需的深寬比。而且，工件在第7圖所示階段的高度變化小於後一階段。從而可以達成優化的圖案化成果。
如第9圖所示，藉由可包括乾蝕刻或濕蝕刻的一系列蝕刻製程去除硬罩幕502。因為第8圖的毯覆式回蝕刻製程的結果，切割溝槽404的中央部分708s和晶圓邊緣溝槽406的部分704s可以在蓋基板104中，位在實質相同的深度處。晶圓邊緣溝槽406的周邊部706s和第一溝槽402的覆蓋部分804s可以位於蓋基板104中，實質相同的深度處。
如第10圖所示，將蓋基板104翻轉並接合到裝置基板102。舉例來說，蓋基板104的接合層132藉由共晶接合製程接合到相應裝置基板102的接合元件134，使得裝置基板102與蓋基板104物理地及電性地連接。可以藉由提供已經通過一或多個製造製程而製備的半導體基板112來製備裝置基板102。舉例來說，半導體基板112包括一個或多個主動元件。一系列金屬化平面和通孔內連線設置在形成在半導體基板112的上表面上的金屬間介電層114中。包括第一和第二微機電系統裝置106、108的微機電系統基板130藉由金屬間介電層114接合到半導體基板112上，以形成裝置基板102。舉例來說，可以藉由熔接製程將微機電系統基板130接合到金屬間介電層114。在一些實施例中，在包含SiO2的金屬間介電層114與包含Si的微機電系統基板130之間達成熔接。在一些實施例中，薄化微機電系統基板130及/或半導體基板112以降低其熔接後的厚度。
第11圖繪示出根據一些實施例的用於製造微機電系統封裝體的方法1100的流程圖。微機電系統封裝體係由具有兩個不同孔洞深度的微機電系統裝置所組成。微機電系統封裝體的範例如第1圖所示。
儘管所揭露的方法(如方法1100)在下文中被繪示和描述為一系列動作或事件，但應理解的是這些動作或事件所示的順序不應被解釋為具有限制的意圖。舉例來說，一些動作可由不同的順序發生及/或與除本文所示及/或描述外的其他動作或事件同時發生。此外，並非所有繪示出的動作都需要用以實施本文描述的一個或多個方面或實施例。此外，可在一個 或多個單獨的動作及/或階段中執行此處描述的一個或多個動作。雖然方法1100係參照第4-10圖所描述，應理解的是，方法1100並不限於第4-10圖中揭露的結構，而是可以獨立於第4-10圖中公開的結構而獨自存在。
在動作1102處，在裝置區形成第一溝槽，在蓋基板的切割道區形成切割溝槽。第4圖繪示出根據一些實施例的對應於動作1102的剖面圖。
在動作1104處，形成並圖案化硬罩幕以覆蓋第一溝槽的一部分。第5-6圖繪示出根據一些實施例的對應於動作1104的剖面圖。
在動作1106處，進行蝕刻以降低切割溝槽的底表面。第7圖繪示出根據一些實施例的對應於動作1106的剖面圖。
在動作1108處，在硬罩幕到位的情況下，對蓋基板進行蝕刻以在第一溝槽內形成停止部。第8-9圖繪示出根據一些實施例的對應於動作1108的剖面圖。
在動作1110處，將蓋基板接合到裝置基板上以形成微機電系統封裝體。第10圖繪示出根據一些實施例的對應於動作1110的剖面圖。
第12-22圖繪示出根據一些實施例的共同描繪微機電系統封裝體的形成的一系列剖面視圖1200-2200。上述微機電系統封裝體包括至少兩個具有不同空腔深度的微機電系統裝置。
如第12圖所示，準備蓋基板104。在蓋基板104上定義第一裝置區110a及第二裝置區110b。切割道區120可定義 為圍繞第一裝置區110a和第二裝置區110b。晶圓邊緣區122可以定義為在蓋基板104的邊界區域。在一些實施例中，接合層132設置在蓋基板104的前側表面126s上。圖案化接合層132和蓋基板104以形成第一裝置區110a中的第一溝槽402a、第二裝置區110b中的第二溝槽402b、切割道區120中的切割溝槽404以及晶圓邊緣區122中的晶圓邊緣溝槽406。第一溝槽402a、第二溝槽402b、切割溝槽404及晶圓邊緣溝槽406形成為具有與蓋基板104的前側表面126s實質垂直相同的深度。在各種實施例中，蓋基板104可包括任何形態的半導體本體(如矽/互補金氧半塊、矽鍺、絕緣體上矽等)，如半導體晶圓或晶圓上的一個或多個晶片，以及在其上形成及/或以其他方式與之關聯的任何其他類型的半導體及/或磊晶層。作為示例，接合層132可以由如鋁(Al)、鍺(Ge)、金(Au)、銅(Cu)、錫(Sn)的金屬或合金製成。
如第13圖所示，硬罩幕502形成在蓋基板104上。可藉由沉積技術形成硬罩幕502，並且取決於應用，其可包括二氧化矽、氮化矽、其他介電材料或金屬。硬罩幕502係形成以填充第一溝槽402a、第二溝槽402b、切割溝槽404和晶圓邊緣溝槽406，並且延伸越過接合層132。
如第14圖所示，對硬罩幕502進行第一圖案化製程。由於上述圖案化，硬罩幕502在第二溝槽402b及一部分第一溝槽402a處被凹蝕，而硬罩幕502的其餘部分被第一罩幕層1402(例如光阻罩幕層)覆蓋且並未改變。圖案化製程為了硬罩幕502在第一溝槽402a中的部分產生並準備深度差。從而隨 後可在不進行圖案化製程的情況下形成自對準的停止部(參照後述第18-19圖中形成的停止部119)。與藉由在製造製程之後進行圖案化製程以形成停止部的替代方法相比，減少了圖案化開口所需的深寬比。上述工件在第14圖所示階段的高度變化小於隨後的階段。從而可達成優化的圖案化結果。
如第15圖所示，在第二罩幕層1502(例如光阻罩幕層)到位的情況下對硬罩幕502進行第二圖案化製程。由於上述圖案化，去除了第二溝槽402b及切割溝槽404中的硬罩幕502，而剩下的硬罩幕502並未改變。作為未在第14圖中繪示出的替代實施例。第一罩幕層1402可以覆蓋第二溝槽402b，使得在第14圖中不凹蝕第二溝槽402b內的硬罩幕502，並且在第15圖中將其完全去除。圖案化製程露出第二溝槽402b和切割溝槽404，而第一溝槽402a受到硬罩幕502的保護。因此隨後藉由一系列的蝕刻製程可形成深度差。與藉由在製造製程後進行圖案化製程以形成具有不同深度的第一溝槽402a和第二溝槽402b的替代方法相比，減少了圖案化開口所需的深寬比。工件在第15圖所示階段的高度變化小於隨後的階段。從而可達成優化的圖案化結果。
如第16圖所示，形成並圖案化第三罩幕圖案1602(例如光阻罩幕層)，以露出切割溝槽404的底表面的中央部分708s，而覆蓋切割溝槽404的底表面的周邊部分710s。然後蝕刻切割溝槽404以降低切割溝槽404的底表面的中央部分708s，而不改變切割溝槽404的底表面的周邊部分710s。類似地，藉由首先降低切割溝槽404的底表面，隨後進行毯覆式蝕 刻以進一步一起降低切割溝槽404和第一溝槽402a，切割溝槽404及第一溝槽402a形成為具有不同的深度。與藉由單獨的圖案化製程蝕刻切割溝槽404和第一溝槽402a以達到目標深度的替代方法相比，減少了圖案化開口的所需深寬比。此外，工件在第16圖所示階段的高度變化小於隨後的階段。從而可達成優化的圖案化成果。罩幕層1402、1502、1602係形成在硬罩幕502上，然後藉由微影製程圖案化。在一些實施例中，類似於第7-8圖中所示和所描述，晶圓邊緣溝槽406可替換地被圖案化。
如第17圖所示，去除第三罩幕層1602(如第16圖所示)，並對蓋基板104進行第一毯覆式蝕刻。可藉由濕蝕刻製程，然後進行晶圓清潔製程以去除第三罩幕圖案1602。第一毯覆式蝕刻可以包括非等向性(anisotropic)(例如垂直)乾蝕刻。由於蝕刻，凹蝕了未被硬罩幕502覆蓋的蓋基板104的側面，其可包括第二溝槽402b的底表面1702s、切割溝槽404底表面的中央部分708s和周邊部分710s。回蝕刻製程可為乾蝕刻，其使用對蓋基板104材料選擇性高於對硬罩幕502材料選擇性的蝕刻劑。
如第18圖所示，對硬罩幕502進行第二毯覆式蝕刻，使得硬罩幕502垂直下降，並且露出第一溝槽402a的底表面的一部分802s。第二毯覆式蝕刻可以包括乾蝕刻，其使用對硬罩幕502材料選擇性高於蓋基板104材料選擇性的蝕刻劑。
如第19圖所示，對蓋基板104進行第三毯覆式蝕刻。一起凹蝕第一溝槽402a的底表面的露出部分802s與第二溝槽402b的底表面1702s、切割溝槽404的底表面的中央部分708s 及周邊部分710s。在第一溝槽402a中形成停止部119，而底表面的露出部分802s從第一溝槽402a的底表面的覆蓋部分804s凹蝕。第二毯覆式乾蝕刻可以包括使用對硬罩幕502材料選擇性高於對蓋基板104材料選擇性的蝕刻劑的乾蝕刻。
如第20圖所示，進行一系列蝕刻製程以去除硬罩幕502(如第19圖所示)。上述蝕刻製程可以包括乾蝕刻或濕蝕刻，並且可對硬罩幕502有選擇性。
如第21圖所示，將蓋基板104翻轉並接合到裝置基板102。舉例來說，蓋基板104的接合層132藉由共晶接合製程接合到相應的裝置基板102的接合元件134，使得裝置基板102與蓋基板104物理地並電性地連接。一旦接合了，第一溝槽402a(如第20圖所示)變成封閉第一微機電系統裝置106的第一孔洞116的一部分，並且第二溝槽402b變成封閉第二微機電系統裝置108的第二孔洞118的一部分。裝置基板102可以提供為包括具有一個或多個主動元件的半導體基板112。一系列金屬化平面和通孔內連線設置在半導體基板112的上表面上形成的金屬間介電層114中。包括第一和第二微機電系統裝置106、108的微機電系統基板130藉由金屬間介電層114接合到半導體基板112以形成裝置基板102。舉例來說，微機電系統基板130可藉由熔接製程接合到金屬間介電層114。在一些實施例中，在包含SiO2的金屬間介電層114與包含Si的微機電系統基板130之間達成熔接。在一些實施例中，在熔接之後，薄化微機電系統基板130及/或半導體基板112以降低其厚度。在一些實施例中，共晶接合包括半導體材料和金屬材料之間的半導體對金屬 鍵結。在一些實施例中，半導體材料包括Ge、Si、SiGe或其他半導體材料中的至少一者。在一些實施例中，金屬材料包括Al、Cu、Ti、Ta、Au、Ni、Sn或其他金屬中的至少一者。共晶接合的另一個例子是兩種金屬材料之間的金屬對金屬鍵結，每種金屬材料包括Al、Cu、Ti、Ta、Au、Ni、Sn或其他金屬中的至少一者。待接合的材料在退火製程中彼此壓緊以形成材料的共晶相。舉例來說，Ge和Al之間的共晶接合係在400-450℃的退火溫度下形成。
如第22圖所示，在一些實施例中，隨後薄化蓋基板104以在接合到裝置基板102之後去除部分厚度。可以露出切割溝槽404。露出的切割溝槽404可以在被分割成單粒之前為接合的晶圓提供測試點或其他功能。
第23圖繪示出根據一些實施例的用於製造微機電系統封裝體的方法2300的流程圖。微機電系統封裝體包括兩個不同孔洞深度的微機電系統裝置。微機電系統封裝體的例子如第2圖所示。
儘管所揭露的方法(如方法2300)在下文中被繪示和描述為一系列動作或事件，但應理解的是這些動作或事件所示的順序不應被解釋為具有限制的意圖。舉例來說，一些動作可由不同的順序發生及/或與除本文所示及/或描述外的其他動作或事件同時發生。此外，並非所有繪示出的動作都需要用以實施本文描述的一個或多個方面或實施例。此外，可在一個或多個單獨的動作及/或階段中執行此處描述的一個或多個動作。雖然方法2300係參照第12-22圖所描述，應理解的是，方 法2300並不限於第13-22圖中揭露的結構，而是可以獨立於第12-22圖中公開的結構而獨自存在。
在動作2302處，在第一裝置區和第二裝置區中分別形成第一溝槽和第二溝槽，在蓋基板的切割道區中形成切割溝槽。第12圖繪示出根據一些實施例的對應於動作2302的剖面圖。
在動作2304處，形成並圖案化硬罩幕，使得在第二溝槽和第一溝槽的一部分處凹蝕硬罩幕的底表面，而硬罩幕的其餘部分被第一罩幕層覆蓋。第13-14圖繪示出根據一些實施例的對應於動作2304的剖面圖。
在動作2306處，對硬罩幕進行第二圖案化製程以將其從第二溝槽和切割溝槽去除。第15圖繪示出根據一些實施例的對應於動作2306的剖面圖。
在動作2308處，進行蝕刻以降低切割溝槽的底表面。第16圖繪示出根據一些實施例的對應於動作2308的剖面圖。
在動作2310處，在硬罩幕到位的情況下，對蓋基板進行毯覆式蝕刻以降低第二溝槽和切割溝槽的底表面。第一溝槽被硬罩幕覆蓋和保護。第17圖繪示出根據一些實施例的對應於動作2310的剖面圖。
在動作2312處，對硬罩幕和蓋基板進行一系列蝕刻製程，以在第一溝槽內形成停止部。然後去除硬罩幕。第18-20圖繪示出根據一些實施例的對應於動作2312的剖面圖。
在動作2314處，將蓋基板接合到裝置基板上，以 封閉具有不同孔洞深度的第一微機電系統裝置和第二微機電系統裝置，以形成微機電系統封裝體。第21圖繪示出根據一些實施例的對應於動作2314的剖面圖。
在動作2316處，薄化蓋基板的背側以露出切割溝槽。露出的切割溝槽可在被分割成單粒之前為接合的晶圓提供測試點或其他功能。第22圖繪示出根據一些實施例的對應於動作2316的剖面圖。
因此，如從上述可理解的，本發明實施例係有關於一種微機電系統封裝體和其相關方法。在一些實施例中，第一裝置區中的第一溝槽及切割道區中的切割溝槽形成在蓋基板的前側。然後，在蓋基板上形成並圖案化硬罩幕。然後，在硬罩幕到位的情況下，對蓋基板進行蝕刻，使得第一溝槽的底表面的未覆蓋部分被凹蝕，而第一溝槽的底表面的被覆蓋部分未變更而形成停止部。然後，將蓋基板的前側接合到裝置基板上，將第一溝槽封閉在第一微機電系統裝置上。因此，藉由形成第一溝槽，然後在第一溝槽內形成並圖案化硬罩幕以準備進一步的回蝕刻(如用以形成停止部)，而不需在深溝槽中施加光阻罩幕層便可形成不同的溝槽深度。從而提高製造品質。
在一些實施例中，本發明係有關於一種製造微機電系統封裝體之方法。上述方法包括準備蓋基板，其具有在蓋基板上定義之第一裝置區及切割道區，以及在蓋基板之前側，在第一裝置區中形成第一溝槽以及在切割道區中形成切割溝槽。上述方法更包括在蓋基板上形成及圖案化硬罩幕，以覆蓋一部分之第一溝槽之底表面，而露出第一溝槽之底表面之剩餘 部分。上述方法更包括在硬罩幕到位之情況下，對蓋基板進行蝕刻，以凹蝕第一溝槽之底表面之未覆蓋部分，而第一溝槽之底表面之覆蓋部分未改變，以在第一溝槽中形成停止部。上述方法更包括將蓋基板之前側接合到裝置基板，封閉在第一微機電系統裝置上之第一溝槽。
在另一些實施例中，本發明係有關於一種製造微機電系統封裝體之方法。上述方法包括包括準備蓋基板，蓋基板上定義有第一裝置區、第二裝置區及切割道區以及在蓋基板之前側，在第一裝置區中形成第一溝槽，在第二裝置區中形成第二溝槽，以及在切割道區中形成切割溝槽，其中第一溝槽、第二溝槽及切割溝槽具有相同之深度。上述方法更包括在蓋基板上形成及圖案化硬罩幕，其中硬罩幕具有在切割溝槽中之第一厚度及第一溝槽之第一部分，以及具有在第二溝槽中比第一厚度小之第二厚度及第一溝槽之第二部分。上述方法更包括從切割溝槽去除硬罩幕，以及對切割溝槽進行蝕刻以降低切割溝槽之底表面。上述方法更包括從第二溝槽去除硬罩幕及對切割溝槽及第二溝槽進行蝕刻以降低切割溝槽及第二溝槽之底表面，以在切割溝槽中產生比第二溝槽深之較大深度，且第二溝槽比第一溝槽深。
在又一些實施例中，本發明係有關於一種微機電系統封裝體。上述微機電系統封裝體包括裝置基板，包括第一微機電系統裝置及第二微機電系統裝置。上述微機電系統封裝體更包括蓋基板，接合到裝置基板，蓋基板上包括第一孔洞及第二孔洞，第一孔洞封閉第一微機電系統裝置，第二孔洞封閉 第二微機電系統裝置。第一孔洞相對於蓋基板之前側表面具有第一深度，第一深度小於第二孔洞相對於蓋基板之前側表面之第二深度。停止部從第一孔洞之底表面升起到第一孔洞中之位置，且垂直低於蓋基板之前側表面。
如本發明一些實施例所述之製造微機電系統封裝體之方法，其中在形成硬罩幕前，將第一溝槽及切割溝槽形成為具有相同之深度。
如本發明一些實施例所述之製造微機電系統封裝體之方法，更包括在第一溝槽中形成停止部前，對切割溝槽進行蝕刻以降低切割溝槽之底表面；其中切割溝槽之底表面在蝕刻時被進一步凹蝕以形成停止部，使得切割溝槽比第一溝槽深。
如本發明一些實施例所述之製造微機電系統封裝體之方法，其中對切割溝槽之蝕刻係以覆蓋在第一溝槽上之光阻罩幕層進行。
如本發明一些實施例所述之製造微機電系統封裝體之方法，其中形成及圖案化硬罩幕露出切割溝槽。
如本發明一些實施例所述之製造微機電系統封裝體之方法，更包括對蓋基板之背側進行研磨製程，以使得切割溝槽被打開。
如本發明一些實施例所述之製造微機電系統封裝體之方法，更包括沿著被打開之切割溝槽進行單粒化製程，使得微機電系統封裝體被分割為分離之晶粒。
如本發明一些實施例所述之製造微機電系統封裝 體之方法，更包括當形成第一溝槽及切割溝槽時，於定義在蓋基板上之第二裝置區中形成第二溝槽，第二溝槽具有比第一溝槽及切割溝槽深的深度；當形成及圖案化硬罩幕時露出第二溝槽及切割溝槽；以及在第一溝槽中形成停止部前，對第二溝槽進行蝕刻以降低第二溝槽之底表面，使得第二溝槽之底表面比第一溝槽之底表面低。
如本發明一些實施例所述之製造微機電系統封裝體之方法，其中在蓋基板上之邊界區定義晶圓邊緣區；其中在晶圓邊緣區形成邊緣溝槽，邊緣溝槽具有與切割溝槽相同之深度。
如本發明一些實施例所述之製造微機電系統封裝體之方法，其中邊緣溝槽更包括突起，突起具有與停止部相同之深度。
如本發明另一些實施例所述之製造微機電系統封裝體之方法，更包括對硬罩幕進行毯覆式蝕刻，以從第一溝槽之第二部分去除硬罩幕；以及對第一溝槽進行蝕刻，使第一溝槽之第二部分被凹蝕，而第一溝槽之第一部分未變化以在第一溝槽中形成停止部。
如本發明另一些實施例所述之製造微機電系統封裝體之方法，其中在對第一溝槽進行蝕刻以在第一溝槽中形成停止部時，第二溝槽及切割溝槽被凹蝕之量相同。
如本發明另一些實施例所述之製造微機電系統封裝體之方法，更包括進行乾式回蝕刻以從停止部去除硬罩幕。
如本發明另一些實施例所述之製造微機電系統封 裝體之方法，更包括將蓋基板之前側接合到裝置基板，封閉在第一微機電系統裝置上之第一溝槽，以及封閉在第二微機電系統裝置上之第二溝槽。
如本發明另一些實施例所述之製造微機電系統封裝體之方法，更包括對蓋基板之背側進行研磨製程，以使切割溝槽被打開。
如本發明另一些實施例所述之製造微機電系統封裝體之方法，更包括沿著被打開之切割溝槽進行單粒化製程，使得微機電系統封裝體被分割為分離之晶粒。
如本發明另一些實施例所述之製造微機電系統封裝體之方法，其中係以覆蓋第一溝槽之光阻罩幕層進行從切割溝槽去除硬罩幕及從第二溝槽去除硬罩幕。
如本發明又一些實施例所述之製造微機電系統封裝體，更包括切割溝槽，設置在蓋基板中，其中切割溝槽包括中央部與周邊部分，中央部具有比第二孔洞之第二深度深之第三深度，周邊部分具有第二深度。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明的精神及範圍。
100‧‧‧剖面圖
102‧‧‧裝置基板
104‧‧‧蓋基板
106‧‧‧第一微機電系統裝置
110‧‧‧裝置區
112‧‧‧半導體基板
114‧‧‧內連線層
116‧‧‧第一孔洞
117‧‧‧切割溝槽
119‧‧‧停止部
120‧‧‧切割道區
121‧‧‧晶圓邊緣溝槽
122‧‧‧晶圓邊緣區
130‧‧‧微機電系統基板
132‧‧‧接合層
134‧‧‧接合元件
124s‧‧‧後側表面
126s‧‧‧前側表面
140s‧‧‧底表面
142s‧‧‧底表面
144s‧‧‧表面
146s‧‧‧底表面
148s‧‧‧周邊部分
150s‧‧‧頂表面

Claims (10)

  1. 一種製造微機電系統封裝體之方法，包括：準備一蓋基板，具有在該蓋基板上定義之一第一裝置區、一第二裝置區、及一切割道區；在該蓋基板之一前側，在該第一裝置區中形成一第一溝槽，在該第二裝置區中形成一第二溝槽，以及在該切割道區中形成一切割溝槽；在該蓋基板上形成及圖案化一硬罩幕，以覆蓋一部分之該第一溝槽之一底表面，而露出該第一溝槽之該底表面之一剩餘部分、該第二溝槽、及該切割溝槽；對該第二溝槽進行一蝕刻以降低該第二溝槽之一底表面，使得該第二溝槽之該底表面比該第一溝槽之該底表面低；在該硬罩幕到位之情況下，對該蓋基板進行一蝕刻，以使該第一溝槽之該底表面之該未覆蓋部分被凹蝕，而該第一溝槽之該底表面之該覆蓋部分未改變，以在該第一溝槽中形成一停止部；以及將該蓋基板之該前側接合到一裝置基板，封閉在一第一微機電系統裝置上之該第一溝槽。
  2. 如申請專利範圍第1項所述之製造微機電系統封裝體之方法，其中在形成該硬罩幕前，將該第一溝槽及該切割溝槽形成為具有相同之深度。
  3. 如申請專利範圍第1項所述之製造微機電系統封裝體之方法，更包括：在該第一溝槽中形成該停止部前，對該切割溝槽進行一蝕 刻以降低該切割溝槽之一底表面；其中該切割溝槽之該底表面在該蝕刻時被進一步凹蝕以形成該停止部，使得該切割溝槽比該第一溝槽深。
  4. 如申請專利範圍第3項所述之製造微機電系統封裝體之方法，其中對該切割溝槽之該蝕刻係以覆蓋在該第一溝槽上之一光阻罩幕層進行。
  5. 如申請專利範圍第1項所述之製造微機電系統封裝體之方法，更包括：對該蓋基板之一背側進行一研磨製程，以使得該切割溝槽被打開。
  6. 一種製造微機電系統封裝體之方法，包括：準備一蓋基板，該蓋基板上定義有一第一裝置區、一第二裝置區及一切割道區；在該蓋基板之一前側，在該第一裝置區中形成一第一溝槽，在該第二裝置區中形成一第二溝槽，以及在該切割道區中形成一切割溝槽，其中該第一溝槽、該第二溝槽及該切割溝槽具有相同之深度；在該蓋基板上形成及圖案化一硬罩幕，其中該硬罩幕具有在該切割溝槽中之一第一厚度及該第一溝槽之一第一部分，以及具有在該第二溝槽中比該第一厚度小之一第二厚度及該第一溝槽之一第二部分；從該切割溝槽去除該硬罩幕，以及對該切割溝槽進行一蝕刻以降低該切割溝槽之一底表面；以及從該第二溝槽去除該硬罩幕及對該切割溝槽及該第二溝槽 進行一蝕刻以降低該切割溝槽及該第二溝槽之底表面，以在該切割溝槽中產生比該第二溝槽深之較大深度，且該第二溝槽比該第一溝槽深。
  7. 如申請專利範圍第6項所述之製造微機電系統封裝體之方法，更包括：對該硬罩幕進行一毯覆式蝕刻，以從該第一溝槽之該第二部分去除該硬罩幕；以及對該第一溝槽進行一蝕刻，使該第一溝槽之該第二部分被凹蝕，而該第一溝槽之該第一部分未變化以在該第一溝槽中形成一停止部。
  8. 如申請專利範圍第6項所述之製造微機電系統封裝體之方法，更包括：將該蓋基板之該前側接合到一裝置基板，封閉在一第一微機電系統裝置上之該第一溝槽，以及封閉在一第二微機電系統裝置上之該第二溝槽。
  9. 一種微機電系統封裝體，包括：一裝置基板，包括一第一微機電系統裝置及一第二微機電系統裝置；以及一蓋基板，接合到該裝置基板，該蓋基板封閉在該第一微機電系統裝置上之一第一孔洞及在該第二微機電系統裝置上之一第二孔洞；其中該第一孔洞相對於該蓋基板之一前側表面具有一第一深度，該第一深度小於該第二孔洞相對於該蓋基板之該前側表面之一第二深度； 其中一停止部從該第一孔洞之一底表面升起到該第一孔洞中之一位置，且垂直低於該蓋基板之該前側表面。
  10. 如申請專利範圍第9項所述之微機電系統封裝體，更包括：一切割溝槽，設置在該蓋基板中，其中該切割溝槽包括一中央部與一周邊部分，該中央部具有比該第二孔洞之該第二深度深之一第三深度，該周邊部分具有該第二深度。
TW107116126A 2017-11-27 2018-05-11 微機電系統封裝體及其製造方法 TWI685466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/822,538 2017-11-27
US15/822,538 US10556790B2 (en) 2017-11-27 2017-11-27 Method for forming multi-depth MEMS package

Publications (2)

Publication Number Publication Date
TW201925077A TW201925077A (zh) 2019-07-01
TWI685466B true TWI685466B (zh) 2020-02-21

Family

ID=66442431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116126A TWI685466B (zh) 2017-11-27 2018-05-11 微機電系統封裝體及其製造方法

Country Status (5)

Country Link
US (4) US10556790B2 (zh)
KR (1) KR102202821B1 (zh)
CN (1) CN109835868B (zh)
DE (1) DE102018124822B4 (zh)
TW (1) TWI685466B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018219524A1 (de) * 2018-11-15 2020-05-20 Robert Bosch Gmbh Verfahren zur Herstellung eines mikroelektromechanischen Sensors und mikroelektromechanischer Sensor
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
IT201900025042A1 (it) * 2019-12-20 2021-06-20 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo microelettromeccanico di tipo ottico dotato di una struttura orientabile e una superficie antiriflettente
US11655146B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extended acid etch for oxide removal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043510A1 (en) * 2011-08-15 2013-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
US7287824B2 (en) 2004-07-16 2007-10-30 Hewlett-Packard Development Company, L.P. Method and apparatus for assessing nozzle health
DE102007016135A1 (de) 2007-03-29 2008-10-09 Robert Bosch Gmbh Verfahren zur Strukturiering eines Substratmaterials und eines mikromechanischen Bauelements
TWI614816B (zh) 2010-06-22 2018-02-11 美國亞德諾半導體公司 用以蝕刻及分割蓋晶圓之方法
US8580594B2 (en) * 2011-08-09 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having recessed bonding site
CN102795593A (zh) * 2012-08-29 2012-11-28 深迪半导体(上海)有限公司 超薄真空密封mems晶圆的加工方法
US9174838B2 (en) * 2012-12-10 2015-11-03 MCube Inc. Distributed MEMS devices time synchronization methods and system
US8916943B2 (en) * 2013-03-01 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices having a plurality of cavities
US20150102437A1 (en) * 2013-10-14 2015-04-16 Freescale Semiconductor, Inc. Mems sensor device with multi-stimulus sensing and method of fabrication
CN105084294A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
US9403674B2 (en) * 2014-08-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
US9656857B2 (en) * 2014-11-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) devices at different pressures
US9567210B2 (en) * 2015-02-24 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US10131536B2 (en) * 2015-10-19 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Heater design for MEMS chamber pressure control
US9926190B2 (en) * 2016-01-21 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US9695039B1 (en) * 2016-03-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US10556792B2 (en) * 2017-11-28 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level integrated MEMS device enabled by silicon pillar and smart cap

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043510A1 (en) * 2011-08-15 2013-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor

Also Published As

Publication number Publication date
CN109835868A (zh) 2019-06-04
US20200109046A1 (en) 2020-04-09
TW201925077A (zh) 2019-07-01
US20190161342A1 (en) 2019-05-30
US20210078858A1 (en) 2021-03-18
KR20190062235A (ko) 2019-06-05
US10752495B2 (en) 2020-08-25
US11667522B2 (en) 2023-06-06
KR102202821B1 (ko) 2021-01-15
CN109835868B (zh) 2022-02-18
US10556790B2 (en) 2020-02-11
DE102018124822B4 (de) 2023-03-30
US10865102B2 (en) 2020-12-15
DE102018124822A1 (de) 2019-05-29
US20200346923A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US10508029B2 (en) MEMS integrated pressure sensor devices and methods of forming same
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI685466B (zh) 微機電系統封裝體及其製造方法
US10017378B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US9085455B2 (en) MEMS devices and methods for forming same
US9359194B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
US9260295B2 (en) MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same
US20120098122A1 (en) Wafer level packaging of micro-electro-mechanical systems (mems) and complementary metal-oxide-semiconductor (cmos) substrates
JP2018520893A (ja) 基板貫通相互接続部及びｍｅｍｓデバイスを備えた電子システム
TW201727780A (zh) 微機電系統封裝之製造方法
CN113968569A (zh) Cmos-mems结构及其形成方法
US20220340413A1 (en) Semiconductor structure and manufacturing method for the same