TWI747475B - 微機電系統裝置及其形成方法 - Google Patents

微機電系統裝置及其形成方法 Download PDF

Info

Publication number
TWI747475B
TWI747475B TW109130276A TW109130276A TWI747475B TW I747475 B TWI747475 B TW I747475B TW 109130276 A TW109130276 A TW 109130276A TW 109130276 A TW109130276 A TW 109130276A TW I747475 B TWI747475 B TW I747475B
Authority
TW
Taiwan
Prior art keywords
top cover
layer
movable element
bump
material layer
Prior art date
Application number
TW109130276A
Other languages
English (en)
Other versions
TW202124253A (zh
Inventor
鄭鈞文
張貴松
秦啟航
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202124253A publication Critical patent/TW202124253A/zh
Application granted granted Critical
Publication of TWI747475B publication Critical patent/TWI747475B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00198—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising elements which are movable in relation to each other, e.g. comprising slidable or rotatable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00968—Methods for breaking the stiction bond
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5719—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using planar vibrating masses driven in a translation vibration along an axis
    • G01C19/5769—Manufacturing; Mounting; Housings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/0871—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system using stopper structures for limiting the travel of the seismic mass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/088—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system for providing wafer-level encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Micromachines (AREA)

Abstract

一種微機電系統(MEMS)裝置包括：微機電系統基底； 至少一個可移動元件，在側向上限定在上覆在所述微機電系統基底之上的矩陣層內；以及頂蓋基底，通過接合材料部分接合到所述矩陣層。選自所述至少一個可移動元件的第一可移動元件位於第一腔室內部，所述第一腔室在側向上以所述矩陣層為界且在垂直方向上以上覆在所述第一可移動元件之上的第一頂蓋表面為界。所述第一頂蓋表面包括多個朝下突出凸塊的陣列，所述多個朝下突出凸塊包括介電材料層的相應部分。所述多個朝下突出凸塊中的每一者具有倒丘形垂直橫截面輪廓。所述微機電系統裝置可包括例如加速度計。

Description

微機電系統裝置及其形成方法
本發明實施例是有關於一種微機電系統裝置及其形成方法。
微機電系統(Micro-electro mechanical system，MEMS)裝置包括使用半導體技術而製作的裝置以形成機械特徵及電特徵。MEMS裝置可包括具有微米級或亞微米級尺寸的移動部件及用於將移動部件電耦合到電信號的機構，電信號可為引發移動部件的移動的輸入信號或因移動部件的移動而產生的輸出信號。MEMS裝置是可與例如半導體裝置等其他裝置整合以充當傳感器或致動器的有用裝置。
根據本揭露的實施例，一種微機電系統裝置，包括微機電系統基底、至少一個可移動元件以及頂蓋基底。至少一個可移動元件在側向上限定在矩陣層內，所述矩陣層上覆在所述微機電 系統基底之上。頂蓋基底接合到所述矩陣層，其中選自所述至少一個可移動元件的第一可移動元件位於第一腔室內部，所述第一腔室在側向上以所述矩陣層為界且在垂直方向上以上覆在所述第一可移動元件之上的第一頂蓋表面為界，且其中所述第一頂蓋表面包括多個朝下突出凸塊的陣列，所述多個朝下突出凸塊包括含凸塊材料層的相應部分。
根據本揭露的實施例，一種形成微機電系統裝置的方法，包括：形成至少一個可移動元件，所述至少一個可移動元件在側向上限定在位於微機電系統基底之上的矩陣層內；在頂蓋基底的前側上形成凹陷區；在所述頂蓋基底的最上表面之上及所述頂蓋基底的所述凹陷區中形成頂蓋側接合介電層；在所述凹陷區內形成延伸穿過所述頂蓋側接合介電層至所述頂蓋基底中的多個溝槽；在所述頂蓋側接合介電層之上形成含凸塊材料層，其中所述含凸塊材料層的上覆在所述多個溝槽之上的多個部分形成多個朝上突出凸塊的陣列；以及將所述頂蓋基底接合到所述矩陣層，從而使得所述頂蓋基底的所述前側面對所述矩陣層，且第一腔室是由所述矩陣層及所述頂蓋基底形成，所述第一腔室包括選自所述至少一個可移動元件的第一可移動元件，其中所述多個朝上突出凸塊的所述陣列的表面在接合期間上下顛倒地放置在所述第一可移動元件之上之後在所述第一腔室內提供第一頂蓋表面。
根據本揭露的實施例，一種形成微機電系統裝置的方法，包括：形成至少一個可移動元件，所述至少一個可移動元件 在側向上限定在位於微機電系統基底之上的矩陣層內；在頂蓋基底的前側上形成多個第一溝槽；使所述頂蓋基底的包括所述多個第一溝槽的區在垂直方向上凹陷，其中在所述頂蓋基底的凹陷區中形成凹陷水平表面，且複製所述多個第一溝槽的圖案的多個第二溝槽在垂直方向上從所述凹陷水平表面朝下延伸；在所述頂蓋基底的最上表面之上及所述頂蓋基底的所述凹陷區中形成含凸塊材料層，其中所述含凸塊材料層的上覆在所述多個第二溝槽之上的多個部分形成多個朝上突出凸塊的陣列；以及將所述頂蓋基底接合到所述矩陣層，從而使得所述頂蓋基底的所述前側面對所述矩陣層，且第一腔室由所述矩陣層及所述頂蓋基底形成，所述第一腔室包括選自所述至少一個可移動元件的第一可移動元件，其中所述多個朝上突出凸塊的所述陣列的表面在接合期間上下顛倒地放置在所述第一可移動元件之上之後在所述第一腔室內提供第一頂蓋表面。
10:矩陣層
10a、10b:可移動元件
10L:矩陣材料層
10T:薄化矩陣材料層
19:間隙
20:第一介電材料層
22:第一導電結構
29:空腔
30:第二介電材料層
32:第二導電結構
40:第三介電材料層
50:MEMS基底
57a:第一頭部體積
57b:第二頭部體積
62、72:接合介電層
70:頂蓋基底
70S:垂直凸起水平表面
71a:第一凹陷區
71b:第二凹陷區
73、91:開口
75:溝槽
75a:第一溝槽
75b:第二溝槽
77、78:光阻層
79:空隙
81:處理中凹陷區
82、192:含凸塊材料層
82B、192B:凸塊
92:第一蝕刻罩幕層
93:第二蝕刻罩幕層
95:圖案化蝕刻罩幕層
100:第一MEMS裝置
101、201:第一裝置區
102、202:第二裝置區
109:第一腔室
182:圖案化硬罩幕層
200:第二MEMS裝置
209:第二腔室
300、400:MEMS裝置
600、700:方法
610、620、630、640、650、660、670、720、730、740、750:步驟
E、F、I:區
結合附圖閱讀以下詳細說明，會更好地理解本發明的方面。注意，根據本工業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A是根據本發明實施例，用於在矩陣材料層之上形成第一介電材料層之後形成MEMS結構的示例性結構的垂直橫截面圖。
圖1B是根據本發明實施例，在形成第一導電材料層之後的示例性結構的垂直橫截面圖。
圖1C是根據本發明實施例，在形成第二介電材料層之後的示例性結構的垂直橫截面圖。
圖1D是根據本發明實施例，在形成第二導電材料層之後的示例性結構的垂直橫截面圖。
圖1E是根據本發明實施例，在形成第三介電材料層且貼合MEMS基底之後的示例性結構的垂直橫截面圖。
圖1F是根據本發明實施例，在將矩陣材料層薄化之後的示例性結構的垂直橫截面圖。
圖1G是根據本發明實施例，在形成矩陣側接合介電層之後的示例性結構的垂直橫截面圖。
圖1H是根據本發明實施例，在將矩陣材料層圖案化成可移動元件及矩陣層之後的示例性結構的垂直橫截面圖。
圖1I是根據本發明實施例，在通過移除第一介電材料層的部分而從第一介電材料層拆離可移動元件之後的示例性結構的垂直橫截面圖。
圖2A是根據本發明實施例，用於在形成第一凹陷區之後形成頂蓋結構的第一示例性結構的垂直橫截面圖。
圖2B是根據本發明實施例，在形成頂蓋側接合介電層之後的第一示例性結構的垂直橫截面圖。
圖2C是根據本發明實施例，在第一凹陷區中形成穿過頂蓋 側接合介電層的開口之後的第一示例性結構的垂直橫截面圖。
圖2D是根據本發明實施例，在穿過頂蓋側接合介電層的開口之下形成溝槽之後的第一示例性結構的垂直橫截面圖。
圖2E是圖2D中的區E的放大圖。
圖2F是圖2D所示第一示例性結構的第一構造的俯視圖。
圖2G是圖2D所示第一示例性結構的第二構造的俯視圖。
圖2H是根據本發明實施例，在形成含凸塊材料層之後的第一示例性結構的垂直橫截面圖。
圖2I是圖2H中的區I的放大圖。
圖2J是圖2H所示第一示例性結構的第一構造的俯視圖。
圖2K是圖2H所示第一示例性結構的第二構造的俯視圖。
圖2L是根據本發明實施例，在移除含凸塊材料層的頂部水平部分之後的第一示例性結構的垂直橫截面圖。
圖2M是根據本發明實施例，在頂蓋側接合介電層中形成第一蝕刻罩幕層及開口之後的第一示例性結構的垂直橫截面圖。
圖2N是根據本發明實施例，在形成第二蝕刻罩幕層且使頂蓋基底的一部分在垂直方向上凹陷之後的第一示例性結構的垂直橫截面圖。
圖2O是根據本發明實施例，在形成第二凹陷區之後的第一示例性結構的垂直橫截面圖。
圖3是根據本發明實施例的第一示例性微機電系統(MEMS)裝置。
圖4A是根據本發明實施例，用於在形成圖案化硬罩幕層之後形成頂蓋結構的第二示例性結構的垂直橫截面圖。
圖4B是根據本發明實施例，在形成圖案化蝕刻罩幕層之後的第二示例性結構的垂直橫截面圖。
圖4C是根據本發明實施例，在形成第一溝槽及處理中凹陷區(in-process recess region)之後的第二示例性結構的垂直橫截面圖。
圖4D是根據本發明實施例，在形成第一凹陷區及在垂直方向上從第一凹陷區延伸的第二溝槽之後且在形成第二凹陷區之後的第二示例性結構的垂直橫截面圖。
圖4E是根據本發明實施例，在形成含凸塊材料層之後的第二示例性結構的垂直橫截面圖。
圖4F是圖4E中的區F的放大圖。
圖4G是圖4E所示第二示例性結構的第一構造的俯視圖。
圖4H是圖4E所示第二示例性結構的第二構造的俯視圖。
圖5是根據本發明實施例的第二示例性微機電系統(MEMS)裝置。
圖6是示出形成根據本發明實施例的MEMS裝置組件的操作的製程流程圖。
圖7是示出形成根據本發明另一實施例的MEMS裝置組件的操作的製程流程圖。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本發明。當然，這些僅為實例且不旨在進行限制。例如，在以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括在第一特徵與第二特徵之間可形成附加特徵、從而使得第一特徵與第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號和/或字母。此種重複使用是出於簡單及清晰的目的，而非自身表示所論述的各種實施例和/或構造之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下”、“在...下面”、“下部”、“上方”、“上部”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在囊括除圖中所繪示取向以外裝置在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
本發明涉及包含凸塊終止件(stopper)結構的微機電系統(MEMS)裝置及用於形成MEMS裝置的方法。一些MEMS裝置可包括MEMS組件(assembly)層及頂蓋結構層。MEMS組件可包括移動板(即，可移動元件)或記錄裝置的加速度或裝置的角速度的感測元件。有時，由於MEMS組件中的移動板是微米級 的，因此移動板可能由於黏滯(stiction)而黏附到互補頂蓋結構，互補頂蓋結構與MEMS組件一起包含移動板。在面積低於微米級的兩個表面緊靠(如在加速度計中一樣)的情況下，所述兩個表面可能黏附在一起。在此種尺度下，靜電力和/或範德瓦耳斯(Van der Waals)力及氫鍵合力變得重要。兩個此種表面以此種方式黏附在一起的現象也稱為黏滯。黏滯可與氫鍵合或殘留污染有關。本文中所述的各種實施例在頂蓋結構中提供凸塊結構。凸塊結構會減小可與MEMS組件的移動板接觸的頂蓋結構的表面積。通過減小接觸表面的表面積，黏滯的可能性也可降低。
參照圖1A，示出用於形成根據本發明實施例的MEMS組件的示例性結構。示例性結構包括矩陣材料層10L。矩陣材料層10L可包含第一半導體材料，第一半導體材料可包括可被摻雜以局部地更改導電性的矽、鍺、矽-鍺合金或化合物半導體材料或者處於本發明的所設想範圍內的其他適合的材料。在一個實施例中，儘管也可使用更小的厚度和更大的厚度，然而矩陣材料層10L的厚度可介於30微米到1毫米(mm)範圍內。在一個實施例中，矩陣材料層10L的上部部分可包括植氫層(hydrogen-implanted layer)以便隨後能夠使矩陣材料層10L的下部部分裂解(cleave)。在此種情形中，儘管也可使用更小的深度和更大的深度，然而植氫層距矩陣材料層10L的頂表面的深度可介於100奈米奈米(nm)到3微米範圍內，例如300nm到1,000nm。示例性結構可包括用於形成包括至少一個微機電系統(MEMS)裝置的各種裝置的各種 區。例如，示例性結構可包括第一裝置區101及第二裝置區102。在非限制性示例性實例中，可在第一裝置區101中形成用於測量線性加速度的加速度計的組件，且可在第二裝置區102中形成用於測量角速度的陀螺儀(gyroscope)。在其他非限制性實施例中，可形成具有重複的第一裝置區101或第二裝置區102的結構，以形成多個相同類型的傳感器。
可在矩陣材料層10L的頂表面之上形成第一介電材料層20。第一介電材料層20可包含例如氧化矽、氮化矽、有機矽酸鹽玻璃、多孔低介電常數(low-k)介電材料或旋塗玻璃(spin-on glass，SOG)材料等介電材料。也可使用處於本發明的所設想範圍內的其他適合的材料。可通過化學氣相沉積、物理氣相沉積或旋轉塗布來沉積第一介電材料層20。儘管也可使用更小的厚度和更大的厚度，然而第一介電材料層20的厚度可介於100nm到600nm範圍內。在一個實施例中，第一介電材料層20可包含通過原矽酸四乙酯(tetraethylorthosilicate，TEOS)的分解而形成的緻密化的未經摻雜矽酸鹽玻璃材料。
參照圖1B，可通過微影製程與至少一種蝕刻製程的組合來將第一介電材料層20圖案化，以形成可包括線空腔及通孔空腔的各種空腔。例如，可在第一介電材料層20之上施加第一光阻層(未示出)，且可以微影方式將所述第一光阻層圖案化，以形成從中穿過的通孔開口。可實行第一各向異性蝕刻以經由第一介電材料層20的上部部分轉移通孔開口的圖案以形成通孔空腔。可移除 第一光阻層，且可在第一介電材料層20之上施加第二光阻層(未示出)。可以微影方式將所述第二光阻層圖案化，以形成從中穿過的線形開口。可實行第二各向異性蝕刻製程以經由第一介電材料層20的上部部分轉移線形開口的圖案以形成線空腔，且將通孔空腔延伸到矩陣材料層10L的頂表面。可例如通過灰化製程(ashing process)或其他合適的製程移除第二光阻層。可在通孔空腔及線空腔中沉積至少一種導電材料(第一導電結構22)。可從包括第一介電材料層20的頂表面的水平面上方移除所述至少一種導電材料(第一導電結構22)的過量部分。第一介電材料層20中的所述至少一種導電材料的其餘部分構成第一導電結構22。第一導電結構22可包含經摻雜半導體材料(例如經摻雜多晶矽)或者例如元素金屬、金屬間合金、導電金屬氮化物材料或金屬半導體化合物(例如，金屬矽化物)等金屬材料。
參照圖1C，可在第一導電結構22及第一介電材料層20之上沉積第二介電材料層30。第二介電材料層30可包含例如氧化矽、氮化矽、有機矽酸鹽玻璃、多孔低k介電材料或旋塗玻璃(SOG)材料等介電材料。也可使用處於本發明的所設想範圍內的其他適合的材料。可通過化學氣相沉積、物理氣相沉積或旋轉塗布來沉積第二介電材料層30。儘管也可使用更小的厚度和更大的厚度，然而第二介電材料層30的厚度可介於100nm到600nm範圍內。在一個實施例中，第二介電材料層30可包括層堆疊，所述層堆疊包括多個介電材料層，所述多個介電材料層包括例如氮化矽層或 氧化鋁層等蝕刻終止層。在對第二介電材料層30使用層堆疊的情形中，層堆疊內的上部層可包含通過原矽酸四乙酯(TEOS)的分解而形成的緻密化的未經摻雜矽酸鹽玻璃材料。可將第二介電材料層30圖案化以形成各種通孔空腔。在穿過第二介電材料層30的每一通孔空腔的底部處可實體地暴露出相應的第一導電結構22的頂表面。
參照圖1D，可在穿過第二介電材料層30的通孔空腔中且在第二介電材料層30之上沉積至少一種導電材料。可例如通過在所述至少一種導電材料上方施加光阻層並將光阻層圖案化以及經由所述至少一種導電材料轉移光阻層的圖案來將所述至少一種導電材料圖案化。隨後，可例如通過灰化製程或其他適合的製程移除光阻層。所述至少一種導電材料的其餘圖案化部分可構成第二導電結構32。第二導電結構32可包含經摻雜半導體材料(例如經摻雜多晶矽)或者例如元素金屬、金屬間合金、導電金屬氮化物材料或金屬半導體化合物(例如，金屬矽化物)等金屬材料。
一般來說，可在位於矩陣材料層10L之上的相應介電材料層(第一介電材料層20、第二介電材料層30)之上或相應介電材料層(第一介電材料層20、第二介電材料層30)內形成至少一個層級的導電結構(第一導電結構22、第二導電結構32)。可使用各種圖案化方法來形成所述至少一個層級的導電結構(第一導電結構22、第二導電結構32)與所述至少一個介電材料層(第一介電材料層20、第二介電材料層30)的組合。此種圖案化方法包 括但不限於單鑲嵌圖案化方法(single damascene patterning method)、雙鑲嵌圖案化方法(dual damascene patterning method)、層沉積和圖案化方法等。在矩陣材料層10L中存在植氫層(未示出)的情形中，可將加工溫度選擇成低於可允許植氫層內的氫原子裂解(其可在介於500攝氏度到600攝氏度範圍的溫度下發生)的溫度。儘管本文中闡述僅兩個層級的導電結構(第一導電結構22、第二導電結構32)，然而據理解，可視需要在實施例結構中形成盡可能多層級的導電結構。可將導電結構(第一導電結構22、第二導電結構32)的圖案優化，以便能夠實現隨後要形成的各種MEMS裝置的功能。
參照圖1E，可在最上導電結構(例如第二導電結構32)之上沉積介電材料層。所沉積的介電材料層在本文中稱作遠端介電材料層(distal dielectric material)或第三介電材料層40(在所沉積的介電材料層形成在第二導電結構32上的實施例中)。在一個實施例中，所沉積的介電材料層可為厚度介於100nm到1,000nm範圍內的氧化矽層。
可在第三介電材料層40的頂表面之上形成基底，或者可將基底貼合到第三介電材料層40的頂表面。所貼合的基底可為處置基底(handle substrate)，處置基底隨後用於對包括矩陣材料層10L、第一介電材料層20、第一導電結構22、第二介電材料層30、第二導電結構32及第三介電材料層40的下伏材料層提供機械支撐。考慮到矩陣材料層隨後被圖案化成MEMS裝置的可移動元 件，所貼合的基底在本文中稱作MEMS基底50。儘管也可使用更小的厚度和更大的厚度，然而MEMS基底50的厚度可介於30微米到3mm範圍內，例如100微米到1mm。MEMS基底50可為半導體基底、導電基底、絕緣基底或包括多個層的複合基底。在一個實施例中，MEMS基底50可為例如可商業購得的矽基底等半導體基底。可例如使用氧化物到半導體接合(oxide-to-semiconductor bonding)在第三介電材料層40之上形成MEMS基底50或者將MEMS基底50貼合到第三介電材料層40。
參照圖1F，可將矩陣材料層10L薄化，以提供薄化矩陣材料層10T。儘管也可使用更小的厚度和更大的厚度，然而薄化矩陣材料層10T的厚度可介於100nm到10微米範圍內，例如300nm到5微米。在一個實施例中，可通過研磨、拋光、各向同性蝕刻製程、各向異性蝕刻製程或其組合來實行對矩陣材料層10L的薄化。在可在矩陣材料層10L內設置植氫層的實施例中，可使用裂解製程(cleaving process)來移除矩陣材料層10L的比植氫層距MEMS基底50更遠的遠端部分。對於裂解製程，可在介於500攝氏度到600攝氏度範圍內的高溫製程下實行退火，以在矩陣材料層10L內的植氫層的層級處引發氫原子的鼓泡(bubbling)。隨後，可將示例性結構翻轉，從而使得薄化矩陣材料層10T面朝上，且MEMS基底50面朝下。
參照圖1G，可在薄化矩陣材料層10T的頂表面上沉積接合材料以形成接合介電層，所述接合介電層在本文中稱作矩陣側 (matrix-side)接合介電層62。矩陣側接合介電層62的接合材料可包括氧化矽、聚合物材料或介電黏附材料。在一個實施例中，儘管也可使用更小的厚度和更大的厚度，然而矩陣側接合介電層62包含氧化矽且厚度介於100nm到1,000nm範圍內。可將矩陣側接合介電層62圖案化，從而形成開口，所述開口可在隨後要從薄化矩陣材料層10T中圖案化出可移動元件的區域(例如，區101及區102)中以及隨後要經由薄化矩陣材料層10T形成蝕刻劑觸及孔洞(etchant access hole)的區域中。
參照圖1H，可在薄化矩陣材料層10T及矩陣側接合介電層62之上施加光阻層(未示出)，且可以微影方式將所述光阻層圖案化以形成開口，所述開口在界定間隙19的區域中，所述間隙19在隨後要從薄化矩陣材料層10T中圖案化出的可移動元件與矩陣層之間。換句話說，光阻層中的開口的圖案可包括隨後要從薄化矩陣材料層10T中圖案化出的可移動元件與矩陣層之間的間隙19的圖案。此外，光阻層中的開口的圖案可包括隨後要經由薄化矩陣材料層10T形成的蝕刻劑觸及孔洞的圖案。
可實行各向異性蝕刻製程，以經由薄化矩陣材料層10T轉移光阻層中的開口的圖案。可將薄化矩陣材料層10T劃分成多個部分，所述多個部分包括可移動元件(可移動元件10a、可移動元件10b)及在側向上環繞可移動元件(可移動元件10a、可移動元件10b)中的每一者的矩陣層10。一般來說，可移動元件(可移動元件10a、可移動元件10b)可包括能夠進行彎曲、振動、變 形、移位、旋轉、扭曲及其他類型的形狀、位置和/或取向(orientation)變化的任何元件。在例示性實例中，可移動元件(可移動元件10a、可移動元件10b)可包括用於加速度計中的第一可移動元件10a及用於陀螺儀中的第二可移動元件10b。可從薄化矩陣材料層10T中圖案化出附加可移動元件(未示出)。薄化矩陣材料層10T的在側向上環繞可移動元件(可移動元件10a、可移動元件10b)中的每一者的連續的其餘部分構成MEMS裝置的固定部分，可測量可移動元件(可移動元件10a、可移動元件10b)相對於所述固定部分的相對移動。MEMS裝置的固定的其餘部分在本文中稱作矩陣層10。可移動元件(可移動元件10a、可移動元件10b)與矩陣層10可包含相同的材料。在一個實施例中，可移動元件(可移動元件10a、可移動元件10b)與矩陣層10可包含相同的半導體材料，所述半導體材料在本文中稱作第一半導體材料。可移動元件(可移動元件10a、可移動元件10b)的子集和/或部分可視需要被P型摻雜劑和/或n型摻雜劑摻雜。可在矩陣層10與各種可移動元件(可移動元件10a、可移動元件10b)之間形成朝下延伸到第一介電材料層20的間隙19。
參照圖1I，可通過移除第一介電材料層20的部分而從第一介電材料層20拆離可移動元件(可移動元件10a、可移動元件10b)，第一介電材料層20的所述部分經由在矩陣層10與各種可移動元件(可移動元件10a、可移動元件10b)之間垂直延伸的間隙19連接到周遭環境。可將各向同性蝕刻劑施加到間隙19中以 移除第一介電材料層20的連接到間隙19的部分，所述各向同性蝕刻劑蝕刻對於矩陣層10、可移動元件(可移動元件10a、可移動元件10b)、矩陣側接合介電層62、第一導電結構22以及第二介電材料層30內的最上子層(其可為蝕刻終止介電層)的材料具有選擇性的第一介電材料層20的材料。例如，第一介電材料層20可包含硼矽酸鹽玻璃、有機矽酸鹽玻璃、多孔低k介電材料或溶解在有機溶劑中的聚合物材料，矩陣側接合介電層62可包括緻密化的未經摻雜矽酸鹽玻璃，且第二介電材料層30的最上子層可包含氮化矽或氧化鋁。可在可移動元件(可移動元件10a、可移動元件10b)之下形成在側向上延伸的空腔29，以從下伏結構(例如第一導電結構22、第一介電材料層20等)拆離可移動元件(可移動元件10a、可移動元件10b)。提供MEMS組件，MEMS組件可包括MEMS基底50、形成在介電材料層(第一介電材料層20、第二介電材料30、第三介電材料層40)之上或介電材料層(第一介電材料層20、第二介電材料30、第三介電材料層40)內且上覆在MEMS基底50之上的導電結構(第一導電結構22、第二導電結構32)以及包圍在MEMS組件中且上覆在介電材料層(第一介電材料層20、第二介電材料層30、第三介電材料層40)之上的矩陣層10與可移動元件(可移動元件10a、可移動元件10b)的組合。一般來說，至少一個可移動元件(可移動元件10a、可移動元件10b)可在側向上限定在位於MEMS基底50之上的矩陣層10內，且圖案化的矩陣側接合介電層62可位於矩陣層10的頂表面上。
參照圖2A，示出用於形成頂蓋結構的第一示例性結構。第一示例性結構包括基底，所述基底在本文中稱作頂蓋基底70。頂蓋基底70可包含半導體材料、絕緣材料和/或導電材料。在一個實施例中，頂蓋基底70可包含半導體材料，所述半導體材料在本文中稱作第二半導體材料。例如，頂蓋基底70可包括矽基底。儘管也可使用更小的厚度和更大的厚度，然而頂蓋基底70的厚度可在60微米到1mm範圍內。在一個實施例中，可在頂蓋基底70的背側上設置例如場效電晶體(未示出)等互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)裝置。
頂蓋基底70可具有以圖1I中所示MEMS組件的各種裝置區(第一裝置區101、第二裝置區102)的圖案的鏡像圖案排列的多個裝置區。例如，頂蓋基底70可包括第一裝置區201、第二裝置區202及可選的附加裝置區(未示出)。頂蓋基底70的第一裝置區201可具有圖1I所示MEMS組件的第一裝置區101的鏡像形狀，且頂蓋基底70的第二裝置區202可具有圖1I所示MEMS組件的第二裝置區102的鏡像形狀。
可在頂蓋基底70的頂表面之上施加光阻層77。隨後，可以微影方式將光阻層77圖案化，以形成從中穿過的開口。光阻層77中的開口中的一者可形成在圖1I所示MEMS組件中的第一可移動元件10a的區域的鏡像區域中。可實行蝕刻製程，以使頂蓋基底70的頂表面的未被光阻層77覆蓋的部分凹陷。例如，可實行各向異性蝕刻製程，以使頂蓋基底70的頂表面的位於未被光阻 層77掩蓋的區域中的部分在垂直方向上凹陷。可在第一裝置區201的位於頂蓋基底70的前側上的區域內形成第一凹陷區71a。可在第一凹陷區71a的體積之下形成水平凹陷表面。儘管也可使用更小的垂直偏移距離和更大的垂直偏移距離，然而第一凹陷區71a的水平凹陷表面與頂蓋基底70的最上表面之間的垂直偏移距離(其為垂直凹陷距離)可介於300nm到6微米範圍內，例如600nm到3微米。隨後，可例如通過灰化移除光阻層77。
參照圖2B，可在頂蓋基底70的頂側上沉積接合材料，以形成接合介電層，所述接合介電層在本文中稱作頂蓋側(cap-side)接合介電層72。頂蓋側接合介電層72的接合材料可包括氧化矽、聚合物材料或介電黏附材料。在一個實施例中，頂蓋側接合介電層72可包含與矩陣側接合介電層62相同的接合材料。在一個實施例中，儘管也可使用更小的厚度和更大的厚度，然而頂蓋側接合介電層72可包含氧化矽且厚度可介於100nm到1,000nm範圍內。可共形地或非共形地沉積頂蓋側接合介電層72。例如，頂蓋側接合介電層72可包含通過原矽酸四乙酯的分解而形成的未經摻雜矽酸鹽玻璃。可在頂蓋基底70的最上(未凹陷)表面及凹陷表面之上形成頂蓋側接合介電層72。
參照圖2C，可在頂蓋側接合介電層72之上施加光阻層78，且可以微影方式將光阻層78圖案化以形成從中穿過的開口73的陣列。在不同實施例中，光阻層78中的開口73的陣列可具有一個週期性的線和空間圖案、彼此相交以形成交叉點的兩個週期 性的線和空間圖案或者具有離散開口的二維週期性陣列。如果兩個週期性的線和空間圖案彼此相交，則長度方向的線圖案可在第一週期性的線和空間圖案與第二週期性的線和空間圖案之間彼此垂直。儘管也可使用更小的尺寸和更大的尺寸，然而每一開口的寬度可介於30nm到600nm範圍內，且每一空間的寬度可介於30nm到1,200nm範圍內。可實行例如第一各向異性蝕刻製程等蝕刻製程，以經由頂蓋側接合介電層72轉移光阻層78中的圖案。
參照圖2D、圖2E、圖2F及圖2G，可通過第二各向異性蝕刻製程將頂蓋側接合介電層中的開口73的圖案轉移到頂蓋基底70的下伏部分中。第二各向異性蝕刻製程可使用光阻層78作為蝕刻罩幕層。在一個實施例中，在第二各向異性蝕刻製程期間，光阻層78可能被消耗掉，且可使用頂蓋側接合介電層72作為蝕刻罩幕層。在另一實施例中，可例如通過灰化來移除光阻層78，且可使用頂蓋側接合介電層72作為蝕刻罩幕層。可經由頂蓋側接合介電層72在開口的陣列之下形成溝槽75的陣列。溝槽75可經由頂蓋側接合介電層72形成在開口之下，且重複頂蓋側接合介電層72中的開口的圖案。如在頂蓋側接合介電層72的位於第一凹陷區71a中的頂表面與溝槽75的最下表面之間測量的溝槽75的深度可介於200nm到4,000nm範圍內。可將溝槽75的深度優化，以平衡製造成本與除氣(degassing)能力。例如，如果溝槽75的深度超過4,000nm，則可能會顯著延長各向異性蝕刻製程的持續時間，且各向異性蝕刻步驟的加工成本可能變得高得不經濟。如果 溝槽75的深度小於200nm，則可能在溝槽75中提供的出氣(outgassing)材料的體積可能不足以提供足夠的出氣，且空腔內部的壓力可能即使在出氣之後仍然低得不可接受。
溝槽75可穿過頂蓋側接合介電層72延伸到第一凹陷區71a內的頂蓋基底70中。溝槽75可形成為圖2F中所示的一維陣列或圖2G中所示的二維陣列。在一維陣列中，單位圖案(例如單個溝槽75的圖案)在一個方向上進行重複，而在二維陣列中，單位圖案(例如兩個垂直的溝槽75相交出的交叉點的圖案)在兩個方向上進行重複。
參照圖2H、圖2I、圖2J及圖2K，可通過非共形沉積製程沉積含凸塊材料層82。含凸塊材料層82包括如下文將闡述的凸塊的陣列。含凸塊材料層82可包含緩衝材料，所述緩衝材料包括半導體材料及出氣介電材料中的至少一種。緩衝材料可由半導體材料組成，可由出氣介電材料組成，或者可包括半導體材料與出氣介電材料的組合。在一個實施例中，含凸塊材料層82可包含非晶矽和/或本質上由非晶矽組成，所述非晶矽可為未經摻雜非晶矽或經摻雜非晶矽。作為另外一種選擇，或者附加地，含凸塊材料層82可包含出氣介電材料和/或本質上由出氣介電材料組成。出氣介電材料可包括未經摻雜矽酸鹽玻璃、經摻雜矽酸鹽玻璃或其組合。在含凸塊材料層82包含出氣介電材料的情形中，氣體可在沉積含凸塊材料層82期間被陷獲(trap)在含凸塊材料層82中，且隨後可釋放到真空空腔(例如隨後要形成的第一空腔以包含圖11 中所示第一可移動元件10a)中。在例示性實例中，含凸塊材料層82可包含通過原矽酸四乙酯的等離子體分解而形成的未經摻雜矽酸鹽玻璃。作為另外一種選擇，含凸塊材料層82可包含氮氧化矽或其他適合的介電出氣材料。在一個實施例中，可在不高於約500攝氏度的溫度下沉積含凸塊材料層82。例如，可在等離子體增強型化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製程中沉積含凸塊材料層82。沉積溫度可介於約300攝氏度到約500攝氏度範圍內，且矽烷、乙矽烷、原矽酸四乙酯或其他用於緩衝材料的合適的前驅氣體(precursor gas)可在等離子體環境下分解。含凸塊材料層82在平的水平表面上的厚度可介於30nm到600nm範圍內，例如600nm到300nm。一般來說，含凸塊材料層82的厚度可大於溝槽75的寬度的一半，且含凸塊材料層82的厚度被選擇成可保持地形變化(凸塊)，地形變化(凸塊)是由於在溝槽75之上形成密封而造成的。在此種情形中，含凸塊材料層82的厚度可小於溝槽75的寬度。在溝槽75的寬度介於60nm到600nm範圍內的情形中，含凸塊材料層82的厚度可大於溝槽75的寬度的一半(例如大於30nm)，且可小於溝槽75的寬度的四倍(例如，小於600nm)。
可在頂蓋側接合介電層72之上形成含凸塊材料層82。形成含凸塊材料層82的沉積製程的非共形本質使得在溝槽85內形成空隙79。具體來說，非共形沉積製程可在溝槽75的側壁上沉積含凸塊材料層82的緩衝材料，從而使得溝槽75的側壁襯(line) 有緩衝材料。當在非共形沉積製程期間含凸塊材料層82的緩衝材料在溝槽75的上部周邊處比在溝槽75的底部處以更高的沉積速率累積時，在每一溝槽75的頂部處會出現夾止(pinch-off)。因此，非共形沉積製程在溝槽75的未被緩衝材料填充的體積中形成空隙79。
此外，所沉積緩衝材料在溝槽75的頂部部分處夾止會造成含凸塊材料層82的頂表面局部凸起，從而形成丘(hillock)或凸塊。因此，含凸塊材料層82的上覆在溝槽75之上的部分形成朝上突出的多個凸塊82B的陣列。一般來說，可通過非共形沉積製程來形成含凸塊材料層82，非共形沉積製程使朝上突出的多個凸塊82B中的每一者形成為具有丘形垂直橫截面輪廓。朝上突出的多個凸塊82B中的每一者上覆在多個空隙79中的相應空隙79之上。朝上突出的多個凸塊82B的最上表面與水平面之間的垂直距離可在含凸塊材料層82的水平延伸部分的厚度的105%到150%範圍內，例如31.5nm到900nm，水平面包括頂蓋側接合介電層72與含凸塊材料層82的水平延伸部分之間的界面。
在一個實施例中，朝上突出的多個凸塊82B可具有丘形垂直橫截面輪廓。頂蓋基底70的第一裝置區201可具有在垂直方向上從頂蓋基底70的最上水平表面朝上偏移的垂直凹陷水平表面。溝槽75在垂直方向上從頂蓋基底70的垂直凹陷水平表面朝下延伸到頂蓋基底70中，且位於朝上突出的多個凸塊82B中的相應朝上突出的凸塊82B之下。溝槽75內的空隙79可不具有任何 固相材料或任何液相材料。空隙79可包含在溝槽75的側壁內，且可位於相應朝上突出的凸塊82B之下。溝槽75的表面可襯有含凸塊材料層82的緩衝材料。多個空隙79中的每一者包括包封空腔，所述包封空腔由含凸塊材料層82的緩衝材料的相應連續表面界定而無從中穿過的任何孔洞。
參照圖2L，可從頂蓋側接合介電層72的水平頂表面上方移除含凸塊材料層82的頂部水平部分。例如，可實行化學機械平坦化製程，以移除含凸塊材料層82的上覆在頂蓋側接合介電層72之上的水平部分。含凸塊材料層82的其餘部分可在側向上限定在第一凹陷區71a的周邊內。
參照圖2M，可在含凸塊材料層82及頂蓋側接合介電層72之上形成第一蝕刻罩幕層92。第一蝕刻罩幕層92可包含例如氮化矽或介電金屬氧化物等硬罩幕材料。可將第一蝕刻罩幕層92圖案化，以在第二裝置區202內形成開口。可實行例如各向同性蝕刻製程或各向異性蝕刻製程等蝕刻製程來蝕刻穿過頂蓋側接合介電層72的位於第一蝕刻罩幕層92的開口之下的實體地暴露出的部分。因此，可在第二裝置區202中形成穿過頂蓋側接合介電層72的開口91。
參照圖2N，可形成第二蝕刻罩幕層93，以覆蓋穿過頂蓋側接合介電層72的開口91的區域的一小部分。第二蝕刻罩幕層93可為圖案化硬罩幕層，或者可為圖案化軟罩幕層(例如圖案化光阻層)。在一個實施例中，第二蝕刻罩幕層93可覆蓋第二裝置 區202中的頂蓋側接合介電層72中的開口的中心區。可通過各向異性蝕刻製程使頂蓋基底70的未掩蓋部分在垂直方向上凹陷來形成凹陷區，所述未掩蓋部分未被第一蝕刻罩幕層92覆蓋或未被第二蝕刻罩幕層93覆蓋，所述凹陷區在本文中稱作處理中(in-process)凹陷區81。“處理中”元件指代隨後被修改的元件。隨後，可相對於第一蝕刻罩幕層92選擇性地移除第二蝕刻罩幕層93。
參照圖2O，可實行各向異性蝕刻製程，以使頂蓋基底70的未被第一蝕刻罩幕層92掩蓋的部分在垂直方向上凹陷。可在穿過頂蓋側接合介電層72的開口91的區域內形成第二凹陷區71b。隨後，可相對於頂蓋側接合介電層72及含凸塊材料層82選擇性地移除第一蝕刻罩幕層92。
第二凹陷區71b(如果提供的話)是可形成為與第一凹陷區71a相鄰的附加凹陷區。第二凹陷區71b包括從第二凹陷區71b的凹陷表面朝上突出的附加朝上突出凸塊。第二凹陷區71b的凹陷表面可位於處理中凹陷區81的區域內，且附加朝上突出凸塊可在側向上由第二凹陷區71b的凹陷表面的區域環繞。在一個實施例中，附加朝上突出凸塊的頂表面包括頂蓋基底70的在垂直方向上相對於頂蓋基底70的最上表面凹陷的平坦水平表面。附加朝上突出凸塊的頂表面的凹陷深度可為在圖2O所示加工步驟處各向異性蝕刻製程的垂直蝕刻距離。在與圖1I所示的MEMS組件接合之後形成腔室時，附加朝上突出凸塊的頂表面可充當頂蓋表面， 所述頂蓋表面終止例如圖1I中所示第二可移動元件10b等可移動元件的垂直移動。頂蓋側接合介電層72可在頂蓋基底70的最上表面之上延伸。
參照圖3，可將圖2O所示第一示例性結構接合到圖1I所示MEMS組件，以形成第一示例性微機電系統(MEMS)裝置300。在此所示實施例中，頂蓋基底70可接合到矩陣層10，從而使得頂蓋基底70的前側(即，如圖2O中所示的上側)面對矩陣層10(有效地將圖2O中所示的頂蓋基底70上下翻轉)。在一個實施例中，可通過將矩陣側接合介電層62接合到頂蓋側接合介電層72來實現將頂蓋基底70接合到矩陣層10。矩陣側接合介電層62可位於矩陣層10的頂表面上。頂蓋側接合介電層72在頂蓋基底70的底表面之下延伸，且可接合到矩陣側接合介電層62。
可通過矩陣層10及頂蓋基底70形成包括第一可移動元件10a的第一腔室109。第一腔室109包括上覆在第一可移動元件10a之上的第一頭部體積57a。如在圖2H-圖2K所示加工步驟處形成的朝上突出凸塊192B的陣列的表面在第一腔室109內的第一可移動元件10a之上提供第一頂蓋表面。由於頂蓋基底70在圖3所示加工步驟處上下顛倒，因此如在圖2H-圖2K所示加工步驟處形成的朝上突出凸塊82B的陣列變成圖3所示第一示例性MEMS裝置300內的朝下突出凸塊的陣列。第一腔室109可在側向上以矩陣層10為界，且可在垂直方向上以上覆在第一可移動元件10a之上的第一頂蓋表面為界。第一頂蓋表面包括朝上突出凸塊82B 的陣列，朝上突出凸塊82B包括含凸塊材料層82的相應部分。第一裝置區201內的垂直凹陷水平表面變成垂直凸起水平表面70S。朝上突出的凸塊82B變成朝下突出的凸塊82B。溝槽75變成倒的溝槽75。第一MEMS裝置100包括第一可移動元件10a、第一腔室109及第一頂蓋表面。第一MEMS裝置100可形成加速度計。
可通過在將頂蓋基底70接合到矩陣層10期間在第二可移動元件10b之上對準頂蓋基底70的第二凹陷區71b來形成包括第二可移動元件10b的第二腔室209。第二腔室209可包括上覆在第二可移動元件10b之上的第二頭部體積57b。第二腔室209可在垂直方向上以上覆在第二可移動元件10b之上的第二頂蓋表面為界。第二頂蓋表面可包括頂蓋基底70的位於第二凹陷區71b內的平坦水平表面。第二腔室209可在垂直方向上以上覆在第二可移動元件10b之上的第二頂蓋表面為界。第二MEMS裝置200包括第二可移動元件10b、第二腔室209及第二頂蓋表面。本發明的MEMS裝置可為包括第一MEMS裝置100(其可包括加速度計)及第二MEMS裝置200(其可包括陀螺儀)的複合MEMS裝置。
參照圖4A，用於形成頂蓋結構的第二示例性結構包括頂蓋基底70，頂蓋基底70可與圖2A所示頂蓋基底70相同。可在頂蓋基底70的頂表面上形成圖案化硬罩幕層182。可通過沉積例如氧化矽、氮化矽和/或介電金屬氧化物等硬罩幕材料並通過將所沉積硬罩幕材料圖案化來形成圖案化硬罩幕層182。可例如通過施 加光阻層並將光阻層圖案化並且使用蝕刻製程經由所沉積硬罩幕材料轉移光阻層(未示出)中的圖案來將所沉積硬罩幕材料圖案化，所述蝕刻製程相對於頂蓋基底70的材料選擇性地蝕刻所沉積硬罩幕材料。例如，可實行各向異性蝕刻製程以經由所沉積硬罩幕材料轉移光阻層中的圖案。隨後，可例如通過灰化移除光阻層。
圖案化硬罩幕層182中的多個開口可包括形成在第一裝置區201中的第一開口及形成在第二裝置區202中的第二開口。頂蓋基底70的第一裝置區201可具有圖1I所示MEMS組件的第一裝置區101的鏡像形狀，且頂蓋基底70的第二裝置區202可具有圖1I所示MEMS組件的第二裝置區102的鏡像形狀。
參照圖4B，可在圖案化硬罩幕層182之上及頂蓋基底70的前側之上形成圖案化蝕刻罩幕層95。圖案化蝕刻罩幕層95可為圖案化軟罩幕層(例如圖案化光阻層)。在一個實施例中，圖案化蝕刻罩幕層95可包括位於第一裝置區201中的開口73的陣列以及位於第二裝置區202中的圖案化硬罩幕層182中的開口的區域內的開口。在各種實施例中，位於第一裝置區201內的圖案化蝕刻罩幕層95中的開口73的陣列可具有一個週期性的線和空間圖案、彼此相交以形成交叉點的兩個週期性的線和空間圖案或者具有離散開口的二維週期性陣列。如果兩個週期性的線和空間圖案彼此相交，則長度方向的線性圖案可在第一週期性的線和空間圖案與第二週期性的線和空間圖案之間彼此垂直。儘管也可使用更小的尺寸和更大的尺寸，然而每一開口73的寬度可介於30nm到 600nm範圍內，且每一空間的寬度可介於30nm到1,200nm範圍內。圖案化蝕刻罩幕層95可覆蓋位於第二裝置區202中的圖案化硬罩幕層182中的開口的中心區。
參照圖4C，在實施例中，可實行第一各向異性蝕刻製程，以蝕刻頂蓋基底70的未被圖案化蝕刻罩幕層95與圖案化硬罩幕層182的組合掩蓋的部分。可在圖案化蝕刻罩幕層95中的開口的陣列之下形成第一溝槽75a的陣列。儘管也可使用更小的深度和更大的深度，然而如在頂蓋基底70的頂表面與第一溝槽75a的最下表面之間測量的第一溝槽75a的深度可介於200nm到4,000nm範圍內。可將第一溝槽75a的深度優化，以平衡製造成本與除氣能力。例如，如果第一溝槽75a的深度超過4,000nm，則可能會顯著延長各向異性蝕刻製程的持續時間，且各向異性蝕刻步驟的加工成本可能變得高得不經濟。如果第一溝槽75a的深度小於200nm，則可能在第一溝槽75a中提供的出氣材料的體積可能不足以提供足夠的出氣，且空腔內部的壓力可能即使在出氣之後仍然低得不可接受。第一溝槽75a可形成為一維陣列或二維陣列。在實施一維陣列的實施例中，單位圖案(例如單個第一溝槽的圖案)可在一個方向上進行重複，而在實施二維陣列的實施例中，單位圖案(例如兩個垂直的第一溝槽相交出的交叉點的圖案)在兩個方向上進行重複。
可通過第一各向異性蝕刻製程使頂蓋基底70的未掩蓋部分在垂直方向上凹陷來形成凹陷區，所述未掩蓋部分未被第二裝 置區202中圖案化蝕刻罩幕層95與圖案化硬罩幕層182的組合覆蓋，所述凹陷區在本文中稱作處理中凹陷區81。隨後，可相對於圖案化硬罩幕層182選擇性地移除圖案化蝕刻罩幕層95。
參照圖4D，可使用圖案化硬罩幕層182作為蝕刻罩幕來實行第二各向異性蝕刻製程。可通過第二各向異性蝕刻製程各向異性地蝕刻頂蓋基底70的包括第一溝槽75a的區且使所述區在垂直方向上凹陷，以形成第一凹陷區71a。在第二各向異性蝕刻製程期間，可進一步蝕刻第一溝槽75a以形成從第一凹陷區71a的凹陷水平表面朝下延伸的第二溝槽75b。第二溝槽75b重複第一溝槽75a的圖案，且在垂直方向上從第一裝置區201的凹陷水平表面朝下延伸。儘管也可使用更小的深度和更大的深度，然而第二溝槽75b的深度可在200nm到4,000nm範圍內。
第二各向異性蝕刻製程使第二裝置區202中的頂蓋基底70的未被圖案化硬罩幕層182掩蓋的部分在垂直方向上凹陷。可在穿過上覆在處理中凹陷區81之上的圖案化硬罩幕層182的開口的區域內形成第二凹陷區71b。第二凹陷區71b(如果提供的話)是形成為與第一凹陷區71a相鄰的附加凹陷區。第二凹陷區71b包括從第二凹陷區71b的凹陷表面朝上突出的朝上突出凸塊。朝上突出凸塊可在側向上由第二凹陷區71b的凹陷表面的區域環繞。朝上突出凸塊的頂表面的凹陷深度可為第二各向異性蝕刻製程的垂直蝕刻距離。隨後，可例如通過濕式蝕刻製程相對於頂蓋基底70選擇性地移除圖案化硬罩幕層182。
參照圖4E、圖4F、圖4G及圖4H，可通過非共形沉積製程沉積含凸塊材料層192。含凸塊材料層192包含接合材料，所述接合材料可包括氧化矽、聚合物材料或介電黏附材料。在一個實施例中，含凸塊材料層192可包含與矩陣側接合介電層62相同的接合材料。在一個實施例中，儘管也可使用更小的厚度和更大的厚度，然而含凸塊材料層192可包含氧化矽，且垂直厚度介於30nm到300nm範圍內，例如60nm到150nm。例如，含凸塊材料層192可包含在作為非共形沉積製程的等離子體增強型化學氣相沉積(PECVD)製程中通過原矽酸四乙酯的分解而形成的未經摻雜矽酸鹽玻璃。含凸塊材料層192可形成在頂蓋基底70的位於頂蓋基底70的前側上的所有實體地暴露出的表面。
形成含凸塊材料層192的沉積製程的非共形本質可使得在第二溝槽75b內形成空隙79。具體來說，非共形沉積製程可在第二溝槽75b的側壁上沉積含凸塊材料層192的介電材料，從而使得第二溝槽75b的側壁襯有介電材料。當在非共形沉積製程期間含凸塊材料層192的介電材料在第二溝槽75b的上部周邊處比在第二溝槽75b的底部處以更高的沉積速率累積時，在每一第二溝槽75b的頂部處會出現夾止。因此，非共形沉積製程在第二溝槽75b的未被介電材料填充的體積中形成空隙79。
此外，所沉積介電材料在第二溝槽75b的頂部部分處夾止會造成含凸塊材料層192的頂表面局部凸起，從而形成丘或凸塊。因此，含凸塊材料層192的上覆在第二溝槽75b之上的部分 形成朝上突出的多個凸塊192B的陣列。一般來說，可通過非共形沉積製程來形成含凸塊材料層192，非共形沉積製程使朝上突出的多個凸塊192B中的每一者形成為具有丘形垂直橫截面輪廓。朝上突出的多個凸塊192B中的每一者上覆在空隙79中的相應空隙79之上。
在一個實施例中，朝上突出的多個凸塊192B可具有丘形垂直橫截面輪廓。頂蓋基底70的第一裝置區201可具有在垂直方向上從頂蓋基底70的最上水平表面朝上偏移的垂直凹陷水平表面。第二溝槽75b在垂直方向上從頂蓋基底70的垂直凹陷水平表面朝下延伸到頂蓋基底70中，且位於朝上突出的多個凸塊192B中的相應朝上突出的凸塊192B之下。第二溝槽75b內的空隙79可不具有任何固相材料或任何液相材料。空隙79可包含在第二溝槽75b的側壁內，且可位於相應朝上突出的凸塊192B之下。第二溝槽75b的表面可襯有含凸塊材料層192的介電材料。多個空隙79中的每一者包括包封空腔，所述包封空腔由含凸塊材料層192的介電材料的相應連續表面界定而無從中穿過的任何孔洞。
參照圖5，可將圖4E-圖4H所示第二示例性結構接合到圖1I所示MEMS組件，以形成第二示例性微機電系統(MEMS)裝置400。在此種情形中，頂蓋基底70可接合到矩陣層10，從而使得頂蓋基底70的前側(即，如圖4E中所示的上側)面對矩陣層10。在一個實施例中，可通過將矩陣側接合介電層62接合到含凸塊材料層192來實現將頂蓋基底70接合到矩陣層10。矩陣側接 合介電層62可位於矩陣層10的頂表面上。含凸塊材料層192在頂蓋基底70的底表面之下延伸，且可接合到矩陣側接合介電層62。
可通過矩陣層10及頂蓋基底70形成包括第一可移動元件10a的第一腔室109。第一腔室109包括上覆在第一可移動元件10a之上的第一頭部體積57a。如在圖4E-圖4H所示加工步驟處形成的朝上突出凸塊192B的陣列的表面在第一腔室109內的第一可移動元件10a之上提供第一頂蓋表面。由於頂蓋基底70在圖5所示加工步驟處上下顛倒，因此如在圖4E-圖4H所示加工步驟處形成的朝上突出凸塊192B的陣列變成圖5所示第二示例性MEMS裝置400內的朝下突出凸塊的陣列。第一腔室109可在側向上以矩陣層10為界，且可在垂直方向上以上覆在第一可移動元件10a之上的第一頂蓋表面為界。第一頂蓋表面包括朝上突出凸塊192B的陣列，朝上突出凸塊192B包括介電材料層(其可為含凸塊材料層192)的相應部分。第一裝置區201內的垂直凹陷水平表面變成垂直凸起水平表面70S。朝上突出的凸塊192B變成朝下突出的凸塊192B。第二溝槽75b變成倒的溝槽75。第一MEMS裝置100包括第一可移動元件10a、第一腔室109及第一頂蓋表面。
可通過在將頂蓋基底70接合到矩陣層10期間在第二可移動元件10b之上對準頂蓋基底70的第二凹陷區71b來形成包括第二可移動元件10b的第二腔室209。第二腔室209包括上覆在第二可移動元件10b之上的第二頭部體積57b。第二腔室209可在垂 直方向上以上覆在第二可移動元件10b之上的第二頂蓋表面為界。第二頂蓋表面可包括含凸塊材料層192的位於第二凹陷區71b內且在垂直方向上從頂蓋基底70的最下表面朝上偏移的平的(水平)底表面。第二腔室209可在垂直方向上以上覆在第二可移動元件10b之上的第二頂蓋表面為界。第二MEMS裝置200包括第二可移動元件10b、第二腔室209及第二頂蓋表面。本發明的MEMS裝置可為包括第一MEMS裝置100(其可包括加速度計)及第二MEMS裝置200(其可包括陀螺儀)的複合MEMS裝置400。
圖6是示出形成MEMS裝置300的方法600的操作的製程流程圖。MEMS裝置300可包括第一MEMS裝置100和/或第二MEMS裝置200，且可可選地包括設置在相同的MEMS基底50上的附加MEMS裝置。在步驟610中，可根據參照圖1A-圖1I所示且上文更詳細闡述的製程步驟在上覆在MEMS基底50之上的矩陣層10內形成至少一個可移動元件(可移動元件10a、可移動元件10b)。所述至少一個可移動元件(可移動元件10a、可移動元件10b)可首先形成並設在旁邊，或者與圖2A-圖2O中所示頂蓋結構同時形成或在圖2A-圖2O中所示頂蓋結構之後形成。儘管圖6示出在步驟620-660中形成頂蓋結構，然而所屬領域中的普通技術人員將認識到各種實施例可以各種順序實行所揭露的步驟。在步驟620中，可在頂蓋基底70的前側上形成第一凹陷區71a。在步驟630中，可在頂蓋基底70的最上表面之上及頂蓋基底70的第一凹陷區71a中形成頂蓋側接合介電層72。在步驟640中，可 在第一凹陷區的區域內形成穿過頂蓋側接合介電層72延伸到頂蓋基底70中的溝槽75。在步驟650中，可在頂蓋側接合介電層72之上形成含凸塊材料層82。如以上參照圖2A-圖2O所論述，含凸塊材料層82的上覆在溝槽75之上的部分可形成朝上突出的多個凸塊82B的陣列。此外，可通過非共形沉積製程形成含凸塊材料層82，非共形沉積製程將朝上突出的多個凸塊82B中的每一者形成為具有丘形垂直橫截面輪廓。在一些實施例中，非共形沉積製程可在溝槽75的側壁上沉積含凸塊材料層82的緩衝材料，從而使得溝槽的側壁襯有緩衝材料，且在溝槽75的未被緩衝材料填充的體積中形成空隙79。朝上突出的多個凸塊82B中的每一者上覆在多個空隙中的相應空隙之上。
在步驟670中，可將頂蓋基底70接合到矩陣層10，從而使得頂蓋基底70的前側面對矩陣層10，且通過矩陣層10及頂蓋基底70形成包括第一可移動元件10a(其為所述至少一個可移動元件(可移動元件10a、可移動元件10b)中的一者)的第一腔室109，其中在接合期間上下顛倒地放置在第一可移動元件10a之上之後，朝上突出的凸塊82B的陣列的表面在第一腔室109內提供第一頂蓋表面。
圖7是示出形成MEMS裝置400的另一實施例方法700的操作的製程流程圖。MEMS裝置400可包括第一MEMS裝置100和/或第二MEMS裝置200，且可可選地包括設置在相同的MEMS基底50上的附加MEMS裝置。在步驟610中，可根據參照圖1A- 圖1I所示且上文更詳細闡述的製程步驟在上覆在MEMS基底50之上的矩陣層10內形成至少一個可移動元件(例如可移動元件10a)。可根據參照圖1A-圖1I所示且上文更詳細闡述的製程步驟在上覆在MEMS基底50之上的矩陣層10內形成至少第二可移動元件(例如，可移動元件10b)。可形成位於矩陣層的頂表面處的矩陣側接合介電層62。所述至少第一可移動元件及第二可移動元件(例如，可移動元件10a、可移動元件10b)可首先形成並設在旁邊、與頂蓋結構同時形成或在頂蓋結構之後形成。
儘管圖7示出在步驟720-750中形成頂蓋結構，然而所屬領域中的普通技術人員將認識到各種實施例可以各種順序實行所揭露的步驟。在步驟720中，可在頂蓋基底70的前側上形成第一溝槽75a。可選地，在步驟720中，可可選地形成處理中凹陷區81。在步驟730中，可通過使頂蓋基底70的包括第一溝槽75a的區在垂直方向上凹陷來形成第一凹陷區71a，第一凹陷區71a具有自其朝下延伸的第二溝槽75b。可在頂蓋基底70的第一凹陷區71a中形成凹陷水平表面。重複第一溝槽75a的圖案的第二溝槽75B在垂直方向上從凹陷水平表面朝下延伸。可可選地形成第二凹陷區71b。在步驟740中，在頂蓋基底70的最上表面之上及頂蓋基底70的第一凹陷區71a中形成含凸塊材料層192。如果提供第二凹陷區71b，則在第二凹陷區71b的所有表面上形成含凸塊材料層192。含凸塊材料層192的上覆在第二溝槽75b之上的部分具有朝上突出的多個凸塊192B的陣列。在步驟750中，將頂蓋基底70 接合到矩陣層10，從而使得頂蓋基底70的前側面對矩陣層10，且通過矩陣層10及頂蓋基底70形成包括選自所述至少一個可移動元件(可移動元件10a、可移動元件10b)的第一可移動元件10a的第一腔室109，其中在接合期間上下顛倒地放置在第一可移動元件10a之上之後，朝上突出的凸塊192B的陣列的表面在第一腔室109內提供第一頂蓋表面。
參照所有圖式且根據本發明的各種實施例，提供一種微機電系統(MEMS)裝置，所述MEMS裝置包括：MEMS基底50；至少一個可移動元件(可移動元件10a、可移動元件10b)，在側向上限定在上覆在MEMS基底50之上的矩陣層10內；以及頂蓋基底70，接合到矩陣層10，其中選自所述至少一個可移動元件(可移動元件10a、可移動元件10b)的第一可移動元件10a可位於第一腔室109內部，第一腔室109可在側向上以矩陣層10為界且在垂直方向上以上覆在第一可移動元件10a之上的第一頂蓋表面為界，且其中第一頂蓋表面包括多個朝下突出凸塊(凸塊82B或凸塊192B)的陣列，多個朝下突出凸塊(凸塊82B或凸塊192B)包括含凸塊材料層(凸塊材料層82或凸塊材料層192)的相應部分，含凸塊材料層(凸塊材料層82或凸塊材料層192)可為含凸塊材料層82或含凸塊材料層192。
在一個實施例中，多個朝下突出凸塊(凸塊82B或凸塊192B)中的每一者可具有倒丘形垂直橫截面輪廓。在一個實施例中，頂蓋基底70可包括垂直凸起水平表面70S，垂直凸起水平表 面70S上覆在第一腔室109之上且在垂直方向上從頂蓋基底70的近端水平表面朝上偏移。頂蓋基底70的近端水平表面上覆在矩陣層10之上，且是選自頂蓋基底70的所有表面的最靠近矩陣層10的表面。本文中所使用的元件的近端表面指代元件的距矩陣側接合介電層62與含凸塊材料層(含凸塊材料層82或含凸塊材料層192)之間的界面最近的表面。本文中所使用的元件的遠端表面指代元件的距矩陣側接合介電層62與含凸塊材料層(82或192)之間的界面最遠的表面。
在一個實施例中，MEMS裝置包括多個倒溝槽(溝槽75或溝槽75b)，倒溝槽(溝槽75或溝槽75b)在垂直方向上從頂蓋基底70的垂直凸起水平表面70S朝上延伸到頂蓋基底70中，且上覆在多個朝下突出凸塊(凸塊82B或凸塊192B)中的相應一者之上。在一個實施例中，MEMS裝置包括多個空隙79，多個空隙79不具有任何固相材料或任何液相材料，且包含在倒溝槽(溝槽75或溝槽75b)的多個側壁內且上覆在相應的朝下突出凸塊(凸塊82B或凸塊192B)之上。在一個實施例中，倒溝槽(75或75b)的表面被襯有含凸塊材料層(含凸塊材料層82或含凸塊材料層192)的材料，且多個空隙79中的每一者包括包封空腔，所述包封空腔由含凸塊材料層(含凸塊材料層82或含凸塊材料層192)的材料的相應連續表面界定而無從中穿過的孔洞。
在一個實施例中，MEMS裝置包括位於矩陣層10的頂表面上的矩陣側接合介電層62。含凸塊材料層(例如含凸塊材料層 192)在頂蓋基底70的底表面之下延伸且接合到矩陣側接合介電層62。在一個實施例中，所述至少一個可移動元件(可移動元件10a、可移動元件10b)包括位於第二腔室209內部的第二可移動元件10b，第二腔室209在垂直方向上以上覆在第二可移動元件10b之上的第二頂蓋表面為界。第二頂蓋表面包括含凸塊材料層(例如含凸塊材料層192)的一部分且具有平的底表面。
在一個實施例中，矩陣側接合介電層62位於矩陣層10的頂表面上。頂蓋側接合介電層72可位於含凸塊材料層(例如含凸塊材料層82)與頂蓋基底70的垂直凸起水平表面70S之間，可在頂蓋基底70的底表面之下延伸，且可接合到矩陣側接合介電層62。
在一個實施例中，多個朝下突出凸塊(凸塊82B或凸塊192B)的陣列包括一維陣列或二維陣列。所述至少一個可移動元件(可移動元件10a、可移動元件10b)及矩陣層10包含第一半導體材料，且頂蓋基底70包含第二半導體材料。
在一個實施例中，包括第一可移動元件10a、第一腔室109及多個朝下突出凸塊(凸塊82B、凸塊192B)的陣列的裝置包括加速度計。包括第二可移動元件10b、第二腔室209及第二頂蓋表面的裝置包括陀螺儀。
朝下突出凸塊(凸塊82B或凸塊192B)的陣列充當第一可移動元件的第一頂蓋表面，第一頂蓋表面充當第一可移動元件10a的終止表面。例如，在過度加速期間，朝下突出凸塊(凸塊 82B或凸塊192B)的陣列可有利地用於減小當第一可移動元件10a撞擊第一頂蓋表面時的接觸面積。換句話說，假使第一可移動元件10a碰撞頂蓋基底的第一頂蓋表面，則朝下突出凸塊(凸塊82B或凸塊192B)提供第一可移動元件10a的減小的接觸面積。第一可移動元件10a與頂蓋表面之間的接觸面積的減小使第一可移動元件10a在碰撞時黏滯到頂蓋基底的概率減小。通過抑制第一可移動元件10a在與頂蓋基底接觸時黏滯，可增強包括第一可移動元件10a的MEMS裝置(例如加速度計)的可靠性及精度。此外，假使使用含凸塊材料層192，則第二MEMS裝置(例如陀螺儀)的第二頂蓋表面可提供與第二可移動元件10b之間較小的接觸表面，以提高第二MEMS裝置的可靠性及精度。
在一個實施例中，在經由接合介電層(接合介電層62、接合介電層72或含凸塊材料層192)將MEMS基底50接合到頂蓋基底70期間，可採用處於大氣壓下或處於比大氣壓高的壓力下的環境。可在將MEMS基底50接合到頂蓋基底70期間採用氮環境或另一種惰性環境。假使含凸塊材料層82包含出氣材料，則在將MEMS基底50接合到頂蓋基底70期間或之後從含凸塊材料層82釋放的氣體可增大第一腔室109中的壓力。此種增大的壓力可有利於提高在第一可移動元件10a的移動期間時第一可移動元件10a的機械阻尼(mechanical damping)。
根據本發明的實施例，提供一種微機電系統(MEMS)裝置。所述MEMS裝置可包括MEMS基底50以及一個或多個可移 動元件(可移動元件10a、可移動元件10b)。每一可移動元件(可移動元件10a、可移動元件10b)在側向上限定在上覆在MEMS基底50之上的矩陣層10內。頂蓋基底70例如通過接合介電層(接合介電層62、接合介電層72或含凸塊材料層192)接合到矩陣層10。第一可移動元件10a可位於第一腔室109內部，第一腔室109在側向上以矩陣層10為界且在垂直方向上以上覆在第一可移動元件10a之上的第一頂蓋表面為界。第一頂蓋表面可包括多個朝下突出凸塊(凸塊82B、凸塊192B)的陣列，多個朝下突出凸塊(凸塊82B、凸塊192B)包括含凸塊材料層的相應部分，含凸塊材料層的所述相應部分可為含凸塊材料層(含凸塊材料層82、含凸塊材料層192)的部分。在實施例中，所述多個朝下突出凸塊中的每一者具有倒丘形垂直橫截面輪廓。在實施例中，所述頂蓋基底包括垂直凸起水平表面，所述垂直凸起水平表面上覆在所述第一腔室之上且在垂直方向上從所述頂蓋基底的近端水平表面朝上偏移，所述近端水平表面上覆在所述矩陣層之上且是選自所述頂蓋基底的所有表面中的最靠近所述矩陣層的表面。在實施例中，微機電系統裝置還包括多個倒溝槽，所述多個倒溝槽在垂直方向上從所述頂蓋基底的所述垂直凸起水平表面朝上延伸到所述頂蓋基底中，且上覆在所述多個朝下突出凸塊中的相應一者之上。在實施例中，微機電系統裝置還包括多個空隙，所述多個空隙中不具有任何固相材料或任何液相材料，且包含在所述多個倒溝槽的多個側壁內且上覆在相應朝下突出凸塊之上。在實施例中，所述多 個倒溝槽的多個表面被襯有所述含凸塊材料層的材料，且所述多個空隙中的每一者包括包封空腔，所述包封空腔由所述含凸塊材料層的所述材料的相應表面界定而無從中穿過的孔洞。在實施例中，微機電系統裝置還包括位於所述矩陣層的頂表面上的矩陣側接合介電層，其中所述含凸塊材料層在所述頂蓋基底的底表面之下延伸且接合到所述矩陣側接合介電層。在實施例中，所述至少一個可移動元件包括位於第二腔室內部的第二可移動元件，所述第二腔室在垂直方向上以上覆在所述第二可移動元件之上的第二頂蓋表面為界，且其中所述第二頂蓋表面包括所述含凸塊材料層的一部分且具有平的底表面。在實施例中，微機電系統裝置還包括矩陣側接合介電層以及頂蓋側接合介電層。矩陣側接合介電層位於所述矩陣層的頂表面上。頂蓋側接合介電層位於所述含凸塊材料層與所述頂蓋基底的垂直凸起水平表面之間，在所述頂蓋基底的底表面之下延伸，且接合到所述矩陣側接合介電層。在實施例中，所述多個朝下突出凸塊的所述陣列包括一維陣列或二維陣列。所述至少一個可移動元件及所述矩陣層包含第一半導體材料。所述頂蓋基底包含第二半導體材料。在實施例中，包括所述第一可移動元件、所述第一腔室及所述多個朝下突出凸塊的所述陣列的裝置包括加速度計。
根據本發明的實施例，提供一種形成微機電系統(MEMS)裝置的方法。可在MEMS基底50之上形成至少一個可移動元件(可移動元件10a、可移動元件10b)，所述至少一個可移動元件(可 移動元件10a、可移動元件10b)在側向上限定在矩陣層10內。可在頂蓋基底70的前側上形成凹陷區71a。可在頂蓋基底70的最上表面之上及頂蓋基底70的凹陷區71a中形成頂蓋側接合介電層72。可在凹陷區71a內形成延伸穿過頂蓋側接合介電層72至所述頂蓋基底中的多個溝槽75。可在頂蓋側接合介電層72之上形成含凸塊材料層82。含凸塊材料層82的上覆在多個溝槽75之上的多個部分形成多個朝上突出凸塊82B的陣列。可將頂蓋基底70接合到矩陣層10，從而使得頂蓋基底70的前側面對矩陣層10。可通過矩陣層10及頂蓋基底70形成包括第一可移動元件10a的第一腔室109。在接合期間上下顛倒地放置在第一可移動元件10a之上之後，多個朝上突出凸塊82B的陣列的表面在第一腔室109內提供第一頂蓋表面。在實施例中，所述含凸塊材料層是通過非共形沉積製程形成，所述非共形沉積製程使所述多個朝上突出凸塊中的每一者形成為具有丘形垂直橫截面輪廓。在實施例中，所述含凸塊材料層包含緩衝材料，所述緩衝材料包括半導體材料或介電材料中的至少一種。所述非共形沉積製程在所述多個溝槽的多個側壁上沉積所述緩衝材料，從而使得所述多個溝槽的所述多個側壁被襯有所述緩衝材料，且在所述多個溝槽的未被所述緩衝材料填充的體積中形成多個空隙，其中所述多個朝上突出凸塊中的每一者上覆在所述多個空隙中的相應一者之上。在實施例中，方法還包括：在所述矩陣層的頂表面上形成矩陣側接合介電層；以及將所述矩陣側接合介電層與所述頂蓋側接合介電層進行接合。在 實施例中，方法還包括：形成與所述凹陷區相鄰的附加凹陷區，從而使得所述附加凹陷區包括從所述附加凹陷區的凹陷表面朝上突出的附加朝上突出凸塊，其中所述附加朝上突出凸塊的頂表面包括所述頂蓋基底的平坦水平表面，所述平坦水平表面在垂直方向上從所述頂蓋基底的最上表面凹陷；形成第二腔室，所述第二腔室包括選自所述至少一個可移動元件的第二可移動元件，所述第二腔室通過在將所述頂蓋基底接合到所述矩陣層期間在所述第二可移動元件之上對準所述附加凹陷區來形成，其中所述第二腔室在垂直方向上以上覆在所述第二可移動元件之上的第二頂蓋表面為界且包括所述頂蓋基底的所述平坦水平表面。
根據本發明的實施例，提供一種形成微機電系統(MEMS)裝置的方法。提供至少一個可移動元件(可移動元件10a、可移動元件10b)，所述至少一個可移動元件(可移動元件10a、可移動元件10b)在側向上限定在位於MEMS基底50之上的矩陣層10內。可在頂蓋基底70的前側上形成多個第一溝槽75a。可使頂蓋基底70的包括多個第一溝槽75a的區在垂直方向上凹陷。可在頂蓋基底70的凹陷區71a中形成凹陷水平表面，且複製多個第一溝槽75a的圖案的第二溝槽75b在垂直方向上從凹陷水平表面朝下延伸。在頂蓋基底70的最上表面之上及頂蓋基底70的凹陷區71a中形成含凸塊材料層192。此外，含凸塊材料層192的上覆在多個第二溝槽75b之上的多個部分具有多個朝上突出凸塊192B的陣列。可將頂蓋基底70接合到矩陣層10，從而使得頂蓋基底70的 前側面對矩陣層10。可通過矩陣層10及頂蓋基底70形成包括第一可移動元件10a的第一腔室109。在接合期間上下顛倒地放置在第一可移動元件10a之上之後，多個朝上突出凸塊192B的陣列的表面在第一腔室109內提供第一頂蓋表面。在實施例中，所述含凸塊材料層是通過非共形沉積製程形成，所述非共形沉積製程使所述多個朝上突出凸塊中的每一者形成為具有丘形垂直橫截面輪廓。在實施例中，所述非共形沉積製程在所述多個溝槽的多個側壁上沉積所述含凸塊材料層的介電材料，從而使得所述多個溝槽的所述多個側壁被襯有所述介電材料，且在所述多個溝槽的未被所述介電材料填充的體積中形成多個空隙，其中所述多個朝上突出凸塊中的每一者上覆在所述多個空隙中的相應一者之上。在實施例中，方法還包括：在所述頂蓋基底的所述前側之上形成圖案化蝕刻罩幕層，所述圖案化蝕刻罩幕層包括從中穿過的多個開口；通過實行第一各向異性蝕刻製程，經由所述圖案化蝕刻罩幕層中的所述多個開口各向異性地蝕刻所述頂蓋基底的材料，由此形成所述多個第一溝槽；通過實行第二各向異性蝕刻製程，使用圖案化硬罩幕層作為蝕刻罩幕各向異性地蝕刻所述頂蓋基底的包括所述多個第一溝槽的所述區；以及在形成所述含凸塊材料層之前移除所述圖案化硬罩幕層。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的方面。所屬領域中的技術人員應理解，其可容易地使用本發明作為設計或修改其他製程及結構的基 礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及更改。
10:矩陣層
10a、10b:可移動元件
19:間隙
20:第一介電材料層
22:第一導電結構
29:空腔
30:第二介電材料層
32:第二導電結構
40:第三介電材料層
50:MEMS基底
57a:第一頭部體積
57b:第二頭部體積
62、72:接合介電層
70:頂蓋基底
70S:垂直凸起水平表面
79:空隙
82:含凸塊材料層
82B:凸塊
100:第一MEMS裝置
109:第一腔室
200:第二MEMS裝置
209:第二腔室
300:MEMS裝置

Claims (10)

  1. 一種微機電系統裝置，包括：微機電系統基底；至少一個可移動元件，在側向上限定在矩陣層內，所述矩陣層上覆在所述微機電系統基底之上；以及頂蓋基底，接合到所述矩陣層，其中選自所述至少一個可移動元件的第一可移動元件位於第一腔室內部，所述第一腔室在側向上以所述矩陣層為界且在垂直方向上以上覆在所述第一可移動元件之上的第一頂蓋表面為界，且其中所述第一頂蓋表面包括多個朝下突出凸塊的陣列，所述多個朝下突出凸塊包括含凸塊材料層的相應部分。
  2. 如請求項1所述的微機電系統裝置，其中所述頂蓋基底包括垂直凸起水平表面，所述垂直凸起水平表面上覆在所述第一腔室之上且在垂直方向上從所述頂蓋基底的近端水平表面朝上偏移，所述近端水平表面上覆在所述矩陣層之上且是選自所述頂蓋基底的所有表面中的最靠近所述矩陣層的表面。
  3. 如請求項2所述的微機電系統裝置，還包括多個倒溝槽，所述多個倒溝槽在垂直方向上從所述頂蓋基底的所述垂直凸起水平表面朝上延伸到所述頂蓋基底中，且上覆在所述多個朝下突出凸塊中的相應一者之上。
  4. 如請求項3所述的微機電系統裝置，還包括多個空隙，所述多個空隙中不具有任何固相材料或任何液相材料，且包 含在所述多個倒溝槽的多個側壁內且上覆在相應朝下突出凸塊之上。
  5. 如請求項4所述的微機電系統裝置，其中：所述多個倒溝槽的多個表面被襯有所述含凸塊材料層的材料；並且所述多個空隙中的每一者包括包封空腔，所述包封空腔由所述含凸塊材料層的所述材料的相應表面界定而無從中穿過的孔洞。
  6. 如請求項1所述的微機電系統裝置，還包括位於所述矩陣層的頂表面上的矩陣側接合介電層，其中所述含凸塊材料層在所述頂蓋基底的底表面之下延伸且接合到所述矩陣側接合介電層。
  7. 如請求項1所述的微機電系統裝置，還包括：矩陣側接合介電層，位於所述矩陣層的頂表面上；以及頂蓋側接合介電層，位於所述含凸塊材料層與所述頂蓋基底的垂直凸起水平表面之間，在所述頂蓋基底的底表面之下延伸，且接合到所述矩陣側接合介電層。
  8. 如請求項1所述的微機電系統裝置，其中：所述多個朝下突出凸塊的所述陣列包括一維陣列或二維陣列；所述至少一個可移動元件及所述矩陣層包含第一半導體材料；並且 所述頂蓋基底包含第二半導體材料。
  9. 一種形成微機電系統裝置的方法，包括：形成至少一個可移動元件，所述至少一個可移動元件在側向上限定在位於微機電系統基底之上的矩陣層內；在頂蓋基底的前側上形成凹陷區；在所述頂蓋基底的最上表面之上及所述頂蓋基底的所述凹陷區中形成頂蓋側接合介電層；在所述凹陷區內形成延伸穿過所述頂蓋側接合介電層至所述頂蓋基底中的多個溝槽；在所述頂蓋側接合介電層之上形成含凸塊材料層，其中所述含凸塊材料層的上覆在所述多個溝槽之上的多個部分形成多個朝上突出凸塊的陣列；以及將所述頂蓋基底接合到所述矩陣層，從而使得所述頂蓋基底的所述前側面對所述矩陣層，且第一腔室是由所述矩陣層及所述頂蓋基底形成，所述第一腔室包括選自所述至少一個可移動元件的第一可移動元件，其中所述多個朝上突出凸塊的所述陣列的表面在接合期間上下顛倒地放置在所述第一可移動元件之上之後在所述第一腔室內提供第一頂蓋表面。
  10. 一種形成微機電系統裝置的方法，包括：形成至少一個可移動元件，所述至少一個可移動元件在側向上限定在位於微機電系統基底之上的矩陣層內；在頂蓋基底的前側上形成多個第一溝槽； 使所述頂蓋基底的包括所述多個第一溝槽的區在垂直方向上凹陷，其中在所述頂蓋基底的凹陷區中形成凹陷水平表面，且複製所述多個第一溝槽的圖案的多個第二溝槽在垂直方向上從所述凹陷水平表面朝下延伸；在所述頂蓋基底的最上表面之上及所述頂蓋基底的所述凹陷區中形成含凸塊材料層，其中所述含凸塊材料層的上覆在所述多個第二溝槽之上的多個部分形成多個朝上突出凸塊的陣列；以及將所述頂蓋基底接合到所述矩陣層，從而使得所述頂蓋基底的所述前側面對所述矩陣層，且第一腔室由所述矩陣層及所述頂蓋基底形成，所述第一腔室包括選自所述至少一個可移動元件的第一可移動元件，其中所述多個朝上突出凸塊的所述陣列的表面在接合期間上下顛倒地放置在所述第一可移動元件之上之後在所述第一腔室內提供第一頂蓋表面。
TW109130276A 2019-12-16 2020-09-03 微機電系統裝置及其形成方法 TWI747475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/715,131 US11279611B2 (en) 2019-12-16 2019-12-16 Micro-electro mechanical system device containing a bump stopper and methods for forming the same
US16/715,131 2019-12-16

Publications (2)

Publication Number Publication Date
TW202124253A TW202124253A (zh) 2021-07-01
TWI747475B true TWI747475B (zh) 2021-11-21

Family

ID=76085169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130276A TWI747475B (zh) 2019-12-16 2020-09-03 微機電系統裝置及其形成方法

Country Status (5)

Country Link
US (2) US11279611B2 (zh)
KR (1) KR102320644B1 (zh)
CN (1) CN112978673A (zh)
DE (1) DE102019135846B4 (zh)
TW (1) TWI747475B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN213818100U (zh) * 2019-12-30 2021-07-27 楼氏电子(苏州)有限公司 麦克风组件
CN112285828A (zh) * 2020-09-30 2021-01-29 中国科学院微电子研究所 一种端面耦合器及其封装方法、应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099395A1 (en) * 2005-11-03 2007-05-03 Uppili Sridhar Wafer level packaging process
WO2010145907A2 (en) * 2009-05-20 2010-12-23 Baolab Microsystems Sl Methods and systems for fabrication of mems cmos devices
TW201532287A (zh) * 2014-01-16 2015-08-16 Taiwan Semiconductor Mfg Co Ltd 微機電系統元件及其製造方法
TW201726539A (zh) * 2016-01-21 2017-08-01 台灣積體電路製造股份有限公司 微機電系統裝置的形成方法
US20180305201A1 (en) * 2013-03-14 2018-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Integrated Pressure Sensor Devices and Methods of Forming Same
TW201904858A (zh) * 2017-06-30 2019-02-01 台灣積體電路製造股份有限公司 微機電系統設備及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023699B4 (de) * 2005-05-23 2013-11-07 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements mit einer Membran
US8592925B2 (en) * 2008-01-11 2013-11-26 Seiko Epson Corporation Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
JP5218497B2 (ja) * 2009-12-04 2013-06-26 株式会社デンソー 半導体装置およびその製造方法
US8735260B2 (en) * 2010-12-13 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent metal pad damage in wafer level package
US9120667B2 (en) * 2011-06-20 2015-09-01 International Business Machines Corporation Micro-electro-mechanical system (MEMS) and related actuator bumps, methods of manufacture and design structures
ITMI20130897A1 (it) * 2013-05-31 2014-12-01 St Microelectronics Srl Dispositivo microelettronico a vuoto integrato e relativo metodo di fabbricazione.
US9136165B2 (en) * 2013-06-04 2015-09-15 Invensense, Inc. Methods for stiction reduction in MEMS sensors
US9090452B2 (en) * 2013-12-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming MEMS device
US9676606B2 (en) * 2015-04-29 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) structure to prevent stiction after a wet cleaning process
US9975757B2 (en) * 2015-06-03 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
CN105236345A (zh) * 2015-09-22 2016-01-13 杭州士兰微电子股份有限公司 Mems器件、半导体器件及其制造方法
US9878899B2 (en) * 2015-10-02 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing in-process and in-use stiction for MEMS devices
US9828234B2 (en) 2016-04-29 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor MEMS structure and manufacturing method thereof
US10618801B2 (en) * 2016-11-10 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS structure with bilayer stopper and method for forming the same
FR3059312B1 (fr) * 2016-11-30 2019-01-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’un dispositif electromecanique
JP6729423B2 (ja) * 2017-01-27 2020-07-22 三菱電機株式会社 半導体装置、半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099395A1 (en) * 2005-11-03 2007-05-03 Uppili Sridhar Wafer level packaging process
WO2010145907A2 (en) * 2009-05-20 2010-12-23 Baolab Microsystems Sl Methods and systems for fabrication of mems cmos devices
US20180305201A1 (en) * 2013-03-14 2018-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Integrated Pressure Sensor Devices and Methods of Forming Same
TW201532287A (zh) * 2014-01-16 2015-08-16 Taiwan Semiconductor Mfg Co Ltd 微機電系統元件及其製造方法
US20180194613A1 (en) * 2014-01-16 2018-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Devices Including MEMS Dies and Connectors Thereto
TW201726539A (zh) * 2016-01-21 2017-08-01 台灣積體電路製造股份有限公司 微機電系統裝置的形成方法
TW201904858A (zh) * 2017-06-30 2019-02-01 台灣積體電路製造股份有限公司 微機電系統設備及其製造方法

Also Published As

Publication number Publication date
US11279611B2 (en) 2022-03-22
US20220212917A1 (en) 2022-07-07
US20210179419A1 (en) 2021-06-17
DE102019135846B4 (de) 2023-06-15
CN112978673A (zh) 2021-06-18
KR20210077567A (ko) 2021-06-25
DE102019135846A1 (de) 2021-06-17
KR102320644B1 (ko) 2021-11-04
TW202124253A (zh) 2021-07-01
US11970387B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
KR102098840B1 (ko) 희생층 위에 평탄한 표면을 사용하여 마이크로 전자 기계 시스템(mems) 디바이스를 갖는 상보성 금속-산화물-반도체(cmos) 디바이스를 집적하는 방법
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
TWI543280B (zh) 微機電系統元件的形成方法
US9085455B2 (en) MEMS devices and methods for forming same
US8802473B1 (en) MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same
US20080029864A1 (en) Package of MEMS device and method for fabricating the same
US20220212917A1 (en) Micro-electro mechanical system device containing a bump stopper and methods for forming the same
KR102202821B1 (ko) 다중 깊이 mems 패키지를 형성하는 방법
TW201727780A (zh) 微機電系統封裝之製造方法
US20230365398A1 (en) Outgassing material coated cavity for a micro-electro mechanical system device and methods for forming the same
TWI735990B (zh) 感測器及用於形成感測器的方法
US20220348454A1 (en) Inter-poly connection for parasitic capacitor and die size improvement