CN112969980A - 电源电路 - Google Patents

Abstract

电源电路(1)具有整流电路(10)、并联调节器(30)、串联调节器(20)、平滑电容器(50)。整流电路(10)对从交流电源(2)供给的交流电压进行整流。并联调节器(30)与整流电路(10)并联连接，并联调节器(30)对从整流电路(10)输出的电压进行降压。串联调节器(20)与整流电路(10)并联连接，串联调节器(20)对从整流电路(10)输出的电压进行降压。平滑电容器(50)经由第1二极管(41)与串联调节器(20)的输出端子(T12)连接且经由第2二极管(42)与并联调节器(30)的输出端子(T22)连接。

Description

电源电路

技术领域

本发明涉及降压调节器方式的电源电路。

背景技术

当前，已知降压调节器方式的电源电路。例如，在专利文献1中公开了包含串联调节器的电源电路，该串联调节器通过利用MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等半导体元件将输入电压和输出电压之差的电力转换为热能，从而对输入电压进行降压。

专利文献1：日本特开平9-322540号公报

发明内容

但是，当前的包含串联调节器的电源电路存在如下课题，即，在使用宽范围的输入电压的情况下，输入电压和输出电压之差变大，半导体元件的发热能量变大，因此需要选定额定功率大的大型封装的半导体元件。

本发明就是鉴于上述课题而提出的，其目的在于得到能够在包含串联调节器的电源电路中使用额定功率小的半导体元件的电源电路。

为了解决上述课题，达成目的，本发明的电源电路具有整流电路、并联调节器(shunt regulator)、串联调节器(series regulator)、平滑电容器。整流电路对从交流电源供给的交流电压进行整流。并联调节器与整流电路并联连接，并联调节器对从整流电路输出的电压进行降压。串联调节器与整流电路并联连接，串联调节器对从整流电路输出的电压进行降压。平滑电容器经由第1二极管与串联调节器的输出端子连接且经由第2二极管与并联调节器的输出端子连接。

发明的效果

根据本发明，取得能够在包含串联调节器的电源电路中使用额定功率小的半导体元件这样的效果。

附图说明

图1是表示本发明的实施方式1涉及的电源电路的结构例的图。

图2是表示实施方式1涉及的电源电路的具体结构的图。

图3是表示实施方式1涉及的电源电路的假设为没有并联调节器的情况下的输入电压最大时及最小时的电源电路的半导体元件的消耗功率的图。

图4是表示实施方式1涉及的电源电路的假设为没有并联调节器的情况下的半导体元件的栅极电压和电源电路的输出电压的图。

图5是表示实施方式1涉及的电源电路的输入电压最大时的半导体元件的栅极电压、并联调节器的输出电压和电源电路的输出电压的图。

图6是表示实施方式1涉及的电源电路的输入电压最小时的半导体元件的栅极电压、并联调节器的输出电压和电源电路的输出电压的图。

图7是表示实施方式1涉及的电源电路中的输入电压、第1供给电流及第2供给电流的关系的图。

图8是表示实施方式1涉及的电源电路的输入电压最大时及最小时的半导体元件及电阻的消耗功率的图。

图9是表示实施方式1涉及的电源电路的输出电压上升的情形的图。

图10是表示本发明的实施方式2涉及的电源电路的结构例的图。

具体实施方式

下面，基于附图对本发明的实施方式涉及的电源电路进行详细的说明。此外，并不是通过该实施方式对本发明进行限定。

实施方式1.

图1是表示本发明的实施方式1涉及的电源电路的结构例的图。如图1所示，实施方式1涉及的电源电路1为降压调节器方式的电源电路，连接于交流电源2。从交流电源2向电源电路1供给交流电压即输入电压Vin。

电源电路1具有整流电路10、串联调节器20、并联调节器30、第1二极管41、第2二极管42、平滑电容器50。

整流电路10对从交流电源2供给的输入电压Vin进行整流。该整流电路10例如为二极管电桥，对从交流电源2供给的输入电压Vin进行全波整流。下面，为了方便，将从整流电路10输出的电压记载为全波整流电压V1。

串联调节器20与整流电路10并联连接，串联调节器20将全波整流电压V1施加于输入端子T11。该串联调节器20将全波整流电压V1转换为比全波整流电压V1的峰值低的电压，将转换后的电压作为输出电压V2而从输出端子T12输出。该串联调节器20具有在整流电路10和平滑电容器50之间配置的未图示的MOSFET等半导体元件，产生由该半导体元件造成的功率损耗而进行降压。

并联调节器30与整流电路10并联连接，并联调节器30将全波整流电压V1施加于输入端子T21。该并联调节器30将全波整流电压V1转换为比全波整流电压V1的峰值低的电压，将转换后的电压作为输出电压V3而从输出端子T22输出。该并联调节器30具有在整流电路10和平滑电容器50之间配置的未图示的电阻，产生由该电阻造成的功率损耗而进行降压。

第1二极管41连接于串联调节器20的输出端子T12和平滑电容器50之间。具体而言，第1二极管41的阳极与串联调节器20的输出端子T12连接，第1二极管41的阴极与平滑电容器50连接。

第2二极管42连接于并联调节器30的输出端子T22和平滑电容器50之间。具体而言，第2二极管42的阳极与并联调节器30的输出端子T22连接，第2二极管42的阴极与平滑电容器50连接。

平滑电容器50使经由第1二极管41供给的串联调节器20的输出电压V2平滑化，使经由第2二极管42供给的并联调节器30的输出电压V3平滑化。由该平滑电容器50平滑化后的电压被作为电源电路1的输出电压Vo而从电源电路1的输出端子To输出。

这样，就实施方式1涉及的电源电路1而言，串联调节器20与并联调节器30并联连接。因此，在使用宽范围的输入电压Vin的情况下，以使得在输入电压Vin与输出电压Vo之差变大时，主要从并联调节器30进行电力供给的方式对并联调节器30内的未图示的电阻的电阻值进行调整，由此能够对串联调节器20的功率损耗进行抑制。由此，串联调节器20内的半导体元件能够选定额定功率小的小型的封装件。另外，在电源电路1中，在开始施加输入电压Vin时，通过串联调节器20的第1供给电流I1，平滑电容器50的电压立刻变高。因此，与单独并联调节器30的电路相比能够大幅缩短输出电压Vo的上升时间。

下面，对实施方式1涉及的电源电路1的结构进一步进行具体的说明。图2是表示实施方式1涉及的电源电路的具体结构的图。图2所示的整流电路10为二极管电桥。

如图2所示，串联调节器20具有MOSFET即半导体元件21、电阻元件22、齐纳二极管23。半导体元件21的栅极为半导体元件的控制端子的一个例子。半导体元件21的漏极为半导体元件的输入端子的一个例子。半导体元件21的源极为半导体元件的输出端子的一个例子。电阻元件22为第1电阻的一个例子。齐纳二极管23为第1齐纳二极管的一个例子。

电阻元件22连接于半导体元件21的栅极和半导体元件21的漏极之间。齐纳二极管23连接于半导体元件21的栅极和接地之间。具体而言，齐纳二极管23的阴极连接于半导体元件21的栅极，齐纳二极管23的阳极连接于接地。此外，半导体元件21并不限于MOSFET，也可以是结型FET或双极晶体管。

在图2所示的串联调节器20中，从齐纳二极管23的齐纳电压减去半导体元件21的栅极-源极间电压得到的电压被作为输出电压V2而输出。由半导体元件21的漏极电压和源极电压之差产生的电力被半导体元件21转换为热能。

串联调节器20经由第1二极管41连接于平滑电容器50，从串联调节器20经由第1二极管41向平滑电容器50供给电流I1。下面，为了方便，将电流I1记载为第1供给电流I1。

另外，并联调节器30具有电阻元件31、齐纳二极管32。电阻元件31和齐纳二极管32被串联连接，电阻元件31和齐纳二极管32的串联体与整流电路10并联连接。电阻元件31为第2电阻的一个例子。齐纳二极管32为第2齐纳二极管的一个例子。

这里，齐纳二极管23的齐纳电压、齐纳二极管32的齐纳电压被设定为满足式(1)、(2)，以使得能够在输入电压Vin最大时主要从并联调节器30供给输出电流Io。

Vz2<V1max-R31×Io …(1)

Vz2-Vd2>Vz1-Vgs-Vd1 …(2)

在上述式(1)、(2)中，“V1max”为输入电压Vin最大时的全波整流电压V1，“R31”为电阻元件31的电阻值，“Vz1”为齐纳二极管23的齐纳电压，“Vz2”为齐纳二极管32的齐纳电压，“Vgs”为半导体元件21的栅极-源极间电压，“Vd1”为第1二极管41的正向电压，“Vd2”为第2二极管42的正向电压。

就使用宽范围的输入电压Vin的情况下的电源电路而言，如果将输入电压Vin最小时的全波整流电压V1设为V1min，则相对于V1max，V1min的电压为相当小的值。因此，V1min和各电压的关系成为由式(3)表示的关系，输入电压Vin最小时主要从串联调节器20供给输出电流Io。

V1min-R31×Io-Vd2<Vz1-Vgs-Vd1…(3)

此时的输出电压Vo被串联调节器20的输出电压V2支配、决定。因此，从图2所示的并联调节器30向平滑电容器50供给的电流I2由将从全波整流电压V1的瞬时值减去输出电压Vo和第2二极管42的正向电压Vd2得到的电压除以电阻元件31的电阻值R31的下式(4)决定。

I2＝{V1-Vo-Vd2}/R31…(4)

下面，为了方便，将电流I2记载为第2供给电流I2。此外，由于电阻元件22用于流过齐纳二极管23的齐纳电压Vz1稳定的电流，因此电阻元件22的电阻值可以为比较大的电阻值。

图3是表示实施方式1涉及的电源电路的假设为没有并联调节器的情况下的输入电压最大时及最小时的电源电路的半导体元件的消耗功率的图。图4是表示实施方式1涉及的电源电路的假设为没有并联调节器的情况下的半导体元件的栅极电压和电源电路的输出电压的图。在图3中，“P1max”为输入电压Vin最大时的半导体元件21的消耗功率P1，“P1min”为输入电压Vin最小时的半导体元件21的消耗功率P1。另外，在图4中，“Vg”为半导体元件21的栅极电压。

如图3所示，在假设没有并联调节器30和第2二极管42的电路的情况下，输入电压Vin越高则半导体元件21的消耗功率P1越大。因此，如果根据输入电压Vin最大时的消耗功率来选定半导体元件21，则需要选定额定功率大的大型封装件。另外，如图4所示，在没有并联调节器30和第2二极管42的电路的情况下，输出电压Vo与输入电压Vin的大小无关，是从齐纳二极管23的齐纳电压减去半导体元件21的栅极-源极间电压Vgs和第1二极管41的正向电压Vd1的由下式(5)表示的电压，是恒定的。

Vo＝Vz1-Vgs-Vd1…(5)

图5是表示实施方式1涉及的电源电路的输入电压最大时的半导体元件的栅极电压、并联调节器的输出电压和电源电路的输出电压的图。图6是表示实施方式1涉及的电源电路的输入电压最小时的半导体元件的栅极电压、并联调节器的输出电压和电源电路的输出电压的图。此外，在图5及图6中，“Vg”为半导体元件21的栅极电压，在图6中，“Vb”为第2二极管42的阳极的电压。

在实施方式1涉及的电源电路1中，以如下方式选定齐纳二极管32的齐纳电压Vz2，即，在输入电压Vin最大时如图5所示从并联调节器30的输出电压V3减去第2二极管42的正向电压Vd2得到的值为比由上述式(5)表示的输出电压Vo大的电压，并且从并联调节器30的输出电压V3减去第2二极管42的正向电压Vd2得到的值与由上述式(5)表示的输出电压Vo的电压差ΔV尽可能地小。即，对用作齐纳二极管23、32、半导体元件21、第1二极管41及第2二极管42的多个部件进行选择，使得下述式(6)中的电压差ΔV为1V～3V左右。

ΔV＝(Vz2-Vd2)-(Vz1-Vgs-Vd1)…(6)

将电压差ΔV设为1V～3V左右的理由是考虑了齐纳电压、栅极-源极间电压等的波动而始终满足上述式(1)、式(2)的条件。

在采用了上述电路常数，输入电压Vin为最小时的情况下，如图6所示，输出电压Vo与图4相同地是从齐纳二极管23的齐纳电压Vz1减去半导体元件21的栅极-源极间电压Vgs和第1二极管41的正向电压Vd1的由上述式(5)表示的电压，是恒定的。此时，由于并联调节器30的输出电压V3的电压没有达到齐纳二极管32的齐纳电压Vz2，因此并联调节器30的输出电流即第2供给电流I2成为由上述式(4)求出的电流。

这样，以使得输入电压Vin最大时的并联调节器30的输出电压V3相对于假设为没有并联调节器30的情况下的单独串联调节器20的输出电压V2稍微变大的方式决定齐纳二极管23、32的齐纳电压Vz1、Vz2，由此能够对输出电压Vo的变动进行抑制。

图7是表示实施方式1涉及的电源电路中的输入电压、第1供给电流及第2供给电流的关系的图，图8是表示实施方式1涉及的电源电路的输入电压最大时及最小时的半导体元件及电阻的消耗功率的图。在图8中，“P1max”为输入电压Vin最大时的半导体元件21的消耗功率P1，“P1min”为输入电压Vin最小时的半导体元件21的消耗功率P1。另外，在图8中，“P3max”为输入电压Vin最大时的电阻元件31的消耗功率P3，“P3min”为输入电压Vin最小时的电阻元件31的消耗功率P3。

如图7所示，相对于输入电压Vin的增减，第1供给电流I1和第2供给电流I2增减。在输入电压Vin最小时第2供给电流I2为由式(4)表示的电流值，从输出电流Io减去第2供给电流I2得到的剩余电流为第1供给电流I1。第1供给电流I1伴随着输入电压Vin的增加而减少，在输入电压Vin最大时，在输入电压Vin的过零点附近处第2供给电流I2减少、Vo降低，仅在半导体元件21的栅极电压Vg达到齐纳二极管23的齐纳电压Vz1时减少至第1供给电流I1流动的程度。即，在输入电压Vin最大时，串联调节器20仅在输入电压Vin的过零点附近处进行电流供给，进行将输出电压Vo维持为恒定的动作。

因此，如图8所示，在输入电压Vin大时，第1供给电流I1变小，能够对半导体元件21的消耗功率P1进行抑制，半导体元件21能够选定额定功率小的小型的封装件。

接着，对除去电源电路1中的串联调节器20后的电路结构的电源电路中的输出电压的启动时的波形进行具体的说明。图9是表示实施方式1涉及的电源电路的输出电压上升的情形的图，示出电源电路1的输出电压的启动时的波形、除去串联调节器后的电源电路的输出电压的启动时的波形。在图9中，“Vo1”表示除去电源电路1中的串联调节器20后的电路结构的电源电路的输出电压。此外，在除去串联调节器20后的电路结构的电源电路中没有设置第1二极管41。

如图9所示，在从电源电路1除去串联调节器20后的电路结构的电源电路的情况下，在刚开始施加输入电压Vin后，通过电阻元件31和平滑电容器50的时间常数，输出电压Vo1的上升变得缓慢，但在电源电路1中，输出电压Vo立刻上升。这是因为，在电源电路1中，即使在来自并联调节器30的第2供给电流I2小的情况下，通过来自串联调节器20的第1供给电流I1也会立刻增加。

这样，电源电路1与除去串联调节器20后的电路结构的电源电路的情况相比，在刚开始施加输入电压Vin后能够使输出电压Vo快速上升。另外，电源电路1在输入电压Vin的过零点附近及输入电压Vin降低的情况等下，将串联调节器20的输出电压V2作为输出电压Vo而输出。因此，与仅使用了并联调节器30的电源电路相比，能够对输入电压Vin的过零点附近及输入电压Vin降低的情况等下的输出电压Vo的降低进行抑制。

串联调节器20及并联调节器30并不限于图2所示的结构。串联调节器20只要是通过半导体元件21中的功率消耗进行降压的串联调节器即可，并不限于图2所示的结构。另外，并联调节器30例如只要是构成为通过电阻中的功率消耗进行降压，并且对上限进行限制以使得输出电压V3不会过高的并联调节器即可，并不限于图2所示的结构。例如，并联调节器30也可以是通过运算放大器和晶体管等来规定上限电压的电路结构。此外，并联调节器30也可以是通过电阻中的功率消耗进行降压，并且能够输出与输出电压V2相同的电压作为输出电压V3的并联调节器。

此外，就图1及图2所示的电源电路1而言，在输入电压最大时主要使用来自并联调节器30的输出功率，另一方面，在输入电压Vin的过零点附近及输入电压Vin降低的情况等下使用来自串联调节器20的输出功率而对输出电压Vo的降低进行抑制。即，就图1及图2所示的电源电路1而言，在包含并联调节器30的电源电路中，补充地使用了串联调节器20，但电源电路1的特性并不限于图5、图6、及图8所示的特性。

如上所述，实施方式1涉及的电源电路1具有整流电路10、串联调节器20、并联调节器30、平滑电容器50。整流电路10对从交流电源2供给的交流电压即输入电压Vin进行整流。串联调节器20与整流电路10并联连接，串联调节器20对从整流电路10输出的电压进行降压。并联调节器30与整流电路10并联连接，并联调节器30对从整流电路10输出的电压进行降压。平滑电容器50经由第1二极管41与串联调节器20的输出端子T12连接且经由第2二极管42与并联调节器30的输出端子T22连接。由此，能够在包含并联调节器30的电源电路1中缩短输出电压的上升时间。另外，在输入电压Vin最大时能够对串联调节器20的功率损耗进行抑制，用作串联调节器20内的降压元件的半导体元件21能够使用额定功率小且小型的封装件。除了之外，电源电路1由于在处于输入电压Vin的过零点附近的情况及输入电压Vin降低的情况等下，将串联调节器20的输出电压V2作为输出电压Vo而输出，因此能够对输出电压Vo的变动进行抑制。另外，由于并联调节器30及串联调节器20共同使用通过整流电路10整流后的电压，因此能够分散为由串联调节器20造成的功率损耗和并联调节器30中的功率损耗。

另外，串联调节器20包含输入端子与整流电路10连接的半导体元件21、连接于整流电路10和半导体元件21的控制端子之间的电阻元件22、与半导体元件21的控制端子连接的齐纳二极管23。而且，从半导体元件21的输出端子输出电压。另外，并联调节器30包含与整流电路10并联连接的电阻元件31和齐纳二极管32的串联体，从电阻元件31和齐纳二极管32的连接点输出电压。由此，能够使用比较简单的结构的串联调节器20及并联调节器30来构成电源电路1。

另外，就并联调节器30而言，输入电压Vin越高，则越使向平滑电容器50供给的第2供给电流I2相对于从串联调节器20向平滑电容器50供给的第1供给电流I1的比率增加。由此，在输入电压Vin变高的情况下，也能够对串联调节器20的半导体元件21的消耗功率P1进行抑制，能够对半导体元件21的大型化进行抑制。

另外，就并联调节器30而言，将从齐纳二极管32的齐纳电压Vz2减去第2二极管42的正向电压Vd2得到的电压选定为比从齐纳二极管23的齐纳电压Vz1减去半导体元件21的控制端子和输出端子之间的电压即栅极-源极间电压Vgs和第1二极管41的正向电压Vd1得到的值大的值，以使得在输入电压Vin最大时输出电压V3比串联调节器20的输出电压V2大。由此，能够对输出电压Vo的变动进行抑制。

实施方式2.

实施方式2涉及的电源电路在并联调节器具有多个电阻元件这一点上与实施方式1涉及的电源电路不同。下面，对具有与实施方式1相同的功能的结构要素标注相同的标号并省略说明，以与实施方式1的电源电路1的不同点为中心进行说明。

图10是表示本发明的实施方式2涉及的电源电路的结构例的图。如图10所示，实施方式2涉及的电源电路1A具有并联调节器30A以替代图2所示的并联调节器30。替代电阻元件31，并联调节器30A具有被串联连接的电阻元件33、34作为第1电阻。

齐纳二极管32和整流电路10之间的电位差为从来自全波整流电压V1的输入电压Vin减去齐纳二极管32的齐纳电压Vz2得到的电压，为高压，因此通过将多个电阻元件33、34串联连接而容易确保绝缘。此外，在图10所示的例子中，将2个电阻元件33、34的串联体设为第2电阻，但也可以将大于或等于3个电阻元件的串联体设为第2电阻。

另外，串联调节器20的电阻元件22的一端连接于电阻元件33和电阻元件34的连接点。因此，在电源电路1A中，施加于电阻元件22的电压成为被电阻元件33和电阻元件34分压后的电压，与图2所示的电源电路1相比，能够削减电阻元件22的消耗功率。由此，能够削减串联调节器20的消耗功率。此外，由于在电阻元件33流动比电阻元件22大的电流，因此即使加上向电阻元件22流动的电流也没有实质的影响。

如上所述，实施方式2涉及的电源电路1A具有被串联连接的多个电阻元件33、34。即，第2电阻由被串联连接的多个电阻元件33、34形成。由此，例如，在多个电阻元件33、34中的1个电阻短路的情况下，全波整流电压V1也不会直接施加于齐纳二极管32，能够容易地确保与交流电源2的绝缘性。

另外，由于串联调节器20的电阻元件22连接于被串联连接的大于或等于2个电阻元件中的2个电阻元件33、34间的连接点和半导体元件21的控制端子之间，因此与图2所示的情况相比，能够降低电阻元件22的消耗功率。

以上实施方式所示的结构表示的是本发明的内容的一个例子，也可以与其它的公知技术组合，在不脱离本发明的主旨的范围，也可以对结构的一部分进行省略、变更。

标号的说明

1、1A电源电路，2交流电源，10整流电路，20串联调节器，21半导体元件，22、31、33、34电阻元件，23、32齐纳二极管，30、30A并联调节器，41第1二极管，42第2二极管，50平滑电容器，T11、T21输入端子，T12、T22、To输出端子。

Claims (6)

1.一种电源电路，其特征在于，具有：

整流电路，其对从交流电源供给的交流电压进行整流；

并联调节器，其与所述整流电路并联连接，对从所述整流电路输出的电压进行降压；

串联调节器，其与所述整流电路并联连接，对从所述整流电路输出的电压进行降压；以及

平滑电容器，其经由第1二极管与所述串联调节器的输出端子连接且经由第2二极管与所述并联调节器的输出端子连接。

2.根据权利要求1所述的电源电路，其特征在于，

所述串联调节器包含输入端子与所述整流电路连接的半导体元件、连接于所述整流电路和所述半导体元件的控制端子之间的第1电阻、与所述半导体元件的控制端子连接的第1齐纳二极管，所述串联调节器从所述半导体元件的输出端子输出电压，

所述并联调节器包含与所述整流电路并联连接的第2电阻和第2齐纳二极管的串联体，所述并联调节器从所述第2电阻和所述第2齐纳二极管的连接点输出电压。

3.根据权利要求2所述的电源电路，其特征在于，

就所述并联调节器而言，所述交流电压越高，则越使向所述平滑电容器供给的电流相对于从所述串联调节器向所述平滑电容器供给的电流的比率增加。

4.根据权利要求3所述的电源电路，其特征在于，

就所述并联调节器而言，将从所述第2齐纳二极管的齐纳电压减去所述第2二极管的正向电压得到的电压选定为比从所述第1齐纳二极管的齐纳电压减去所述半导体元件的所述控制端子和所述输出端子之间的电压及所述第1二极管的正向电压得到的值大的值，以使得在输入电压最大时输出电压比所述串联调节器的输出电压大。

5.根据权利要求2至4中任一项所述的电源电路，其特征在于，

所述第2电阻由被串联连接的多个电阻元件形成。

6.根据权利要求5所述的电源电路，其特征在于，

所述第2电阻连接于所述多个电阻元件中的2个电阻元件的连接点和所述半导体元件的控制端子之间。

Images