CN112968143B - 显示面板及其制备方法、显示装置 - Google Patents
显示面板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN112968143B CN112968143B CN202110220187.6A CN202110220187A CN112968143B CN 112968143 B CN112968143 B CN 112968143B CN 202110220187 A CN202110220187 A CN 202110220187A CN 112968143 B CN112968143 B CN 112968143B
- Authority
- CN
- China
- Prior art keywords
- layer
- exposure
- sub
- area
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供一种显示面板及其制备方法、显示装置,涉及显示技术领域。该制备方法包括:在驱动背板一侧形成第一导电层,第一导电层包括第一区域和部分交叠的第一子区域与第二子区域;在第一导电层上形成光阻层;在第一区域对光阻层进行第一次曝光;在第一子区域对光阻层进行第二次曝光;在第二子区域对光阻层进行第三次曝光,第三次曝光的曝光剂量与第二次曝光的曝光剂量的总和不小于剂量阈值;对光阻层进行显影,以形成显影区;去除显影区的第一导电层,以形成多个间隔分布的第一电极,相邻两个第一电极的间隙不小于7nm且不大于110nm;在驱动背板的一侧形成像素界定层、发光层及第二电极。本方案可减小摩尔纹异常。
Description
技术领域
本公开涉及显示技术领域,具体而言,涉及一种显示面板及显示面板的制备方法、包括该显示面板的显示装置。
背景技术
传统的OLED(Organic Light-Emitting Diode,有机发光二极管)显示局限在2D(Dimension,维)显示,随着半导体技术及工艺的进步,图像处理技术突飞猛进,目前的图像处理硬件实现了微型化、高效化和低发热的特性,3D显示逐步提上日程。另外,各种3D显示的光学方案日新月异,为3D显示技术的普及奠定了基础。
目前,3D显示技术和产品仍旧集中在LCD(Liquid Crystal Display,液晶显示器)中,基于OLED的3D显示比较罕见。有一些研究实现了OLED的3D显示,但是,会产生严重的摩尔纹异常的问题。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足,提供一种显示面板及显示面板的制备方法、包括该显示面板的显示装置,可减小摩尔纹异常。
根据本公开的一个方面,提供一种显示面板的制备方法,包括:
形成驱动背板;
在所述驱动背板一侧形成第一导电层,所述第一导电层包括第一区域和第二区域,所述第二区域包括邻接分布的第一子区域和第二子区域,所述第一子区域与所述第二子区域部分交叠;
在所述第一导电层背离所述驱动背板的表面形成光阻层;
在所述第一区域对所述光阻层进行第一次曝光,所述第一次曝光的曝光剂量不小于所述光阻层的剂量阈值;所述剂量阈值为所述光阻层被完全曝光所需的最小曝光剂量;
在所述第一子区域对所述光阻层进行第二次曝光,所述第二次曝光的曝光剂量小于所述剂量阈值;
在所述第二子区域对所述光阻层进行第三次曝光,所述第三次曝光的曝光剂量小于所述剂量阈值,且所述第三次曝光的曝光剂量与所述第二次曝光的曝光剂量的总和不小于所述剂量阈值;
对所述光阻层进行显影,以形成显影区;
去除所述显影区的所述第一导电层,以形成多个间隔分布的第一电极,相邻两个所述第一电极的间隙不小于7nm且不大于110nm;
在所述驱动背板的一侧形成像素界定层,所述像素界定层与所述第一导电层形成于所述驱动背板的同一侧面,所述像素界定层设有露出各所述第一电极的开口,且部分所述像素界定层填充至相邻两个所述第一电极的间隙;
在所述第一导电层背离所述驱动背板的表面形成发光层,所述发光层至少部分位于所述开口内,并与多个所述第一电极接触连接;
在所述发光层背离所述驱动背板的表面形成第二电极。
在本公开的一种示例性实施例中,所述曝光剂量和所述剂量阈值均为光照强度。
在本公开的一种示例性实施例中,所述第三次曝光的曝光剂量与所述第二次曝光的曝光剂量的总和等于所述剂量阈值。
在本公开的一种示例性实施例中,相邻两个所述第一电极的间隙不小于10nm,且不大于50nm。
在本公开的一种示例性实施例中,所述第二次曝光和所述第三次曝光采用同一掩膜版。
在本公开的一种示例性实施例中,所述掩膜版具有多个透光孔;
在所述第一子区域对所述光阻层进行第二次曝光,包括:
将所述掩膜版置于所述光阻层背离所述驱动背板的一侧,且使所述透光孔在所述光阻层的正投影与所述第一子区域重合;
通过所述掩膜版对所述光阻层进行第二次曝光;
在所述第二子区域对所述光阻层进行第三次曝光,包括:
移动所述掩膜版,使所述透光孔在所述光阻层的正投影与所述第二子区域重合;
通过所述掩膜版对所述光阻层进行第三次曝光。
在本公开的一种示例性实施例中,所述形成驱动背板包括:
提供衬底;
在所述衬底一侧形成缓冲层;
在所述缓冲层背离所述衬底的一侧形成有源层;
形成覆盖所述有源层的栅绝缘层;
在所述栅绝缘层背离所述衬底的一侧形成栅极;
形成覆盖所述栅极及所述栅绝缘层的层间介质层;
在所述层间介质层背离所述衬底的一侧形成第一源漏层,所述第一源漏层包括源极和漏极,所述源极和所述漏极分别与所述有源层的两端连接;
形成覆盖所述第一源漏层的第一绝缘层;
在所述第一绝缘层背离所述衬底的一侧形成第二源漏层,所述第二源漏层与所述第一源漏层连接,并与第一电极连接。
根据本公开的一个方面,提供一种显示面板,包括:
驱动背板;
第一导电层,形成于所述驱动背板一侧,且包括多个间隔分布的第一电极,相邻两个所述第一电极的间隙不小于7nm且不大于110nm;
像素界定层,形成于所述驱动背板的一侧,所述像素界定层与所述第一导电层形成于所述驱动背板的同一侧面,所述像素界定层设有露出各所述第一电极的开口,且部分所述像素界定层填充至相邻两个所述第一电极的间隙;
发光层,形成于所述第一导电层背离所述驱动背板的表面,所述发光层至少部分位于所述开口内,并与多个所述第一电极接触连接;
第二电极,形成于所述发光层背离所述驱动背板的表面。
在本公开的一种示例性实施例中,相邻两个所述第一电极的间隙不小于10nm,且不大于50nm。
根据本公开的一个方面,提供一种显示装置,包括上述任意一项所述的显示面板。
本公开的显示面板及其制备方法、显示装置,通过对第一子区域和第二子区域分别曝光,可使第一子区域和第二子区域的交叠部分完全曝光,在对其进行显影后,可在显影区对第一导电层进行蚀刻,进而可通过一次构图工艺形成多个第一电极,相对于现有技术,减少一道制作电极的工序,提高生产效率。此外,经过第二次曝光和第三次曝光后可将交叠部分的宽度缩小至7nm~110nm,使得最终形成的多个第一电极之间具有纳米级间隙,避免产生摩尔纹异常的现象。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为OLED的3D显示面板的结构示意图;
图2为图1中的子像素的拆分结构示意图;
图3为图1中显示面板产生摩尔纹不良的显示效果图;
图4为图1中显示面板产生摩尔纹不良的原理示意图;
图5为阳极间隙的宽度与摩尔纹不良程度的对应图;
图6为相关技术中阳极的排布结构示意图;
图7为相关技术中阴极断裂显微结构示意图;
图8为本公开实施方式中显示面板的制备方法的流程图;
图9为本公开实施方式中显示面板的结构示意图;
图10为本公开实施方式中步骤S110的流程图;
图11为本公开实施方式中完成步骤S230后的结构示意图;
图12为本公开实施方式中完成步骤S240后的结构示意图;
图13为本公开实施方式中完成步骤S250后的结构示意图;
图14为本公开实施方式中完成步骤S260后的结构示意图;
图15为本公开实施方式中完成步骤S270后的结构示意图;
图16为本公开实施方式中完成步骤S280后的结构示意图;
图17为本公开实施方式中完成步骤S290后的结构示意图;
图18为本公开实施方式中平坦化层的结构示意图;
图19为本公开实施方式中完成步骤S120后的结构示意图;
图20为本公开实施方式中完成步骤S130后的结构示意图;
图21为本公开实施方式中完成步骤S140后的结构示意图;
图22为本公开实施方式中完成步骤S150后的结构示意图;
图23为本公开实施方式中完成步骤S160后的结构示意图;
图24为本公开实施方式中完成步骤S170后的结构示意图;
图25为本公开实施方式中完成步骤S180后的结构示意图;
图26为本公开实施方式中完成步骤S190后的结构示意图。
附图标记说明:
1、衬底;2、驱动背板;201、第一过孔;202、第二过孔;21、缓冲层;22、有源层;23、栅绝缘层;24、栅极;25、层间介质层;26、源极;27、漏极;28、第一绝缘层;29、导电体;3、平坦化层;31、平坦化层;32、第二钝化层;4、第三过孔;5、亚像素;51、第一导电层;52、像素界定层;521、隔离插塞;522、开口;53、发光层;54、第二电极;6、光阻层;7、第一掩膜版;701、第一开口;8、第二掩膜版;801、透光孔;81、红色子像素;82、红色亚像素;83、绿色子像素;84、绿色亚像素;85、蓝色子像素;86、蓝色亚像素;9、封装层;10、透镜;11、显示面板;12、阳极;13、阴极;14、第一电极材料层;100、眼睛;A、第一区域;B、第二区域;B1、第一子区域;B2、第二子区域。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
参照图1以及图2所示,在相关技术中,OLED的显示面板11实现3D显示的方法是将一个子像素分成多个亚像素,例如图2所示,将红色子像素81拆分形成四个红色亚像素82,绿色子像素83拆分形成四个绿色亚像素84,蓝色子像素85拆分形成四个蓝色亚像素86;且将显示面板11的子像素的发光层置于透镜10焦平面上。但是,受制于显示面板11的工艺水平,各个子像素中的亚像素之间的间隙只能实现为微米级,导致OLED实现3D显示时产生如图3所示的严重的摩尔纹异常。参照图4所示,产生摩尔纹异常的原理为:当亚像素不连续发光时,由于各个子像素中的亚像素之间的间隙不发光,导致眼睛100观看到的透镜区域有亮有暗,并且所有暗区域会连接在一起形成3D摩尔纹。通过模拟得到图5所示的阳极间隙的宽度与摩尔纹不良程度的对应图;由图可知,摩尔文程度随着阳极间隙的减小而减小,在亚像素之间的间隙小于0.11um(即110nm)时,摩尔文改善较为明显,且当亚像素之间的间隙小于0.05um(即50nm)时摩尔纹程度可控制在5%以内,处于可接受的范围。而亚像素之间的间隙决定于阳极之间的间隙。
另外,参照图6所示的相关技术中阳极的排布结构示意图;从图中可以得到,为了减小阳极之间的间距,亚像素之间常采用叠层结构,即相邻两个亚像素的阳极12设置在不同层,相邻两个阳极12,其中一个阳极12直接设置在平坦化层31之上,另一个阳极12与平坦化层31之间还设置有第二钝化层32,亚像素的叠层结构最终导致图7所示的设置在阳极12之上的阴极13由于断裂而断路,图中箭头所指处就是断裂处。
本公开实施方式提供了一种显示面板的制备方法,如图8所示,该制备方法可以包括步骤S110-步骤S170,其中:
步骤S110,形成驱动背板;
步骤S120,在所述驱动背板一侧形成第一导电层,所述第一导电层包括第一区域和第二区域,所述第二区域包括邻接分布的第一子区域和第二子区域,所述第一子区域与所述第二子区域部分交叠;
步骤S130,在所述第一导电层背离所述驱动背板的表面形成光阻层;
步骤S140,在所述第一区域对所述光阻层进行第一次曝光,所述第一次曝光的曝光剂量不小于所述光阻层的剂量阈值;所述剂量阈值为所述光阻层被完全曝光所需的最小曝光剂量;
步骤S150,在所述第一子区域对所述光阻层进行第二次曝光,所述第二次曝光的曝光剂量小于所述剂量阈值;
步骤S160,在所述第二子区域对所述光阻层进行第三次曝光,所述第三次曝光的曝光剂量小于所述剂量阈值,且所述第三次曝光的曝光剂量与所述第二次曝光的曝光剂量的总和不小于所述剂量阈值;
步骤S170,对所述光阻层进行显影,以形成显影区;
步骤S180,去除所述显影区的所述第一导电层,以形成多个间隔分布的第一电极,相邻两个所述第一电极的间隙不小于7nm且不大于110nm;
步骤S190,在所述驱动背板的一侧形成像素界定层,所述像素界定层与所述第一导电层形成于所述驱动背板的同一侧面,所述像素界定层设有露出各所述第一电极的开口,且部分所述像素界定层填充至相邻两个所述第一电极的间隙;
步骤S200,在所述第一导电层背离所述驱动背板的表面形成发光层,所述发光层至少部分位于所述开口内,并与多个所述第一电极接触连接;
步骤S201,在所述发光层背离所述驱动背板的表面形成第二电极。
本公开的显示面板的制备方法,通过对第一子区域和第二子区域分别曝光,可使第一子区域和第二子区域的交叠部分完全曝光,在对其进行显影后,可在显影区对第一导电层进行蚀刻,进而可通过一次构图工艺形成多个第一电极,相对于现有技术,减少一道制作电极的工序,提高生产效率。经过第二次曝光和第三次曝光后可将交叠部分的宽度缩小至7nm~110nm,使得最终形成的多个第一电极之间具有纳米级间隙,可避免产生摩尔纹异常的现象。此外,由于多个第一电极同层分布,避免层叠设置,从而使设置在第一电极之上的第二电极起伏较为平缓不容易由于断裂而造成断路;同时,设置在多个第一电极之上的发光层可共面,因而能够完全设置在透镜的焦平面上,提高显示效果。
图9示出了本公开实施方式显示面板的结构示意图,下面结合图9对本公开实施方式中的显示面板的发光原理进行说明,显示面板主要包括驱动背板2和发光器件层,其中,驱动背板2主要包括衬底1和设于衬底1一侧的像素电路层,该像素电路层包括多个并排设置的像素驱动电路,发光器件层设于像素驱动层背离衬底1的一侧,且包括多个呈阵列分布的发光单元,每个发光单元均包括第一电极、发光层53及第二电极54,各发光单元可分别与各像素驱动电路一一对应连接,可通过各像素驱动电路向各发光单元通电,进而显示图像。
如图8所示,在步骤S110中,形成驱动背板。
举例而言,可在衬底1的一侧形成像素驱动层,即:可在衬底1的一侧形成多个并排分布的像素驱动电路,每个像素驱动电路可包括至少一个晶体管,各晶体管可呈阵列分布,并可与各发光单元的第一电极一一对应连接,以便通过各晶体管一一对应的控制各发光单元的第一电极,以使各发光单元独立发光,进而显示图像。
在本公开的一种示例性实施方式中,如图10所示,形成驱动背板2(即步骤S110)可包括步骤S210-步骤S290,其中:
步骤S210,提供衬底。
衬底1可为平板结构,其可采用玻璃等硬质材料,也可采用PI(聚酰亚胺)等柔性材料。衬底1可以是单层或多层结构,在此不做特殊限定。
步骤S220,在所述衬底一侧形成缓冲层。
参照图11所示,可采用化学气相沉积、物理气相沉积或原子层沉积等工艺在衬底1的表面形成缓冲层21,可通过缓冲层21阻挡衬底1中的杂质扩散至像素驱动层中,保护像素驱动层的稳定性。
缓冲层21可为单层膜层或多层膜层,在此不做特殊限定。举例而言,当其为单层膜层时,其材料可包括氮化硅或氮氧化硅中至少一种,当其为多层膜层时,其可包括氮化硅材料和氮氧化硅材料形成的叠层结构,当然,缓冲层21还可包括其他材料组成的膜层,在此不做特殊限定。
像素驱动层可形成于缓冲层21背离衬底1的表面,即:可在缓冲层21背离衬底1的表面形成多个呈阵列分布的晶体管,在本公开的一种示例性实施方式中,每个晶体管均可包括有源层22、栅绝缘层23、栅极24、层间介质层25和第一源漏层,形成任一晶体管均可包括步骤S230-步骤S270,其中:
步骤S230,在所述缓冲层背离所述衬底的一侧形成有源层。
参照图11所示,在缓冲层21背离衬底1的一侧沉积形成有源材料层,可对有源材料层进行光刻形成有源层22,有源材料层的材料可以是多晶硅(p-Si)或氧化物(铟镓锌氧化物)膜层。
步骤S240,形成覆盖所述有源层的栅绝缘层。
参照图12所示,在有源层22以及缓冲层21背离衬底1的一侧沉积形成栅绝缘层23,栅绝缘层23的材料可以是氧化硅、氮化硅或氮氧化硅,还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。
步骤S250,在所述栅绝缘层背离所述衬底的一侧形成栅极。
参照图13所示,在栅绝缘层23背离衬底1的一侧沉积形成栅极材料层,可对所述栅极材料层进行干刻或湿刻形成栅极24,栅极材料层的材料可以是Mo、Ti、AL等,当然,也可以是其他导电性好的金属,在此不再一一列举。
步骤S260,形成覆盖所述栅极及所述栅绝缘层的层间介质层。
参照图14所示,在栅极24以及栅绝缘层23背离衬底1的一侧沉积形成层间介质层25,层间介质层25的材料可以是氧化硅、氮化硅或氮氧化硅,还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。可对层间介质层25和栅绝缘层23进行干刻,进而形成贯穿层间介质层25及栅绝缘层23并与有源层22连通的第一过孔201。
步骤S270,在所述层间介质层背离所述衬底的一侧形成第一源漏层,所述第一源漏层包括源极和漏极,所述源极和所述漏极分别与所述有源层的两端连接。
参照图15所示,在层间介质层25背离衬底1的一侧沉积形成第一源漏材料层,第一源漏材料层的材料可以是Mo、Ti、AL等,当然,也可以是其他导电性好的金属,在此不再一一列举。可对第一源漏材料层进行干刻使第一源漏材料层形成源极26和漏极27,源极26和漏极27可通过贯穿层间介质层25及栅绝缘层23并与有源层22连通的第一过孔201分别连接至有源层22。
以上为制备一个晶体管的全过程,在形成多个晶体管时,多个晶体管中相同的膜层可通过同一构图工艺形成。例如,可通过同一构图工艺形成各晶体管的有源层22,通过同一构图工艺形成各晶体管的栅绝缘层23,通过同一构图工艺形成各晶体管的栅极24,通过同一构图工艺形成各晶体管的层间介质层25,通过同一构图工艺形成各晶体管的第一源漏层。
在本公开的一种示例性实施方式中,形成驱动背板2还可包括:
步骤S280,形成覆盖所述第一源漏层的第一绝缘层。
参照图16所示,在源极26、漏极27和层间介质层25背离衬底1的一侧沉积形成第一绝缘层28,第一绝缘层28的材质可以是氧化硅、氮化硅或氮氧化硅,还可以是氧化硅、氮化硅和氮氧化硅中的两种或三种形成的层叠结构。可在第一绝缘层28上干刻形成多个第二过孔202,各第二过孔202可一一对应的连通至源极26和漏极27。
步骤S290,在所述第一绝缘层背离所述衬底的一侧形成第二源漏层,所述第二源漏层与所述第一源漏层连接,并与第一电极连接。
参照图17所示,在第一绝缘层28背离衬底1的一侧沉积形成第二源漏层,第二源漏层的材质可以是Mo、Ti、AL等,当然,也可以是其他导电性好的金属,在此不再一一列举。可对第二源漏层进行干刻以形成多个间隔分布的导电体29,各导电体29可通过贯穿第一绝缘层28的第二过孔202与源极26或漏极27连接。导电体29可作为源极26和漏极27的连接引线,方便后续第一导电层51以及各个发光单元的设计,使各个发光单元的设计不必受源极26和漏极27的位置的影响,可以根据需要设置在合适的位置。
至此完成了驱动背板2的制备。在本公开的示例实施方式中,驱动背板2可以是顶栅型TFT阵列基板、底栅型TFT阵列基板或双栅型TFT阵列基板等,在此不做特殊限定。需要说明的是,本开中也可以不设置第一绝缘层28,且不设置导电体29,即,后续生成的第一电极可直接与源极26或漏极27连接。
一个栅极24、一个有源层22、一个源极26和漏极27形成一个晶体管,即形成一个开关单元,多个开关单元控制一个亚像素5。多个亚像素5的多个开关单元形成开关阵列。
在本公开的一种示例性实施方式中,为了使后续膜层具有平整的制备基准,可在驱动背板2的表面形成平坦化层3,参照图18所示,可在导电体29和第一绝缘层28的背离衬底1的一侧涂覆形成平坦化层3,平坦化层3的材料可以是有机材料,举例而言,其可为树脂。可通过构图工艺在平坦化层3上形成多个第三过孔4,各第三过孔4均可贯通平坦化层3,并与各导电体29连通。
如图8所示,在步骤S120中,在所述驱动背板一侧形成第一导电层,所述第一导电层包括第一区域和第二区域,所述第二区域包括邻接分布的第一子区域和第二子区域,所述第一子区域与所述第二子区域部分交叠。
可采用真空蒸镀、磁控溅射、化学气相沉积或原子层沉积等工艺在驱动背板2的一侧形成第一导电层51,如图19所示,第一导电层51可形成于平坦化层3背离驱动背板2的表面,且在第一导电层51的形成过程中,第一导电层51可同时填充平坦化层3中的第三过孔4,进而可使第一导电层51通过第三过孔4与导电体29连接。第一导电层51的材料可为导电材料,举例而言,其可为透明导电材料,例如,其可为ITO,当然,第一导电层51还可为其他材料,在此不做特殊限定,例如,其还可以是AZO等。
第一导电层51可包括第一区域A和第二区域B,第一区域A和第二区域B可并排分布,且邻接设置。第二区域B可包括第一子区域B1和第二子区域B2,第一子区域B1和第二子区域B2可邻接分布,且第一子区域B1和第二子区域B2可部分交叠。
如图8所示,在步骤S130中,在所述第一导电层背离所述驱动背板的表面形成光阻层。
如图20所示,可采用旋涂或涂布等工艺在第一导电层51背离驱动背板2的表面形成光阻层6,光阻层6可为光刻胶,其可以是正性光刻胶,也可以是负性光刻胶,在此不做特殊限定。举例而言,光阻层6可同时覆盖第一导电层51的第一区域A和第二区域B。
如图8所示,在步骤S140中,在所述第一区域对所述光阻层进行第一次曝光,所述第一次曝光的曝光剂量不小于所述光阻层的剂量阈值;所述剂量阈值为所述光阻层6被完全曝光所需的最小曝光剂量。
如图21所示,可采用第一掩膜版7在第一区域A对光阻层6进行第一次曝光,举例而言,第一掩膜版7可具有第一开口701,第一开口701可露出第一区域A,光线可沿垂直于驱动背板2的方向照射光阻层6,图中箭头所示方向为光线的入射方向。剂量阈值可为光阻层6被完全曝光所需的最小曝光剂量,在本公开的一些实施方式中,曝光剂量和剂量阈值均可为光照强度,即,光阻层6的光照强度达到或超过某一阈值时,可将光阻层6完全曝光(即光阻层6会被曝透),在光照强度小于该阈值时不会将光阻层6完全曝光(即光阻层6不会被曝透);在本公开的另一些实施方式中,曝光剂量和剂量阈值均可为光阻层6曝光程度的百分比,可将其即为曝光剂量的百分比。可通过调节光照强度控制第一区域A的曝光剂量的百分比,以使第一次曝光的曝光剂量不小于光阻层6的剂量阈值,该剂量阈值可为光阻层6被完全曝光所需的最小曝光剂量,即:当曝光剂量大于或等于剂量阈值时光阻层6可被曝透,对曝透部分进行显影可去除曝透部分的所有光刻胶。
如图8所示,在步骤S150中,在所述第一子区域对所述光阻层进行第二次曝光,所述第二次曝光的曝光剂量小于所述剂量阈值。
如图22所示,可采用第二掩膜版8在第二区域B的第一子区域B1对光阻层6进行第二次曝光,举例而言,第二掩膜版8可具有透光孔801,可将第二掩膜版8置于光阻层6背离驱动背板2的一侧,并使透光孔801在光阻层6上的正投影与第一子区域B1重合,即透光孔801可露出第一子区域B1,可通过调节第二次曝光的光照强度控制第一子区域B1的曝光剂量的百分比,以使第二次曝光的曝光剂量小于剂量阈值,进而使得在第二次曝光之后位于第一子区域B1的光阻层6未被完全曝光,对其显影后仍有部分光阻层6保留在第一子区域B1上。
在本公开的实施方式中,第二次曝光的曝光剂量的百分比可小于百分之百,举例而言,其可为10%、30%、50%、70%或90%,当然,也可以是其他百分比,在此不再一一列举。
如图8所示,在步骤S160中,在所述第二子区域对所述光阻层进行第三次曝光,所述第三次曝光的曝光剂量小于所述剂量阈值,且所述第三次曝光的曝光剂量与所述第二次曝光的曝光剂量的总和不小于所述剂量阈值。
第三次曝光和第二次曝光可采用同一掩膜版,即第三次曝光和第二次曝光均可采用第二掩膜版8对光阻层6进行曝光。举例而言,在进行第二次曝光后,可将第二掩膜版8翻转或平移,以使透光孔801在光阻层6的正投影与第二子区域B2重合。在平移第二掩膜版8的过程中,可以曝光机的移动精度为移动步距移动第二掩膜版8,进而采用第二掩膜版8在第二区域B的第二子区域B2对光阻层6进行第三次曝光,在此过程中,如图23所示,透光孔801可露出第二子区域B2,可通过调节第三次曝光的光照强度控制第二子区域B2的曝光剂量的百分比,以使第三次曝光的曝光剂量小于剂量阈值,进而使得在第三次曝光之后位于第二子区域B2的光阻层6未被完全曝光,对其显影后仍有部分光阻层6保留在第二子区域B2上。
需要说明的是,在曝光过程中,曝光机的移动精度通常为纳米级,可利用曝光机的移动精度对交叠区域进行拼接曝光,即:第二次曝光和第三次曝光的曝光区域的间距可为曝光机的移动精度,进而可将交叠部分的宽度缩小至纳米级,使得最终形成的多个第一电极之间具有纳米级间隙,避免产生摩尔纹异常的现象。
在本公开的实施方式中,第三次曝光的曝光剂量的百分比可小于百分之百,举例而言,其可为10%、30%、50%、70%或90%,当然,也可以是其他百分比,在此不再一一列举。
需要说明的是,第二次曝光的曝光剂量的百分比与第三次曝光的曝光剂量的百分比的总和不小于剂量阈值,即,在第二次曝光和第三次曝光完成后,第一子区域B1和第二子区域B2的交叠区域可被完全曝光,对该区域进行显影后可完全去除交叠区域上的所有光阻层6。
在本公开的一种示例性实施方式中,第二次曝光的曝光剂量与第三次曝光的曝光剂量的总和可为曝光阈值,既可保证第一子区域B1和第二子区域B2的交叠区域恰好被曝透,又可节约光能,避免光源浪费。举例而言,第二次曝光的曝光剂量的百分比可为50%,第三次曝光的曝光剂量的百分比可为50%;第二次曝光的曝光剂量的百分比可为60%,第三次曝光的曝光剂量的百分比可为40%;第二次曝光的曝光剂量的百分比可为70%,第三次曝光的曝光剂量的百分比可为30%。
需要说明的是,曝光机的移动精度决定于曝光机自身的特性,每个曝光机的移动精度可能有所不同,但现有曝光机的移动精度均为纳米级,以曝光机的移动精度为移动步距移动第二掩膜版8,进而对第一子区域B1和第二子区域B2的交叠区域进行拼接曝光,可形成纳米级曝光区域。举例而言,在本公开的一种实施方式中,曝光机的移动步距小于110nm,形成的交叠区域的宽度可小于110nm;在本公开的另一种实施方式中,曝光机的移动步距小于50nm,形成的交叠区域的宽度可小于50nm。
如图8所示,在步骤S170中,对所述光阻层进行显影,以形成显影区。
在对光阻层6进行三次曝光后,可对光阻层6进行显影,以形成显影区。由于位于第一区域A和第一子区域B1与第二子区域B2的交叠区域的光阻层6均被完全曝光,进而在显影后可在第一区域A和第一子区域B1与第二子区域B2的交叠区域中露出第一导电层51的材料,完成步骤S170后的结构如图24所示。
如图8所示,在步骤S180中,去除所述显影区的所述第一导电层,以形成多个间隔分布的第一电极,相邻两个所述第一电极的间隙不小于7nm且不大于100nm。
如图25所示,可采用湿法蚀刻工艺去除位于显影区的第一导电层51,即:可去除第一区域A的第一导电层51及第一子区域B1与第二子区域B2的交叠区域的第一导电层51,进而形成多个间隔分布的第一电极,该第一电极可作为发光单元的第一电极。在此过程中,位于第一子区域B1和第二子区域B2上未被曝透的光阻层6可作为保护层,防止在蚀刻过程中第一子区域B1和第二子区域B2中位于交叠区域以外的区域的第一导电层51被破坏。
各第一电极之间的间隙可为第一子区域B1与第二子区域B2的交叠区域的宽度,由于交叠区域的宽度属于纳米级,进而可使第一电极间形成纳米级间隙,可减小摩尔纹异常的现象。举例而言,相邻两个第一电极的间隙不小于7nm且不大于100nm。
优选的,相邻两个第一电极的间隙不小于10nm且不大于50nm,进而使得形成的亚像素5之间的间隙小于0.05um(即50nm),此时可将摩尔纹程度可控制在5%以内,处于可接受的范围。
形成各第一电极后,可对第一电极上剩余的光阻层6进行灰化处理,进而露出各第一电极。
如图8所示,在步骤S190中,在所述驱动背板的一侧形成像素界定层,所述像素界定层与所述第一导电层形成于所述驱动背板的同一侧面,所述像素界定层设有露出各所述第一电极的开口,且部分所述像素界定层填充至相邻两个所述第一电极的间隙。
在本公开的一种示例性实施方式中,如图26所示,可在驱动背板2的一侧形成像素界定层52,以便定义各发光单元的发光区域。举例而言,像素界定层52可与第一导电层51形成于驱动背板2的同一侧面,且部分像素界定层52可填充至相邻两个第一电极的间隙,进而形成隔离插塞521。隔离插塞521可使相邻两个第一电极之间相互隔离,进一步确保相邻两个第一电极之间不会连接,避免短路。可通过蚀刻工艺在像素界定层52中形成开口522,开口522可使多个第一电极裸露,即一个开口522可使多个第一电极裸露。
如图8所示,在步骤S200中,在所述第一导电层背离所述驱动背板的表面形成发光层,所述发光层至少部分位于所述开口内,并与多个所述第一电极接触连接。
可在第一导电层51背离驱动背板2的表面形成发光单元的发光层53,发光层53至少部分位于开口522内,并可与多个第一电极接触连接。由于多个第一电极同层设置,进而使得设置在多个第一电极上的发光层53共面,因此,能够完全设置在透镜10的焦平面上,提高显示效果。
如图8所示,在步骤S201中,在所述发光层背离所述驱动背板的表面形成第二电极。
可在发光层53和像素界定层52背离驱动背板2的一侧形成发光单元的第二电极54,可通过向第一电极和第二电极54通电,进而控制发光单元显示图像。由于发光层53共面,进而使得设置在发光层53表面的第二电极54起伏较为平缓不容易由于断裂而造成断路。
可在第二电极54背离驱动背板2的一侧形成封装层9,可通过封装层9隔离外界水氧,以防止外界水氧进入发光单元内,可延长发光单元的使用寿命。
需要说明的是,尽管在附图中以特定顺序描述了本公开中显示面板的制备方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本公开实施方式还提供一种显示面板,该显示面板可由上述任一实施方式中的显示面板的制备方法制备而成,举例而言,其可为OLED 3D显示面板,如图9所示,该显示面板可以包括驱动背板2和第一导电层51、像素界定层52、发光层53及第二电极54,其中:
第一导电层51形成于驱动背板2一侧,且包括多个间隔分布的第一电极,相邻两个第一电极的间隙不小于7nm且不大于110nm;
像素界定层52形成于驱动背板2的一侧,像素界定层52与第一导电层51形成于驱动背板2的同一侧面,像素界定层52设有露出各第一电极的开口,且部分像素界定层52填充至相邻两个第一电极的间隙;
发光层53,形成于第一导电层51背离驱动背板2的表面,发光层53至少部分位于开口内,并与多个第一电极接触连接;
第二电极54形成于发光层53背离驱动背板2的表面。
优选的,相邻两个第一电极的间隙不小于10nm且不大于50nm,进而使得形成的亚像素5之间的间隙小于0.05um(即50nm),此时可将摩尔纹程度可控制在5%以内,处于可接受的范围。
本公开的显示面板的结构细节、制备工艺及有益效果已在上述显示面板的制备方法的实施例中进行了具体说明,因此,此处不再赘述。
本公开实施方式还提供一种显示装置,该显示装置可包括上述任意实施方式中的显示面板,其结构和有益效果可参考上述显示面板及显示面板的制备方法的实施方式,在此不再详述。
本公开实施方式的显示装置可以是手机、显示屏、平板电脑、电视、微显示设备等用于显示图像的装置,在此不再一一列举。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (6)
1.一种显示面板的制备方法,其特征在于,包括:
形成驱动背板;
在所述驱动背板一侧形成第一导电层,所述第一导电层包括第一区域和第二区域,所述第二区域包括邻接分布的第一子区域和第二子区域,所述第一子区域与所述第二子区域部分交叠;
在所述第一导电层背离所述驱动背板的表面形成光阻层;
在所述第一区域对所述光阻层进行第一次曝光,所述第一次曝光的曝光剂量不小于所述光阻层的剂量阈值;所述剂量阈值为所述光阻层被完全曝光所需的最小曝光剂量;
在所述第一子区域对所述光阻层进行第二次曝光,所述第二次曝光的曝光剂量小于所述剂量阈值;
在所述第二子区域对所述光阻层进行第三次曝光,所述第三次曝光的曝光剂量小于所述剂量阈值,且所述第三次曝光的曝光剂量与所述第二次曝光的曝光剂量的总和不小于所述剂量阈值;
对所述光阻层进行显影,以形成显影区;
去除所述显影区的所述第一导电层,以形成多个间隔分布的第一电极,相邻两个所述第一电极的间隙不小于7nm且不大于110nm;
在所述驱动背板的一侧形成像素界定层,所述像素界定层与所述第一导电层形成于所述驱动背板的同一侧面,所述像素界定层设有露出各所述第一电极的开口,且部分所述像素界定层填充至相邻两个所述第一电极的间隙;
在所述第一导电层背离所述驱动背板的表面形成发光层,所述发光层至少部分位于所述开口内,并与多个所述第一电极接触连接;
在所述发光层背离所述驱动背板的表面形成第二电极;
所述第二次曝光和所述第三次曝光采用同一掩膜版。
2.根据权利要求1所述的制备方法,其特征在于,所述曝光剂量和所述剂量阈值均为光照强度。
3.根据权利要求2所述的制备方法,其特征在于,所述第三次曝光的曝光剂量与所述第二次曝光的曝光剂量的总和等于所述剂量阈值。
4.根据权利要求1所述的制备方法,其特征在于,相邻两个所述第一电极的间隙不小于10nm,且不大于50nm。
5.根据权利要求1所述的制备方法,其特征在于,所述掩膜版具有多个透光孔;
在所述第一子区域对所述光阻层进行第二次曝光,包括:
将所述掩膜版置于所述光阻层背离所述驱动背板的一侧,且使所述透光孔在所述光阻层的正投影与所述第一子区域重合;
通过所述掩膜版对所述光阻层进行第二次曝光;
在所述第二子区域对所述光阻层进行第三次曝光,包括:
移动所述掩膜版,使所述透光孔在所述光阻层的正投影与所述第二子区域重合;
通过所述掩膜版对所述光阻层进行第三次曝光。
6.根据权利要求1所述的制备方法,其特征在于,所述形成驱动背板包括:
提供衬底;
在所述衬底一侧形成缓冲层;
在所述缓冲层背离所述衬底的一侧形成有源层;
形成覆盖所述有源层的栅绝缘层;
在所述栅绝缘层背离所述衬底的一侧形成栅极;
形成覆盖所述栅极及所述栅绝缘层的层间介质层;
在所述层间介质层背离所述衬底的一侧形成第一源漏层,所述第一源漏层包括源极和漏极,所述源极和所述漏极分别与所述有源层的两端连接;
形成覆盖所述第一源漏层的第一绝缘层;
在所述第一绝缘层背离所述衬底的一侧形成第二源漏层,所述第二源漏层与所述第一源漏层连接,并与第一电极连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110220187.6A CN112968143B (zh) | 2021-02-26 | 2021-02-26 | 显示面板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110220187.6A CN112968143B (zh) | 2021-02-26 | 2021-02-26 | 显示面板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112968143A CN112968143A (zh) | 2021-06-15 |
CN112968143B true CN112968143B (zh) | 2023-04-18 |
Family
ID=76276119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110220187.6A Active CN112968143B (zh) | 2021-02-26 | 2021-02-26 | 显示面板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112968143B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080073549A (ko) * | 2007-02-06 | 2008-08-11 | 삼성전자주식회사 | 포토레지스트패턴의 형성방법 및 표시패널의 제조방법 |
KR101155903B1 (ko) * | 2010-03-09 | 2012-06-21 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
KR102233457B1 (ko) * | 2013-12-06 | 2021-03-30 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
CN105467670A (zh) * | 2016-02-19 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及液晶显示器 |
CN108183088B (zh) * | 2017-12-27 | 2020-06-12 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
CN112103322B (zh) * | 2020-09-22 | 2022-12-09 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
-
2021
- 2021-02-26 CN CN202110220187.6A patent/CN112968143B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112968143A (zh) | 2021-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101859793B (zh) | 有机发光二极管显示器及其制造方法 | |
CN105655346B (zh) | 薄膜晶体管阵列基板 | |
JP5323667B2 (ja) | 有機電界発光素子及びその製造方法 | |
CN109411613A (zh) | 有机发光显示装置、包括其的头戴式显示器及其制造方法 | |
CN111180491B (zh) | 显示装置及其显示面板、显示面板的制作方法 | |
CN111162095B (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
WO2015123975A1 (zh) | 阵列基板及制备方法、显示面板 | |
CN112103322B (zh) | 显示面板及其制备方法、显示装置 | |
CN111146215A (zh) | 一种阵列基板、其制作方法及显示装置 | |
CN104638016A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN113241416A (zh) | 发光基板及其制备方法和发光装置 | |
CN113745243B (zh) | 一种oled显示面板及其制备方法 | |
US12004380B2 (en) | Organic light-emitting diode display device and manufacturing method thereof | |
WO2020192555A1 (zh) | 薄膜晶体管及其制备方法、基板及其制备方法、显示装置 | |
CN110176462B (zh) | 一种透明oled显示器制作方法及显示器 | |
CN111415963A (zh) | 显示面板及其制备方法 | |
CN112968143B (zh) | 显示面板及其制备方法、显示装置 | |
CN115132941B (zh) | 显示面板的制备方法及显示面板 | |
JP4973698B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
US11818920B2 (en) | Display panel and manufacturing method thereof, display device | |
KR100611216B1 (ko) | 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법 | |
CN113629121A (zh) | 显示面板、显示装置及显示面板的制备方法 | |
KR100599469B1 (ko) | 유기 el 소자 및 그 제조 방법 | |
KR100783814B1 (ko) | 오엘이디 디스플레이 소자의 격벽 형성방법 | |
CN110993645A (zh) | 显示面板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |