CN112951920B - 一种半导体鳍式场效应晶体管结构及其制备方法 - Google Patents
一种半导体鳍式场效应晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN112951920B CN112951920B CN202110177234.3A CN202110177234A CN112951920B CN 112951920 B CN112951920 B CN 112951920B CN 202110177234 A CN202110177234 A CN 202110177234A CN 112951920 B CN112951920 B CN 112951920B
- Authority
- CN
- China
- Prior art keywords
- punch
- substrate
- implant
- prevention
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 230000005669 field effect Effects 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000007943 implant Substances 0.000 claims description 105
- 230000002265 prevention Effects 0.000 claims description 68
- 230000000875 corresponding effect Effects 0.000 claims description 49
- 238000002513 implantation Methods 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 39
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 230000000149 penetrating effect Effects 0.000 claims description 20
- 238000009826 distribution Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000002596 correlated effect Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 2
- 238000009510 drug design Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体鳍式场效应晶体管结构及其制备方法，其中，所述半导体鳍式场效应晶体管结构的衬底中设计有至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同，可以兼顾不同器件或区域对于载流子迁移率和抗漏电能力的需求，避免同一深度或掺杂浓度的防穿通注入无法兼顾载流子迁移率和抗漏电能力需求的情况，实现合理设计半导体鳍式场效应晶体管结构中的防穿通注入、兼顾载流子迁移率和抗漏电能力需求的目的。
Description
技术领域
本申请涉及半导体鳍式场效应晶体管技术领域，更具体地说，涉及一种半导体鳍式场效应晶体管结构及其制备方法。
背景技术
随着半导体技术的不断发展，半导体结构(器件)的尺寸不断缩小，半导体结构也具体结构也从传统的二维结构(平面器件结构)发展为三维结构(鳍式场效应晶体管结构)。
在各类三维结构的半导体结构中，防穿通注入(Anti-Punch-Through，APT)在调整整个器件的载流子迁移率和抵抗漏电能力的过程中扮演着重要的角色。因為,鳍式场效应晶体管中栅极可控制的范围有其限制性,只有覆盖栅极的区域,具有很强的栅极控制能力；而鳍式场效应晶体管中无法用栅极控制的区域,必须透过防穿通注入的設計,去降低其漏电。
然而,鳍式场效应晶体管中常受到负载效应(loading effect),鳍式结构在不同区域会产生高低差,单一一道的防穿通注入設計,在负载的鳍式场效应晶体管制程中,仍有一定几率产生额外的漏电,原因在于防穿通注入无法有效地放在不同高低差的鳍式结构去抑制漏电。所以,如何合理并有效的设计防穿通注入，成为亟待解决的重要课题。
发明内容
为解决上述技术问题，本申请提供了一种半导体鳍式场效应晶体管结构及其制备方法，以实现合理设计半导体鳍式场效应晶体管结构中的防穿通注入、兼顾载流子迁移率和抗漏电能力需求的目的。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种半导体鳍式场效应晶体管结构，包括：
衬底；
位于所述衬底中的至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同。
可选的，各类所述防穿通注入在所述衬底上的分布区域各不相同。
可选的，至少存在两类所述防穿通注入在所述衬底上的分布区域至少部分重叠。
可选的，在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入中，掺杂浓度大的防穿通注入基于掺杂浓度小的防穿通注入形成。
可选的，还包括：
位于所述衬底上的至少两类金属栅，一类所述金属栅与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的金属栅的高度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的金属栅的高度相对应。
可选的，还包括：至少两类外延结构，一类所述外延结构与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的外延结构深入所述衬底的深度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的外延结构的高度相对应。
一种半导体鳍式场效应晶体管结构的制备方法，包括：
提供衬底；
在所述衬底中形成至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同。
可选的，所述在所述衬底中形成至少两类防穿通注入包括：
确定与各类所述防穿通注入对应的制备参数，依据所述制备参数，在所述衬底中依次形成至少两类所述防穿通注入；
所述制备参数包括：形成所述防穿通注入的离子注入能量和注入剂量。
可选的，当至少存在两类所述防穿通注入在所述衬底上的分布区域至少部分重叠时；
在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入的制备过程包括：
按照各类所述防穿通注入的掺杂浓度从小到大的顺序，依次进行离子注入，以形成在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入。
可选的，还包括：
形成至少两类金属栅以及至少两类外延结构；
一类所述金属栅与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的金属栅的高度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的金属栅的高度相对应；
一类所述外延结构与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的外延结构深入所述衬底的深度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的外延结构的高度相对应。
从上述技术方案可以看出，本申请实施例提供了一种半导体鳍式场效应晶体管结构及其制备方法，其中，所述半导体鳍式场效应晶体管结构的衬底中设计有至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同，可以兼顾不同器件或区域对于载流子迁移率和抗漏电能力的需求，避免同一深度或掺杂浓度的防穿通注入无法兼顾载流子迁移率和抗漏电能力需求的情况，实现合理设计半导体鳍式场效应晶体管结构中的防穿通注入、兼顾载流子迁移率和抗漏电能力需求的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种半导体鳍式场效应晶体管结构的俯视示意图；
图2为图1中沿AA线的剖面示意图；
图3为本申请的另一个实施例提供的一种半导体鳍式场效应晶体管结构的俯视示意图；
图4为本申请的又一个实施例提供的一种半导体鳍式场效应晶体管结构的俯视示意图；
图5为本申请的再一个实施例提供的一种半导体鳍式场效应晶体管结构的俯视示意图；
图6为本申请的一个实施例提供的一种半导体鳍式场效应晶体管结构沿平行于金属栅延伸方向上的剖面示意图；
图7为本申请的另一个实施例提供的一种半导体鳍式场效应晶体管结构沿平行于金属栅延伸方向上的剖面示意图；
图8为本申请的一个实施例提供的一种半导体鳍式场效应晶体管结构的制备方法的流程示意图。
具体实施方式
正如背景技术中所述防穿通注入在调整整个半导体鳍式场效应晶体管结构的载流子迁移率和抗漏电能力的过程中扮演着重要的角色。
具体地，在鳍式场效应晶体管(Fin Field-EffectTransistor)中，鳍部(FIN)的高度越高时，在离子注入形成防穿通注入时，深度需要打的够深，才能阻挡相邻外延结构之间的漏电，同时载流子迁移率也不会变差；另外，外延结构的深度越深时，在离子注入形成防穿通注入时，深度也需要打的够深，才能阻挡相邻外延结构之间的漏电，同时载流子迁移率也不会变差。
而在实际的应用过程中，鳍式场效应晶体管的元件受到负载效应(loadingeffect)的影响，少鳍部数的元件与多鳍部数的元件相比，鳍部的高度会有不同，且外延结构的深度以及分布也会有所不同，仅用一类防穿通注入的设计，可能无法满足负载效应严重情况下的要求。
为了解决这一问题，本申请实施例提供了一种半导体鳍式场效应晶体管结构，包括：
衬底；
位于所述衬底中的至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同。
所述半导体鳍式场效应晶体管结构的衬底中设计有至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同，可以兼顾不同器件或区域对于载流子迁移率和抗漏电能力的需求，避免同一深度或掺杂浓度的防穿通注入无法兼顾载流子迁移率和抗漏电能力需求的情况，实现合理设计半导体鳍式场效应晶体管结构中的防穿通注入、兼顾载流子迁移率和抗漏电能力需求的目的。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种半导体鳍式场效应晶体管结构，如图1和图2所示，所述半导体鳍式场效应晶体管结构包括：
衬底10；
位于所述衬底10中的至少两类防穿通注入20，不同类的所述防穿通注入20深入所述衬底10的深度和/或掺杂浓度不同。
图1为所述半导体结构的俯视结构示意图，图2为图1中沿AA线的剖面结构示意图。
在图1和图2中，是以所述半导体鳍式场效应晶体管结构中具有三类防穿通注入20为例进行说明的，在本申请的其他实施例中，所述半导体结构中还可以具有2、4、5、6类防穿通注入20，本申请对此并不做限定，具体视实际情况而定。
通常情况下，防穿通注入20的掺杂浓度越高，半导体鳍式场效应晶体管结构的沟道区域容易导致载流子迁移率越低，而防穿通注入20的掺杂浓度越低，防穿通注入20对于金属栅50下方的漏电的阻挡能力就越差。
另外，防穿通注入20深入所述衬底10的深度也在一定程度上决定着防穿通注入20对于漏电的阻挡能力和载流子迁移率。这就导致了单一种类(即单一深入衬底10深度和掺杂浓度)的防穿通注入20难以满足半导体鳍式场效应晶体管结构不同区域或器件对于载流子迁移率和防穿通注入20的漏电阻挡能力的要求。
因此，在本实施例中，所述半导体鳍式场效应晶体管结构的衬底10中设计有至少两类防穿通注入20，不同类的所述防穿通注入20深入所述衬底10的深度和/或掺杂浓度不同，可以兼顾不同器件或区域对于载流子迁移率和抗漏电能力的需求，避免同一深度或掺杂浓度的防穿通注入20无法兼顾载流子迁移率和抗漏电能力需求的情况，实现合理设计半导体鳍式场效应晶体管结构中的防穿通注入20、兼顾载流子迁移率和抗漏电能力需求的目的。
另外，需要说明的是，不同类的所述防穿通注入20可以仅是深入所述衬底10的深度不同，而掺杂浓度相同，也可以仅是掺杂浓度不同，而深入所述衬底10的深度相同，还可以是深入所述衬底10的深度不同，掺杂浓度也不相同。本申请对此并不做限定，具体视实际情况而定。
所述防穿通注入20的形成工艺通常包括离子注入(Ion implantation)工艺，所述防穿通注入20深入所述衬底10的深度主要由离子注入工艺的能量决定，而所述防穿通注入20的掺杂浓度则主要由离子注入工艺的剂量决定。
还需要说明的是，本申请实施例所述的半导体鳍式场效应晶体管结构包括但不限于N型或P型的鳍式场效应晶体管等三维晶体管。
下面对于所述防穿通注入20的具体形成位置进行描述。
可选的，参考图3，各类所述防穿通注入20在所述衬底10上的分布区域各不相同。
图3为所述防穿通注入20的分布示意图，各类所述防穿通注入20在所述衬底10上的分布区域互无交叠，在形成的过程中，各类所述防穿通注入20可以在不同的离子注入工艺中分别形成。
而在本申请的其他实施例中，参考图4，至少存在两类所述防穿通注入20在所述衬底10上的分布区域至少部分重叠。
在重叠的各类防穿通注入20中，掺杂浓度小的防穿通注入20可以先通过一次粒子注入工艺形成，而掺杂浓度大的防穿通注入20可基于掺杂浓度小的防穿通注入20在下一次的粒子注入工艺中形成，有利于减少离子注入工艺中使用的注入剂量。即在所述衬底10上的分布区域至少部分重叠的各类所述防穿通注入20中，掺杂浓度大的防穿通注入20基于掺杂浓度小的防穿通注入20形成。
在图3和图4中，各类所述防穿通注入20的数量均为1，但在本申请的其他实施例中，如图5所示，各类所述传统停止层的数量还可以大于1，以满足不同半导体结构的具体应用要求，本申请对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个可选实施例中，参考图6，图6为所述半导体鳍式场效应晶体管结构沿金属栅50的延伸方向的剖面示意图，所述半导体鳍式场效应晶体管结构还包括：
位于所述衬底10上,有浅槽隔离氧化层(STI oxide)40,以及至少两类金属栅50，一类所述金属栅50与一类所述防穿通注入20对应；
所述防穿通注入20深入所述衬底10的深度和与所述防穿通注入20对应的金属栅50的高度正相关；
和/或
所述防穿通注入20的掺杂浓度和与所述防穿通注入20对应的金属栅50的高度相对应。
在本实施例中，不同种类的防穿通注入20满足不同类的金属栅50的要求。
具体地，当金属栅50的高度越高时，与该金属栅50对应的防穿通注入20深入所述衬底10的深度就越深，以满足较高的金属栅50对于高抗漏电能力的要求，同时保证器件具有较好地载流子迁移率。
而当金属栅50的高度较小时，与该金属栅50对应的防穿通注入20深入所述衬底10的深度就可以较浅，在满足该金属栅50对于抗漏电能力要求的同时，减少离子注入工序所需的能量，降低器件制备成本。
而金属栅50高度与不同掺杂浓度的防穿通注入20的抗漏电能力和载流子迁移率的对应关系可以事先通过实验获得。在获得该对应关系后，可针对不同高度的金属栅50确定对应的防穿通注入20的掺杂浓度，即针对不同高度的金属栅50，确定抗漏电能力与载流子迁移率均较好的掺杂浓度作为与该金属栅50对应的防穿通注入20的掺杂浓度。
在图6中，还示出了半导体鳍式场效应晶体管结构的浅槽隔离结构(ShallowTrench Isolation，STI)40。
另外，在本申请的一个实施例中，还提供了外延结构30与防穿通注入20的对应关系，具体地，参考图7，所述半导体鳍式场效应晶体管结构还包括：至少两类外延结构30，一类所述外延结构30与一类所述防穿通注入20对应；
所述防穿通注入20深入所述衬底10的深度和与所述防穿通注入20对应的外延结构30深入所述衬底10的深度正相关；
和/或
所述防穿通注入20的掺杂浓度和与所述防穿通注入20对应的外延结构30的高度相对应。
在本实施例中，不同种类的防穿通注入20满足不同类的外延结构30的要求。
具体地，当外延结构30深入所述衬底10的深度越深时，与该外延结构30对应的防穿通注入20深入所述衬底10的深度就越深，以满足较深的外延结构30对于高抗漏电能力的要求，同时保证器件具有较好地载流子迁移率。
而当外延结构30深入所述衬底10的深度较浅时，与该外延结构30对应的防穿通注入20深入所述衬底10的深度就可以较浅，在满足该外延结构30对于抗漏电能力要求的同时，减少离子注入工序所需的能量，降低器件制备成本。
而外延结构30深入衬底10的深度与不同掺杂浓度的防穿通注入20的抗漏电能力和载流子迁移率的对应关系可以事先通过实验获得。在获得该对应关系后，可针对深入衬底10不同深度的外延结构30确定对应的防穿通注入20的掺杂浓度，即针对不同深度的外延结构30，确定抗漏电能力与载流子迁移率均较好的掺杂浓度作为与该外延结构30对应的防穿通注入20的掺杂浓度。
下面对本申请实施例提供的半导体鳍式场效应晶体管结构的制备方法进行描述，下文描述的半导体鳍式场效应晶体管结构的制备方法可与上文描述的半导体鳍式场效应晶体管结构相互对应参照。
相应的，本申请实施例提供了一种半导体鳍式场效应晶体管结构的制备方法，如图8所示，包括：
S101：提供衬底；
S102：在所述衬底中形成至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同。
可选的，所述在所述衬底中形成至少两类防穿通注入包括：
确定与各类所述防穿通注入对应的制备参数，依据所述制备参数，在所述衬底中依次形成至少两类所述防穿通注入；
所述制备参数包括：形成所述防穿通注入的离子注入能量和注入剂量。
可选的，当至少存在两类所述防穿通注入在所述衬底上的分布区域至少部分重叠时；
在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入的制备过程包括：
按照各类所述防穿通注入的掺杂浓度从小到大的顺序，依次进行离子注入，以形成在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入。
可选的，还包括：
形成至少两类金属栅以及至少两类外延结构；
一类所述金属栅与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的金属栅的高度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的金属栅的高度相对应；
一类所述外延结构与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的外延结构深入所述衬底的深度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的外延结构的高度相对应。
综上所述，本申请实施例提供了一种半导体鳍式场效应晶体管结构及其制备方法，其中，所述半导体鳍式场效应晶体管结构的衬底中设计有至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同，可以兼顾不同器件或区域对于载流子迁移率和抗漏电能力的需求，避免同一深度或掺杂浓度的防穿通注入无法兼顾载流子迁移率和抗漏电能力需求的情况，实现合理设计半导体鳍式场效应晶体管结构中的防穿通注入、兼顾载流子迁移率和抗漏电能力需求的目的。
本说明书中各实施例中记载的特征可以相互替换或者组合，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种半导体鳍式场效应晶体管结构，其特征在于，包括：
衬底；
位于所述衬底中的至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同；
位于所述衬底上的至少两类金属栅，一类所述金属栅与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的金属栅的高度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的金属栅的高度相对应。
2.根据权利要求1所述的半导体鳍式场效应晶体管结构，其特征在于，各类所述防穿通注入在所述衬底上的分布区域各不相同。
3.根据权利要求1所述的半导体鳍式场效应晶体管结构，其特征在于，至少存在两类所述防穿通注入在所述衬底上的分布区域至少部分重叠。
4.根据权利要求3所述的半导体鳍式场效应晶体管结构，其特征在于，在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入中，掺杂浓度大的防穿通注入基于掺杂浓度小的防穿通注入形成。
5.根据权利要求1所述的半导体鳍式场效应晶体管结构，其特征在于，还包括：至少两类外延结构，一类所述外延结构与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的外延结构深入所述衬底的深度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的外延结构的高度相对应。
6.一种半导体鳍式场效应晶体管结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底中形成至少两类防穿通注入，不同类的所述防穿通注入深入所述衬底的深度和/或掺杂浓度不同；
形成至少两类金属栅；
一类所述金属栅与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的金属栅的高度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的金属栅的高度相对应。
7.根据权利要求6所述的方法，其特征在于，所述在所述衬底中形成至少两类防穿通注入包括：
确定与各类所述防穿通注入对应的制备参数，依据所述制备参数，在所述衬底中依次形成至少两类所述防穿通注入；
所述制备参数包括：形成所述防穿通注入的离子注入能量和注入剂量。
8.根据权利要求6所述的方法，其特征在于，当至少存在两类所述防穿通注入在所述衬底上的分布区域至少部分重叠时；
在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入的制备过程包括：
按照各类所述防穿通注入的掺杂浓度从小到大的顺序，依次进行离子注入，以形成在所述衬底上的分布区域至少部分重叠的各类所述防穿通注入。
9.根据权利要求6所述的方法，其特征在于，还包括：
形成至少两类外延结构；
一类所述外延结构与一类所述防穿通注入对应；
所述防穿通注入深入所述衬底的深度和与所述防穿通注入对应的外延结构深入所述衬底的深度正相关；
和/或
所述防穿通注入的掺杂浓度和与所述防穿通注入对应的外延结构的高度相对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110177234.3A CN112951920B (zh) | 2021-02-07 | 2021-02-07 | 一种半导体鳍式场效应晶体管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110177234.3A CN112951920B (zh) | 2021-02-07 | 2021-02-07 | 一种半导体鳍式场效应晶体管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951920A CN112951920A (zh) | 2021-06-11 |
| CN112951920B true CN112951920B (zh) | 2022-12-30 |
Family
ID=76244629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110177234.3A Active CN112951920B (zh) | 2021-02-07 | 2021-02-07 | 一种半导体鳍式场效应晶体管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951920B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057673A (zh) * | 2015-04-03 | 2016-10-26 | 汉辰科技股份有限公司 | 在鳍式场效晶体管中形成击穿中止区域的方法 |
| CN106449405A (zh) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106611710A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN111863725A (zh) * | 2019-04-29 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102070564B1 (ko) * | 2013-08-09 | 2020-03-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US9768301B2 (en) * | 2014-12-23 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Short channel effect suppression |
| CN107591447B (zh) * | 2016-07-08 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2021
- 2021-02-07 CN CN202110177234.3A patent/CN112951920B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057673A (zh) * | 2015-04-03 | 2016-10-26 | 汉辰科技股份有限公司 | 在鳍式场效晶体管中形成击穿中止区域的方法 |
| CN106449405A (zh) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106611710A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN111863725A (zh) * | 2019-04-29 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951920A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10529849B2 (en) | High-voltage semiconductor device including a super-junction doped structure | |
| TWI552352B (zh) | 金屬帶保護環溝槽短接本體區以縮小端接區之半導體功率元件結構 | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| US6768167B2 (en) | MIS semiconductor device and the manufacturing method thereof | |
| US8969952B2 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| US11437510B2 (en) | Trench MOSFET and method of manufacturing trench MOSFET | |
| US10510834B2 (en) | High-voltage semiconductor device having a doped isolation region between a level shift region and a high voltage region | |
| CN107564816A (zh) | Ldmos晶体管及其形成方法 | |
| JPWO2014162498A1 (ja) | トレンチゲート電極を利用するｉｇｂｔ | |
| CN102891180A (zh) | 一种包含mosfet器件的半导体器件和制作方法 | |
| CN207587740U (zh) | 晶体管及半导体器件 | |
| CN113035931B (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| CN102709190B (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN210403736U (zh) | Sgt器件 | |
| JP7275573B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US20170263698A1 (en) | Power metal-oxide-semiconductor device | |
| JP2022020769A (ja) | 半導体装置 | |
| JP7368493B2 (ja) | トレンチ型電界効果トランジスタの構造及びその製造方法 | |
| CN112951920B (zh) | 一种半导体鳍式场效应晶体管结构及其制备方法 | |
| CN209822641U (zh) | 半导体器件 | |
| CN107134492B (zh) | 超级结功率器件及其制造方法 | |
| CN108574014B (zh) | Ldmos器件及其制造方法 | |
| TW201225293A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US8569134B2 (en) | Method to fabricate a closed cell trench power MOSFET structure | |
| CN108198829A (zh) | Cmos图像传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |