CN112951314A - 一种基于tsc695处理器的可加载型通用ram自测试方法 - Google Patents

一种基于tsc695处理器的可加载型通用ram自测试方法 Download PDF

Info

Publication number
CN112951314A
CN112951314A CN202110136085.6A CN202110136085A CN112951314A CN 112951314 A CN112951314 A CN 112951314A CN 202110136085 A CN202110136085 A CN 202110136085A CN 112951314 A CN112951314 A CN 112951314A
Authority
CN
China
Prior art keywords
test
address
ram
low
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110136085.6A
Other languages
English (en)
Other versions
CN112951314B (zh
Inventor
朱琦
刘胜阳
林挺
侯俊
林型勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai aerospace computer technology research institute
Original Assignee
Shanghai aerospace computer technology research institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai aerospace computer technology research institute filed Critical Shanghai aerospace computer technology research institute
Priority to CN202110136085.6A priority Critical patent/CN112951314B/zh
Publication of CN112951314A publication Critical patent/CN112951314A/zh
Application granted granted Critical
Publication of CN112951314B publication Critical patent/CN112951314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：编译生成低地址段的测试程序模块，编译生成高地址段的测试程序模块，低、高两部分测试模块连接生成加载程序，加载程序通过串口加载到RAM中运行，判断低地址段程序是否发生RAM异常和测试结束，运行低地址段测试模块测试高地址段RAM读写，将高地址段测试模块代码转存至高地址段，跳转至高地址段，判断高地址段测试程序是否发生RAM异常和测试结束和运行高地址段测试模块测试低地址段RAM读写。本发明解决了计算机验收测试时将测试程序加载到RAM上实现RAM自测试时测试难以全面覆盖的问题。

Description

一种基于TSC695处理器的可加载型通用RAM自测试方法
技术领域
本发明涉及可读写RAM的软件自测试技术领域，特别涉及一种基于TSC695处理器的可加载型通用RAM自测试方法。
背景技术
空间科学航天器及卫星领域的计算机在出厂验收时，往往需要对RAM进行功能测试，从而验证计算机地址译码和RAM器件读写功能的正确性，测试需要保证对RAM中所有地址单元的全面覆盖，如果测试覆盖性不足，会埋下计算机产品保证过程中的遗漏风险，从而影响后续的整星、整器的系统联试过程，对出厂的计算机产品可靠性和可信度产生影响。
现有的RAM测试方法有的将测试代码单独固化在EEPROM或FLASH器件中实现对RAM的测试覆盖或者借助外部专用测试环境实现对RAM器件测试的全面覆盖，但测试时不够灵活，且不能实现自测试。另外，需要在测试过程中对计算机CPU板进行开盖和插拔器件的过程，而在某些航天器专用计算机的应用场景中，器件插拔次数是有严格限制的。
第二种测试方法是通过加载方式将测试程序加载到RAM中运行，RAM本身是测试对象，而加载在计算机RAM中运行的测试程序由于程序本身的代码及其变量和堆栈需要占用一部分RAM空间，因此无法完整地测试自身全部RAM单元，从而造成测试覆盖率不足的问题。
综上，现有的两种测试方法都有局限性，导致测试不充分以及可能带来可靠性和安全性方面的隐患。因此，研究一种基于TSC695处理器的可加载型通用RAM自测试方法可以解决空间科学和卫星领域计算机RAM测试覆盖率不足的问题。
发明内容
为了克服现有技术中的不足，本发明提供一种基于TSC695处理器的可加载型通用RAM自测试方法，能够解决卫星和空间安全领域计算机验收测试时5$0自测试中覆盖不全面或需要额外插拔器件的问题，实现通过简单的串口加载对5$0进行全面自测试的目的。
为了达到上述发明目的，解决其技术问题所采用的技术方案如下：
一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：
步骤S1：编译生成低地址段的测试程序模块；
步骤S2：编译生成高地址段的测试程序模块；
步骤S3：低、高两部分测试模块连接生成加载程序；
步骤S4：加载程序通过串口加载到RAM中运行；
步骤S5：判断低地址段程序是否发生RAM异常和测试结束；
步骤S6：运行低地址段测试模块测试高地址段RAM读写；
步骤S7：将高地址段测试模块代码转存至高地址段；
步骤S8：跳转至高地址段；
步骤S9：判断高地址段测试程序是否发生RAM异常和测试结束；
步骤S10：运行高地址段测试模块测试低地址段RAM读写。
进一步的，所述步骤S1中，需要预先明确低地址段的测试程序模块存储地址和运行地址在内存RAM地址范围0x02000000到0x02007FFF的32KB空间内，低地址段的测试程序模块用于测试地址高于或等于0x02200000的RAM地址空间的读写。
进一步的，所述步骤S2中，需要预先明确高地址段的测试程序模块存储地址在内存RAM地址范围0x02008000到0x0200FFFF的32KB空间内，而运行地址在内存RAM地址范围0x02200000到0x02207FFF的32KB空间内，高地址段的测试程序模块用于测试地址低于0x02200000的RAM地址空间的读写。
进一步的，所述步骤S3中，需要明确和开发一个连接程序，用于将低地址段的测试程序模块二进制代码与高地址段的测试程序模块的二进制代码按两个程序各自的程序存储地址拼接成一个包含地址信息、代码和校验信息的的可加载文件，这个可加载程序的格式可以采用嵌入式单片机系统中常用的INTEL-HEX文件格式，加载文件的低32KB存储低地址段的测试程序，高32KB存储高地址段的测试程序。
进一步的，所述步骤S4中，将加载文件通过串口读取后写入TSC695计算机的RAM中，程序地址跳转至RAM起始地址0x02000000运行。
进一步的，所述步骤S5中，如果触发TSC695处理器的存储访问异常或非法指令异常或指针超出所需测试地址范围，则终止低地址段程序对大于等于0x02200000地址范围RAM的测试流程，转入步骤S7；否则转入步骤S6。
进一步的，所述步骤S6中，需要预先明确低、高地址段测试模块对目标RAM地址的测试顺序是循环指定写入的数据码字、写入数据、按照地址由低到高的顺序读出数据并判断写入数据和读出数据是否相等，再按照地址由高到低的顺序读出数据并判断写入数据和读出数据是否相等，其中指定的写入数据码字分为0、0x55555555、0xAAAAAAAA、0x50505050、0xFAFAFAFA和0xFFFFFFFF六种，判断写入数据和读出数据是否相等时，如果不等，通过串口输出所在单元的地址和实际读出数据，返回步骤S5。
进一步的，所述步骤S7中，将高地址段测试模块代码转存至高地址段时，将原先存储在RAM地址0x02008000到0x0200FFFF的高地址段测试模块代码复制写入RAM地址0x02200000后的区域。
进一步的，所述步骤S8中，需要预先明确跳转至高地址段是指将程序指针指向地址0x02200000。
进一步的，所述步骤S9中，如果触发TSC695处理器的存储访问异常或非法指令异常或指针超出所需测试地址范围，则终止高地址段程序对小于0x02200000地址范围RAM的测试流程，整个测试流程结束；否则转入步骤S10。
进一步的，所述步骤S10中，需要预先明确低、高地址段测试模块对目标RAM地址的测试顺序是循环指定写入的数据码字、写入数据、按照地址由低到高的顺序读出数据并判断写入数据和读出数据是否相等，再按照地址由高到低的顺序读出数据并判断写入数据和读出数据是否相等，其中指定的写入数据码字分为0、0x55555555、0xAAAAAAAA、0x50505050、0xFAFAFAFA和0xFFFFFFFF六种，判断写入数据和读出数据是否相等时，如果不等，通过串口输出所在单元的地址和实际读出数据，返回步骤S9。
本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：
本发明一种基于TSC695处理器的可加载型通用RAM自测试方法，可以通过串口加载实现对卫星、空间科学领域计算机RAM在免开盖情况下的全面测试，解决了加载自测试RAM程序测试覆盖率不足的问题，取得了在调试阶段提前发现和排除计算机设计潜通路的有益效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：
图1是本发明一种基于TSC695处理器的可加载型通用RAM自测试方法的流程图。
具体实施方式
以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明涉及可读写RAM的软件自测试技术，为实现计算机单机出厂验收时通过串口加载方式测试验证本机地址总线译码以及5$0读写正确性的功能，如图所示，本实施例公开了一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：
步骤S1：编译生成低地址段的测试程序模块；
进一步的，所述步骤S1中，需要预先明确低地址段的测试程序模块存储地址和运行地址在内存RAM地址范围0x02000000到0x02007FFF的32KB空间内，低地址段的测试程序模块用于测试地址高于或等于0x02200000的RAM地址空间的读写。
步骤S2：编译生成高地址段的测试程序模块；
进一步的，所述步骤S2中，需要预先明确高地址段的测试程序模块存储地址在内存RAM地址范围0x02008000到0x0200FFFF的32KB空间内，而运行地址在内存RAM地址范围0x02200000到0x02207FFF的32KB空间内，高地址段的测试程序模块用于测试地址低于0x02200000的RAM地址空间的读写。
步骤S3：低、高两部分测试模块连接生成加载程序；
进一步的，所述步骤S3中，需要明确和开发一个连接程序，用于将低地址段的测试程序模块二进制代码与高地址段的测试程序模块的二进制代码按两个程序各自的程序存储地址拼接成一个包含地址信息、代码和校验信息的的可加载文件，这个可加载程序的格式可以采用嵌入式单片机系统中常用的INTEL-HEX文件格式，加载文件的低32KB存储低地址段的测试程序，高32KB存储高地址段的测试程序。
步骤S4：加载程序通过串口加载到RAM中运行；
进一步的，所述步骤S4中，将加载文件通过串口读取后写入TSC695计算机的RAM中，程序地址跳转至RAM起始地址0x02000000运行。
步骤S5：判断低地址段程序是否发生RAM异常和测试结束；
进一步的，所述步骤S5中，如果触发TSC695处理器的存储访问异常或非法指令异常或指针超出所需测试地址范围，则终止低地址段程序对大于等于0x02200000地址范围RAM的测试流程，转入步骤S7；否则转入步骤S6。
步骤S6：运行低地址段测试模块测试高地址段RAM读写；
进一步的，所述步骤S6中，需要预先明确低、高地址段测试模块对目标RAM地址的测试顺序是循环指定写入的数据码字、写入数据、按照地址由低到高的顺序读出数据并判断写入数据和读出数据是否相等，再按照地址由高到低的顺序读出数据并判断写入数据和读出数据是否相等，其中指定的写入数据码字分为0、0x55555555、0xAAAAAAAA、0x50505050、0xFAFAFAFA和0xFFFFFFFF六种，判断写入数据和读出数据是否相等时，如果不等，通过串口输出所在单元的地址和实际读出数据，返回步骤S5。
步骤S7：将高地址段测试模块代码转存至高地址段；
进一步的，所述步骤S7中，将高地址段测试模块代码转存至高地址段时，将原先存储在RAM地址0x02008000到0x0200FFFF的高地址段测试模块代码复制写入RAM地址0x02200000后的区域。
步骤S8：跳转至高地址段；
进一步的，所述步骤S8中，需要预先明确跳转至高地址段是指将程序指针指向地址0x02200000。
步骤S9：判断高地址段测试程序是否发生RAM异常和测试结束；
进一步的，所述步骤S9中，如果触发TSC695处理器的存储访问异常或非法指令异常或指针超出所需测试地址范围，则终止高地址段程序对小于0x02200000地址范围RAM的测试流程，整个测试流程结束；否则转入步骤S10。
步骤S10：运行高地址段测试模块测试低地址段RAM读写。
进一步的，所述步骤S10中，需要预先明确低、高地址段测试模块对目标RAM地址的测试顺序是循环指定写入的数据码字、写入数据、按照地址由低到高的顺序读出数据并判断写入数据和读出数据是否相等，再按照地址由高到低的顺序读出数据并判断写入数据和读出数据是否相等，其中指定的写入数据码字分为0、0x55555555、0xAAAAAAAA、0x50505050、0xFAFAFAFA和0xFFFFFFFF六种，判断写入数据和读出数据是否相等时，如果不等，通过串口输出所在单元的地址和实际读出数据，返回步骤S9。
本实施例解决了串口加载的自测试程序对RAM测试不全面的问题，实现了对卫星、空间科学领域计算机RAM在免开盖情况下的全面测试，提高了测试覆盖率，取得了提前发现和排除计算机设计潜通路的有益效果。
本技术领域的技术人员应理解，本发明可以以许多其他具体形式实现而不脱离本发明的精神或范围，以上公开的仅为本发明优选实施例。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属领域技术人员能很好地利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制，本技术领域的技术人员可如所附权利要求书界定的本发明精神和范围之内作出变化和修改。

Claims (11)

1.一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，包括以下步骤：
步骤S1：编译生成低地址段的测试程序模块；
步骤S2：编译生成高地址段的测试程序模块；
步骤S3：低、高两部分测试模块连接生成加载程序；
步骤S4：加载程序通过串口加载到RAM中运行；
步骤S5：判断低地址段程序是否发生RAM异常和测试结束；
步骤S6：运行低地址段测试模块测试高地址段RAM读写；
步骤S7：将高地址段测试模块代码转存至高地址段；
步骤S8：跳转至高地址段；
步骤S9：判断高地址段测试程序是否发生RAM异常和测试结束；
步骤S10：运行高地址段测试模块测试低地址段RAM读写。
2.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S1中，需要预先明确低地址段的测试程序模块存储地址和运行地址在内存RAM地址范围0x02000000到0x02007FFF的32KB空间内，低地址段的测试程序模块用于测试地址高于或等于0x02200000的RAM地址空间的读写。
3.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S2中，需要预先明确高地址段的测试程序模块存储地址在内存RAM地址范围0x02008000到0x0200FFFF的32KB空间内，而运行地址在内存RAM地址范围0x02200000到0x02207FFF的32KB空间内，高地址段的测试程序模块用于测试地址低于0x02200000的RAM地址空间的读写。
4.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S3中，需要明确和开发一个连接程序，用于将低地址段的测试程序模块二进制代码与高地址段的测试程序模块的二进制代码按两个程序各自的程序存储地址拼接成一个包含地址信息、代码和校验信息的的可加载文件，这个可加载程序的格式可以采用嵌入式单片机系统中常用的INTEL-HEX文件格式，加载文件的低32KB存储低地址段的测试程序，高32KB存储高地址段的测试程序。
5.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S4中，将加载文件通过串口读取后写入TSC695计算机的RAM中，程序地址跳转至RAM起始地址0x02000000运行。
6.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S5中，如果触发TSC695处理器的存储访问异常或非法指令异常或指针超出所需测试地址范围，则终止低地址段程序对大于等于0x02200000地址范围RAM的测试流程，转入步骤S7；否则转入步骤S6。
7.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S6中，需要预先明确低、高地址段测试模块对目标RAM地址的测试顺序是循环指定写入的数据码字、写入数据、按照地址由低到高的顺序读出数据并判断写入数据和读出数据是否相等，再按照地址由高到低的顺序读出数据并判断写入数据和读出数据是否相等，其中指定的写入数据码字分为0、0x55555555、0xAAAAAAAA、0x50505050、0xFAFAFAFA和0xFFFFFFFF六种，判断写入数据和读出数据是否相等时，如果不等，通过串口输出所在单元的地址和实际读出数据，返回步骤S5。
8.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S7中，将高地址段测试模块代码转存至高地址段时，将原先存储在RAM地址0x02008000到0x0200FFFF的高地址段测试模块代码复制写入RAM地址0x02200000后的区域。
9.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S8中，需要预先明确跳转至高地址段是指将程序指针指向地址0x02200000。
10.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S9中，如果触发TSC695处理器的存储访问异常或非法指令异常或指针超出所需测试地址范围，则终止高地址段程序对小于0x02200000地址范围RAM的测试流程，整个测试流程结束；否则转入步骤S10。
11.根据权利要求1所述的一种基于TSC695处理器的可加载型通用RAM自测试方法，其特征在于，所述步骤S10中，需要预先明确低、高地址段测试模块对目标RAM地址的测试顺序是循环指定写入的数据码字、写入数据、按照地址由低到高的顺序读出数据并判断写入数据和读出数据是否相等，再按照地址由高到低的顺序读出数据并判断写入数据和读出数据是否相等，其中指定的写入数据码字分为0、0x55555555、0xAAAAAAAA、0x50505050、0xFAFAFAFA和0xFFFFFFFF六种，判断写入数据和读出数据是否相等时，如果不等，通过串口输出所在单元的地址和实际读出数据，返回步骤S9。
CN202110136085.6A 2021-02-01 2021-02-01 一种基于tsc695处理器的可加载型通用ram自测试方法 Active CN112951314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110136085.6A CN112951314B (zh) 2021-02-01 2021-02-01 一种基于tsc695处理器的可加载型通用ram自测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110136085.6A CN112951314B (zh) 2021-02-01 2021-02-01 一种基于tsc695处理器的可加载型通用ram自测试方法

Publications (2)

Publication Number Publication Date
CN112951314A true CN112951314A (zh) 2021-06-11
CN112951314B CN112951314B (zh) 2023-05-05

Family

ID=76240713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110136085.6A Active CN112951314B (zh) 2021-02-01 2021-02-01 一种基于tsc695处理器的可加载型通用ram自测试方法

Country Status (1)

Country Link
CN (1) CN112951314B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3854125A (en) * 1971-06-15 1974-12-10 Instrumentation Engineering Automated diagnostic testing system
CN1035018A (zh) * 1988-01-27 1989-08-23 约翰弗兰克制造公司 在以微处理器为基础的装置内用于对存贮器进行高速高准确度的功能测试的方法和系统
US6370655B1 (en) * 1998-10-19 2002-04-09 Winbond Electronics Corp. Method and system for reversed-sequence code loading into partially defective memory
WO2006055862A2 (en) * 2004-11-18 2006-05-26 Mentor Graphics Corporation Programmable memory built-in-self-test (mbist) method and apparatus
CN105301472A (zh) * 2015-11-04 2016-02-03 天津津航计算技术研究所 一种空间单粒子翻转率的测量系统
CN108710551A (zh) * 2018-04-28 2018-10-26 北京轩宇信息技术有限公司 基于sparc处理器单粒子翻转故障注入的测试方法及系统
CN111597109A (zh) * 2020-04-24 2020-08-28 清华大学 一种跨架构固件堆内存的缺陷检测方法及系统
CN111679965A (zh) * 2020-04-23 2020-09-18 平安国际智慧城市科技股份有限公司 自动化测试方法、装置、计算机设备和存储介质
CN111708695A (zh) * 2020-06-12 2020-09-25 上海航天计算机技术研究所 基于AT697的cache抗单粒子翻转效果验证方法
CN111739577A (zh) * 2020-07-20 2020-10-02 成都智明达电子股份有限公司 一种基于dsp的高效的ddr测试方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3854125A (en) * 1971-06-15 1974-12-10 Instrumentation Engineering Automated diagnostic testing system
CN1035018A (zh) * 1988-01-27 1989-08-23 约翰弗兰克制造公司 在以微处理器为基础的装置内用于对存贮器进行高速高准确度的功能测试的方法和系统
US6370655B1 (en) * 1998-10-19 2002-04-09 Winbond Electronics Corp. Method and system for reversed-sequence code loading into partially defective memory
WO2006055862A2 (en) * 2004-11-18 2006-05-26 Mentor Graphics Corporation Programmable memory built-in-self-test (mbist) method and apparatus
CN105301472A (zh) * 2015-11-04 2016-02-03 天津津航计算技术研究所 一种空间单粒子翻转率的测量系统
CN108710551A (zh) * 2018-04-28 2018-10-26 北京轩宇信息技术有限公司 基于sparc处理器单粒子翻转故障注入的测试方法及系统
CN111679965A (zh) * 2020-04-23 2020-09-18 平安国际智慧城市科技股份有限公司 自动化测试方法、装置、计算机设备和存储介质
CN111597109A (zh) * 2020-04-24 2020-08-28 清华大学 一种跨架构固件堆内存的缺陷检测方法及系统
CN111708695A (zh) * 2020-06-12 2020-09-25 上海航天计算机技术研究所 基于AT697的cache抗单粒子翻转效果验证方法
CN111739577A (zh) * 2020-07-20 2020-10-02 成都智明达电子股份有限公司 一种基于dsp的高效的ddr测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曾慧: "改进型March算法在内存异常检测中的应用" *

Also Published As

Publication number Publication date
CN112951314B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
US20180174665A1 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US9728276B2 (en) Integrated circuits with built-in self test mechanism
US7360137B2 (en) Flash programmer for programming NAND flash and NOR/NAND combined flash
CN112542199B (zh) 检测flash存储出错的方法、电路、存储介质和终端
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US20080195893A1 (en) A repairable semiconductor memory device and method of repairing the same
EP3895939B1 (en) Electronic control device and security verification method for electronic control device
CN114218882A (zh) 一种SoC芯片检验方法、装置及相关设备
KR100825786B1 (ko) 메모리 카드 및 메모리 카드의 디버깅 방법
US20150227461A1 (en) Repairing a memory device
CN113094107B (zh) 数据保护方法、装置、设备及计算机存储介质
CN112951314A (zh) 一种基于tsc695处理器的可加载型通用ram自测试方法
CN111857785B (zh) 一种mcu的启动方法、装置及终端设备
CN112542209A (zh) 非易失性芯片错误注入验证方法、装置、存储介质和终端
JP2005149501A (ja) Ｄｍａを使用して拡張カードでメモリをテストするためのシステムおよび方法
JPH03147086A (ja) Ｉｃカード
CN105301480A (zh) Soc芯片的测试方法
CN111240600B (zh) 一种电子雷管芯片otp存储器可靠存储方法及系统
CN103119564A (zh) 用于检查处理器的主存储器的方法和装置
CN117785756B (zh) 存储器控制系统、方法、芯片及计算机可读存储介质
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端
CN220252843U (zh) 一种电子保险丝操作逻辑的验证装置
Zhou et al. A verification method for power-off protection mechanism of embedded chip non-volatile memory
JP7425839B2 (ja) フェイルセーフｉｃ製造テスト
CN112799889A (zh) 一种flash芯片的测试方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant