CN1129176C - 介电层的制造方法 - Google Patents

介电层的制造方法 Download PDF

Info

Publication number
CN1129176C
CN1129176C CN99117965.XA CN99117965A CN1129176C CN 1129176 C CN1129176 C CN 1129176C CN 99117965 A CN99117965 A CN 99117965A CN 1129176 C CN1129176 C CN 1129176C
Authority
CN
China
Prior art keywords
dielectric layer
layer
manufacture method
dielectric
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN99117965.XA
Other languages
English (en)
Other versions
CN1284745A (zh
Inventor
史望澄
彭冠杰
赵兰璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN99117965.XA priority Critical patent/CN1129176C/zh
Publication of CN1284745A publication Critical patent/CN1284745A/zh
Application granted granted Critical
Publication of CN1129176C publication Critical patent/CN1129176C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种介电层的制造方法,可应用于电容器。首先提供第一导电层,再对第一导电层实施一氮化反应,以在其表面形成一氮化物层。再形成一具有高介电常数的介电层,并对介电层先后实施一热处理及一氧等离子处理,以终结该介电层中的悬置键,并在该介电层表面吸附布置与悬置键键结的氧。这在介电层表面的一层活性氧原子使得后续的氮化钛在镀制时,自然形成一层极薄的氮氧化物,此氮氧化物薄膜有稳定界面,保护介电层的效果。

Description

介电层的制造方法
本发明涉及一种介电层的形成方法,特别是涉及一种高电容值电容结构的形成方法。
目前制造集成电路存储器的趋式,倾向于增加存储密度及在单一晶片上的数据存储量。较高密度的存储器提供较密集的存储;且在单一位元上的储存,与提供于多个晶片上等效的储存量相比,较为经济。集成电路的密度可由减小结构(如导线及晶体管栅极)的体积,及减小结构之间的间隔而增加。减小电路结构通常可视为集成电路制造中,设计规则(Design Rule)的减小。
在一动态随机存储器(DRAM)中,应用设计规则的减小,减小了基底表面积,因此,用以形成DRAM的电荷储存电容器的有效面积亦随之减小,而减小了电荷储存电容器的电荷储存量(亦即电容值)。电容器的储存量的减少,导致各种不同的问题,包括因为较大的介电极化率(Susceptibility),造成机械性恶化及电荷泄漏,而产生的电位损失。较大的介电极化率形成的电荷损失,可引起DRAM需要更频繁的更新周期,此为一不欲得到的结果,因为在更新动作时,存储器可能无法运作数据的储存及读出的处理。此外,减少电荷储存的程度可能需要更复杂的数据读出计划,或更灵敏的电荷感应放大器。因此,在减小DRAM胞的基底面积时,针对新式的DRAM需要增加的电容值程度,一种复杂的三度空间电容器结构已被揭露,然而,考虑高生产产量及高产值,此种结构非常复杂而难以制造。
除了形成一三维空间的电容器之外,增加电容值的方法还包括了调整电容器介电层的厚度,以及使用高介电常数的介电材料。然而,基于介电层均匀度及稳定度的考虑较薄的介电层的形成仍无法适当的应用。目前,针对高介电常数的介电材料的使用,已经有相当多的研究及发展,例如,使用介电常数大约为氮化硅三倍的氧化钽作为电容器的介电层。然而,利用氧化钽作为电容器介电层的缺点,在于其易引起相当大的泄漏电流。为改善此一缺点,业界及学术界已提出有相当多的方法,例如,在美国专利第5,444,006、5,508,221和5,786,248号中揭露了减低应用氧化钽的电容器所产生的泄漏电流的方法。在这些现有方法中,都针对下电极层与氧化钽层之间所产生相互作用而形成一氧化层或氮化层,以防止因彼此之间的相互作用所引起的泄漏电流。然而,已知介电质层是介于上下电极之间的一薄膜层,除了与下电极层的相互作用之外,其还会在形成上电极时,与其形成的气体源反应,或与沉积于其上的电极层产生相互作用,而引起相当可观的泄漏电流,因此,现有技术仅局部地减低了包括氧化钽层的电容器的泄漏电流,对于日趋精密及高功能的半导体元件或集成电路而言,仍然无法达到理想的要求。
本发明提供了一种介电层的形成方法,先对一导电层实施一氮化反应,再沉积形成一氧化钽层,经过热处理之后,再实施一等离子处理或一深紫外光臭氧(UVO3)处理,以终止氧化钽内部及表面的未键结键,以在氧化钽的表面分布有与表面未键结(悬置键Dangling Bond)的氧。在化学气相沉积开始,反应形成氮化钛上电极时,在氧化钽的表面会形成一非常薄的氮氧化钛,其实际厚度取决于氧化钽表面钽的未键结键的数量及等离子中所提供的氧的量,这样使得化学气相沉积氮化钛上电极得以在较不损害氧化钽的情形下镀制,而完成电容结构体。
在氮化反应中,导电层的表面形成了一层薄薄的氮化硅生成物层,以提供一阻障效果,使得氧化钽层不致与下电极产生相互作用,引起泄漏电流或其他缺点。
在实施热处理时,也可同时实施一结晶化步骤,已知结晶态的氧化钽,可以得到比非结晶态高的介电常数,然而,由于结晶的形成,晶粒边界自然因而形成,造成了一泄漏电流的途径,所以,是否实施结晶化步骤,必须依据实际所需的电容规格而定。此外,由于结晶化需要较高的温度,很有可能造成工艺热预算的降低。
等离子处理包括了直接等离子(Direct Plasma)、遥距等离子(RemotePlasma)、以及下游等离子(Dow-Stream Plasma),其不同点主要在于等离子的输入方式。在经过等离子处理或深紫外光臭氧处理之后,在氧化钽层上方会形成一层氧原子终结的表面,在后续的氮化钛上电极形成时,先行自然形成氮氧化钛层而阻绝了氧化钽与反应气体源之间的进一步作用,因此,使得氧化钽层的品质恶化降至最低。
本发明又提供了一种电容器的制造方法,提供一下电极,对下电极进行一氮化反应,之后,形成一氧化钽层,再进行一热处理步骤,以重整氧化钽的内部排列。接着,实施一等离子处理步骤或一深紫外光臭氧处理步骤,再形成一上电极。
由发明所提供的方法,形成了一高电容值的电容器,且由于氮化反应及等离子处理或深紫外光臭氧处理的步骤,使得氧化钽的介电特性不会恶化,而得到一个可靠度高的电容器。
为使本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举一优选实施例,并配合附图作详细说明如下。
图1为一流程图,绘示出依据本发明的一实施例中电容器形成的流程;
图2A至图2D为剖面图,绘示出依据本发明的实施例中,电容器的形成步骤;
图3为放大示意图,绘示在图1及图2C中,等离子处理或深紫外光臭氧处理之后,氧化钽表面的结构;
图4绘示出在摄氏530度制造下电极的条件下,电容器的泄漏电流及施加电压之间的关系;
图5绘示出在摄氏580度制造下电极的条件下,电容器的泄漏电流及施加电压之间的关系。
本发明提供一种介电层的制造方法,可应用于电容器的制造,其制造流程可参考图1及图2A至图2D。
参考图1及图2A,提供一导电层114,如果是应用于一动态随机存储器中电容器的制造,此一导电层114可为一下电极,其形成在一基底100上,且通过一穿越介电层112的导电插塞108,与基底上的金氧半晶体管一漏极104电性相连。基底100还可包括一隔离结构102,例如是一场氧化层,一导线或金氧半晶体管的一栅极106及一源极(未绘示于图中),以及形成于介电层110上方,用以绝缘相邻下电极114的绝缘层112。下电极114的材料通常包括了多晶硅。接着,如图2A中的第二步骤所示,实施一氮化反应,结果,在下电极114的表面上形成了一层很薄的氮化物层116,例如,大约为10至20埃左右。若是采用多晶硅为下电极层116的材料,此一氮化物层则为氮化硅层(Si3N4)。在此,亦可以形成不同的绝缘层,例如是氧化物层以取代此氮化层116。氮化物层116的形成,在于阻绝下电极114和后续形成的介电层之间的交互作用。然而,需注意的是,若是以一介电常数较低的绝缘层来取代氮化物层116,会导致介电层介电特性的恶化。
参考图1及图2B,在导电层114(包括氮化物层116)表面上,形成一高介电常数的介电层118,例如介电常数大约介于22至25的氧化钽(五氧化二钽(Ta2O5))。其形成方法包括化学气相沉积法(Chemical Vapor Deposition,CVD)。在较早的现有技艺中,将氧化钽直接形成在下电极114上,氧化钽与下电极产生交互的化学作用,使得氧化钽中的氧与下电极产生反应形成一氧化硅层。在集成度高的半导体元件中,尤其是在进入深次微米的制造技术中,介电层118本身的厚度已相当的薄,如果其又因为和下电极114的交互作用而损失,其介电特性便严重的恶化。此外,氧化硅的介电常数相当的低,导致介电层118整体的介电常数大幅度减低,因而降低了电容值。所以,在此,本发明在沉积介电层118之前,先进行一氮化反应,以在下电极114上形成一氮化物层116。然而,由于氮化物的介电常数亦仅有氧化钽的三分之一,所以仍然会降低电容器整的介电常数,所以,要达到能够有效阻绝与氧化钽的交互作用,又要维持一定的介电常数值,其厚度必需适当调整。如以上所述,在本发明中,氮化物层116的厚度大约介于10至20埃之间。
参考图1及图2C,在图1的第四个步骤中,进行一结晶(Crystallization)步骤及一热处理步骤,热处理步骤例如是一热回火。热处理的作用,在于使得介电层118的结构得以重整,以得到一个最佳的介电特性。已知结晶结构较非结晶结构具有较高的介电常数,因此此一步骤可以增加电容器的电容值。然而,伴随着结晶结构的形成,自然产生了晶粒边界,而导致了一个较高的泄漏电流。此外,结晶步骤所需的温度大约为摄氏700度左右,可能无法配合工艺的热预算。因此,是否进行结晶步骤,或结晶步骤的条件及介电层118所需达到的结晶程度,都需要配合实际产品的规格要求。
参考图1及图2D,接着进行第五步骤,亦即实施一氧等离子处理或一深紫外光臭氧处理。等离子处理包括直接等离子处理,遥距等离子处理以及下游等离子处理,其主要不同点在于等离子供应的方式。以遥距等离子处理为例,其条件为提供流量约为每分钟1-10标准立方厘米(sccm)的氧等离子,操作温度在摄氏温度450至800之间,操作压力1-5乇(torr)之间,及操作功率约为2000至4000瓦左右进行15-900秒。如此,使得在氧化钽中未能键结完全的钽得以氧化而终结,同时,在氧化钽表面所产生的未键结键,也得以藉氧等离子而终结。其结构的放大图可参考图3,其中,氧化钽层的表面,具有一些与氧化钽键结的氧。
此外,等离子处理可由深紫外光臭氧处理取代,其目的与等离子处理一样,在于提供一具有活性的氧,以达到终结氧化钽层中的未键结键。利用深紫外光照射臭氧,在不需高温的条件下,可使得一个臭氧分子分解为一个氧分子及一个氧原子,而提供了活性极高的氧,得以和氧化钽中,钽的未键结键结合,而增加氧化钽的稳定性,同时使得氧化钽的表面,包括了一些与氧化钽键结的氧。
参考图1及图2D,在等离子处理或深紫外光处理之后,在介电层118上形成一导电层,在此为一上电极层122。在本实施例中上电极122是一利用化学气相沉积法形成的氮化钛,以氨(NH3)及四氯化钛(TiCl4)为气体源形成的。在形成上电极层122初始,由于介电层118表面分布有终结其未键结键的氧,因此,在化学气相沉积法形成氮化钛的开始,氨及四氯化钛会与分布在介电层118的氧产生反应,而形成一薄薄的氮氧化物层120,在本实施中,其厚度大约为10埃左右。然而,其实际厚度乃取决于分布在介电层118表面上的氧的含量,当所有的氧消耗完毕之后,氮氧化物120便不再继续形成,即,氮氧化物层120的厚度不会再增加。当介电层118的材料为氧化钽且上电极层122为氮化钛时,此一氮氧化物则为氮氧化钛。因此,本发明不需考虑控制氮氧化物120的厚度,因为在介电层118上附着的氧含量相当有限,所以不会造成任何因过厚的氧氮化物120形成而衍生的缺点。接着,上电极122在氮氧化物层120上形成。
在形成上电极层122时,若是使介电层118直接曝露于反应气体中,例如本实施例中的氨气及四氯化钛,介电层118会直接与反应气体产生反应,而降低品质,增加泄漏电流。在本发明中,经过上述的等离子处理或深紫外光臭氧处理,在介电层表面分布了氧,这些氧便与反应气体反应,而形成了一层薄氮氧化物于介电层上,例如氮氧化钛,而形成了对于介电层的保护及屏障作用。
以氮化钛制造上电极材料为例,其制造温度通常介于摄氏500度至700度之间,而其中又以摄氏580度及680度具有较佳效果,图4绘示出依据本发明所形成的一电容器的泄漏电流与施加电压之间的关系。其中,上电极的形成温度约在摄氏530度。由附图可知,在施加电压为+1V时,经过遥距等离子氧化(Remote Plasma Oxidation,RPO)处理的电容器具有大约0.79×10-8A/cm2的泄漏电流值,而未经过RPO处理的电容器则大约为1.79×10-8A/cm2。而在施加电压为-1V时,经过RPO处理的电容器约为0.21×1-8A/cm2,而未经RPO处理的电容器约为0.42×10-8A/cm2。然而,如以上所述,欲得一较好品质的氮化钛上电极,其操作温度通常要高于摄氏580度,所以,图5绘示了依据本发明所形成的一电容器的泄漏电流与施加电压之间的关系。其中,上电极的形成温度约在摄氏580度。由附图可知,在施加电压为+1V时,经过RPO处理的电容器具有大约0.87×10-8A/cm2的泄漏电流值,而未经过RPO处理的电容器则大约为44.86×10-8A/cm2。而在施加电压为-1V时,经过RPO处理的电容器约为0.24×10-8A/cm2,而未经RPO处理的电容器约为125.52×10-8A/cm2
由以上可知,本发明提供了一种电容器及其介电层的制造方法,其不但有效提高了电容值,且具有较现有技术小的泄漏电流。
虽然本发明已结合一优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作出各种更动与润饰,因此本发明的保护范围应当由后附的权利要求所界定。

Claims (20)

1.一种介电层的制造方法,可应用于一电容器介电层,包括:
提供一第一导电层;
实施一氮化反应;
形成一高介电常数的介电层;
实施一氧等离子处理,以终结该介电层中的悬置键,并在该介电层表面分布与该悬置键键结的氧;
形成一第二导电层。
2.如权利要求1所述的介电层的制造方法,其中该第一导电层为一下电极。
3.如权利要求1所述的介电层的制造方法,其中该第一导电层为一多晶硅层。
4.如权利要求3所述的介电层的制造方法,其中该氮化反应步骤使得在该多晶硅上,形成了一氮化硅层。
5.如权利要求4所述的介电层的制造方法,其中该氮化硅层的厚度大约介于10至20埃左右。
6.如权利要求1所述的介电层的制造方法,其中该氮化反应步骤使得在该第一导电层上,形成了一氮化物层。
7.如权利要求1所述的介电层的制造方法,其中该介电层包括氧化钽。
8.如权利要求1所述的介电层的制造方法,其中该氧等离子处理选自于一直接氧等离子处理,一遥距氧等离子处理及一下游氧等离子处理。
9.如权利要求8所述的介电层的制造方法,其中该遥距氧等离子处理的条件包括:
一氧流量介于每分钟1至10标准立方厘米左右;
一操作温度介于摄氏450至800度左右;
一操作压力介于1至5乇左右;
一操作功率介于2000至4000瓦左右;以及
一操作时间介于15至900秒左右。
10.如权利要求1所述的介电层的制造方法,其中该氧等离子处理步骤由一深紫外臭氧步骤取代。
11.如权利要求1所述的介电层的制造方法,其中该第二导电层系一上电极。
12.如权利要求1所述的介电层的制造方法,其中该第二导电层为一氮化钛层。
13.如权利要求12所述的介电层的制造方法,其中该氮化钛为在摄氏温度约500至700度之间形成的。
14.如权利要求1所述的介电层的制造方法,其中该第二导电层的形成,是利用氨及四氯化钛为气体源沉积而成的。
15.如权利要求14所述的介电层的制造方法,其中,在沉积该氮化钛层的初始,会先形成一氮氧化钛层于该介电层上。
16.如权利要求15所述的介电层的制造方法,其中该氮氧化钛层的厚度约为10埃。
17.如权利要求1所述的介电层的制造方法,其中在沉积该第二导电层的初始,形成该第二导电层所使用的气体源会与该介电层表面分布的氧反应形成一保护层。
18.如权利要求1所述的介电层的制造方法,其中还包括一热处理步骤,在形成该介电层之后实施。
19.如权利要求18所述的介电层的制造方法,其中该热处理步骤包括一热回火步骤。
20.如权利要求1所述的介电层的制造方法,其中又包括一结晶化步骤,在形成该介电层之后实施。
CN99117965.XA 1999-08-17 1999-08-17 介电层的制造方法 Expired - Lifetime CN1129176C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN99117965.XA CN1129176C (zh) 1999-08-17 1999-08-17 介电层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN99117965.XA CN1129176C (zh) 1999-08-17 1999-08-17 介电层的制造方法

Publications (2)

Publication Number Publication Date
CN1284745A CN1284745A (zh) 2001-02-21
CN1129176C true CN1129176C (zh) 2003-11-26

Family

ID=5280348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99117965.XA Expired - Lifetime CN1129176C (zh) 1999-08-17 1999-08-17 介电层的制造方法

Country Status (1)

Country Link
CN (1) CN1129176C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210044A1 (de) * 2002-03-07 2003-09-18 Philips Intellectual Property Integrierte monolithische SOI-Schaltung mit Kondensator
CN100461341C (zh) * 2003-05-28 2009-02-11 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
CN103184438B (zh) * 2011-12-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置

Also Published As

Publication number Publication date
CN1284745A (zh) 2001-02-21

Similar Documents

Publication Publication Date Title
US5891798A (en) Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US5923056A (en) Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US6548368B1 (en) Method of forming a MIS capacitor
US6911402B2 (en) Deposition method of a dielectric layer
US7135736B2 (en) Semiconductor device
US8737036B2 (en) Titanium based high-K dielectric films
US6103567A (en) Method of fabricating dielectric layer
US20040235242A1 (en) Methods of forming capacitor constructions
JP3833841B2 (ja) 半導体装置及びその製造方法
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2008252118A (ja) ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス
US7329573B2 (en) Methods of forming capacitors
CN1129176C (zh) 介电层的制造方法
JP2001036031A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH06151751A (ja) 半導体集積回路装置及びその製造方法
KR100293713B1 (ko) 메모리소자의 커패시터 제조방법
US6743678B2 (en) Methods for manufacturing semiconductor memory devices
CN1237784A (zh) 用半球形晶粒制造电容的方法
US6620702B2 (en) Method of producing low thermal budget high dielectric constant structures
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR100524685B1 (ko) 반도체장치의고유전체캐패시터제조방법
JP2001085639A (ja) 誘電体層の形成方法
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
JPH06291255A (ja) 半導体装置及びその製造方法
KR20010065179A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20031126

CX01 Expiry of patent term