CN112913128A - 半导体装置 - Google Patents

Abstract

提供即使电源电压降低到更低的电压，也能够维持驱动电路进行工作的电源电压的半导体装置。驱动主MOSFET(20)的驱动电路(30)以电源端子(11)的电压VCC与内部接地端生成电路(40)生成的内部接地端的电压之间的电位差作为电源而工作。即使电压VCC降低到齐纳二极管(44)不击穿，内部接地端也不低于进行源极跟随工作的MOSFET(42)的阈值电压Vth，但是通过低电压检测电路(50)检测电压VCC的降低而将强化吸取的MOSFET(60)导通，介由已导通的MOSFET(43)而与接地端子(13)连接，由此内部接地端能够成为接地电位。

Description

半导体装置

技术领域

本发明涉及半导体装置，特别地涉及在电源的高电位侧对配置于电源的接地侧的负载进行开关控制的半导体装置。

背景技术

在汽车搭载有较多对马达等负载进行开关控制的半导体装置。作为这样的车载用的半导体装置，较多地使用高侧型IPS(Intelligent Power Switch：智能功率开关)，该高侧型IPS是将配置于负载的高电位侧且驱动负载的功率半导体开关及其控制电路集成于同一芯片上而成。关于高侧型IPS，通常使用N沟道MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor：金属氧化物半导体场效应晶体管)作为功率半导体开关。这是由于N沟道MOSFET的每单位面积的通态电阻小于P沟道MOSFET的每单位面积的通态电阻。另外，在控制电路中，驱动N沟道MOSFET的驱动电路并非直接使用电源(蓄电池)电压，而是以在电源电压与在内部所生成的内部接地端的电压之间的低的电压进行工作(例如，参照专利文献1)。这是因为根据使驱动电路以低的电压进行工作的电路构成，由于并不需要具有耐压结构，所以能够缩小芯片的面积以及电路规模。

图6是表示以往的高侧型IPS的构成例的图，图7是表示以往的高侧型IPS的在电源电压变化时的内部接地电压的电压变化的图。应予说明，在图6的说明中有时端子名及其端子的电压、信号等使用相同的符号。

以往的高侧型IPS 100具备主MOSFET 110、驱动电路120和内部接地端生成电路130。高侧型IPS 100还具有电源端子140、输出端子150以及接地端子160。电源端子140与供给电压VCC的蓄电池170的正极端子连接，蓄电池170的负极端子与接地端连接。输出端子150与负载180的一个端子连接，负载180的另一个端子与接地端连接。接地端子160与汽车的底盘连接。

在这样的高侧型IPS 100中，主MOSFET 110的漏极端子与电源端子140连接，主MOSFET 110的源极端子与输出端子150连接。主MOSFET 110的栅极端子以及源极端子与驱动电路120连接。

内部接地端生成电路130具有P沟道MOSFET 131、132、N沟道MOSFET133、齐纳二极管134和电流源135。MOSFET 131的源极端子与电源端子140连接，MOSFET 131的栅极端子与接收高侧输入信号INH的端子连接，MOSFET 131的漏极端子与MOSFET 132的源极端子连接。MOSFET 132的漏极端子与MOSFET 133的漏极端子连接，MOSFET 133的栅极端子与接收低侧输入信号INL的端子连接，MOSFET 133的源极端子与接地端子160连接。

齐纳二极管134的阴极端子与电源端子140连接，齐纳二极管134的阳极端子与电流源135的一个端子和MOSFET 132的栅极端子连接。电流源135的另一个端子与接地端子160连接。

MOSFET 131的漏极端子与MOSFET 132的源极端子的连接节点N构成内部接地端，并且与驱动电路120的低电位侧端子连接。驱动电路120的电源端子与高侧型IPS 100的电源端子140连接。因而，驱动电路120以电源端子140的电压VCC与内部接地端生成电路130输出的内部接地端的电压之间的电位差进行工作。

此处，在内部接地端生成电路130中，假设齐纳二极管134的击穿电压Vz例如是6.5伏特(V)，MOSFET 132的阈值电压Vth例如是1.5V，电压VCC例如是13V。此时，MOSFET 132的栅极端子被施加从13V电压VCC减去齐纳二极管134的6.5V击穿电压Vz而得的6.5V电压。因而，进行源极跟随工作的MOSFET 132的源极端子(连接节点N)的电压成为将6.5V栅极端子的电压加上1.5V阈值电压Vth而得的8V电压。但是，该8V电压是以电压VCC不变化时的接地电位作为基准的电压，若电压VCC变化则连接节点N的电压也变化。但是，连接节点N的电压是以电压VCC作为基准且从电压VCC降低了由齐纳二极管134和MOSFET 132所产生的5V电压而得的恒定值的电压，并且该5V电位差成为驱动电路120的电源电压。

根据该高侧型IPS 100，在不驱动负载180的截止工作时，高侧输入信号INH为VCC-5V的电压信号，低侧输入信号INL成为0V接地电位的电压信号。因此，P沟道MOSFET 131成为导通状态，N沟道MOSFET 133成为截止状态。此时，由于连接节点N的内部接地端被上拉为电压VCC，所以驱动电路120不工作。

在驱动负载180的高侧型IPS100进行导通工作时，高侧输入信号INH为电压VCC的电压信号，低侧输入信号INL成为以接地电位作为基准的5V的电压信号。因此，P沟道MOSFET131成为截止状态，N沟道MOSFET 133成为导通状态。此时，连接节点N的内部接地端成为VCC-5V而驱动电路120的电源电压成为5V。由此，驱动电路120进行工作以便对主MOSFET110的栅极端子输出比电压VCC高的栅极电压，从而使主MOSFET 110接通。因而，能够介由主MOSFET 110从蓄电池170对负载180供给电流。

接着，关于蓄电池170的电压VCC变化的情况下的内部接地端的电压的变化进行说明。在高侧型IPS 100进行导通工作时，内部接地端生成电路130输出以齐纳二极管134的击穿电压将电压VCC钳位且进而加上MOSFET 132的阈值电压Vth而得的恒定电压作为内部接地的电压。因此，如图7所示，在电压VCC足够高的情况下，内部接地端的电压与电压VCC成比例地变化。

另一方面，如果电压VCC降低且低于齐纳二极管134的击穿电压从而MOSFET 132的栅极端子以及漏极端子的电压值成为接近接地电位的值，则内部接地端的电压成为MOSFET132的阈值电压Vth。此时，驱动电路120的电源电压降低到5V以下，从而不能维持驱动电路120正常地工作的电源电压。

现有技术文献

专利文献

专利文献1：日本特开2018-78498号公报(段落【0024】～【0030】，图4)

发明内容

技术问题

关于将如蓄电池那样地变化的电压设为电源电压的高侧型IPS那样的半导体装置而言，希望在电源电压降低的情况下，直到尽可能低的电压为止都使驱动电路正常地进行工作。

本发明是鉴于这样的点而完成的，其目的在于提供在电源电压降低时，能够维持驱动电路进行工作直到尽可能低的电压为止的电源电压的半导体装置。

技术方案

关于本发明，为了解决上述的课题，在一个方案中，提供具有电源端子、输出端子、和接地端子的半导体装置。该半导体装置具备：连接于电源端子与输出端子之间的N沟道的主MOSFET；以电源端子与内部接地端之间的电位差作为电源而工作并且驱动主MOSFET的驱动电路；设置于电源端子与接地端子之间而生成内部接地端的内部接地端生成电路；设置于内部接地端生成电路的输出端子与接地端子之间的N沟道的第一MOSFET；以及设置于电源端子与接地端子之间，并且检测电源端子与接地端子之间的电压低于了预定的电压这一情况而将第一MOSFET导通的低电压检测电路。

技术效果

上述构成的半导体装置具有下述的优点，即在检测出电源端子的电压降低时，能够通过第一MOSFET强化内部接地端的吸取而扩大驱动电路可工作的电源电压的降低幅度。

通过与表示作为本发明的例子而优选的实施方式所附的附图相关联的以下的说明，本发明的上述以及其他的目的、特征以及优点将变得明了。

附图说明

图1是表示第一实施方式的高侧型IPS的构成例的图。

图2是表示低电压检测电路的构成例的电路图。

图3是表示高侧型IPS的电源电压变化时的内部接地电压的电压变化的图。

图4是表示第二实施方式的高侧型IPS的构成例的图。

图5是表示第三实施方式的高侧型IPS的构成例的图。

图6是表示以往的高侧型IPS的构成例的图。

图7是表示以往的高侧型IPS的在电源电压变化时的内部接地电压的电压变化的图。

符号说明

1：蓄电池，2：负载，10、10a、10b：高侧型IPS，11：电源端子，12：输出端子，13：接地端子，20：主MOSFET，30：驱动电路，40、40a、40b：内部接地端生成电路，41、42、43：MOSFET，44：齐纳二极管(内部接地端生成用)，45：电流源，46：MOSFET，47：与电路，48：电阻，50：低电压检测电路，51：低电压检测部，52：迟滞生成部，60、60a：MOSFET(强化吸取用)，70：MOSFET(上拉用)，81：二极管(迟滞生成用)，82：齐纳二极管(低电压检测用)，83、84、85：耗尽型MOSFET(恒流二极管)，86：MOSFET，87、88：齐纳二极管，91：MOSFET，92：齐纳二极管，93、94：耗尽型MOSFET(恒流二极管)，95：MOSFET，96：齐纳二极管，N1：连接节点(内部接地端)，N2：连接节点

具体实施方式

以下，关于本发明的实施方式，以适用于对搭载于汽车的各种负载进行开关控制的高侧型IPS的情况为例，参照附图对本发明的半导体装置详细地进行说明。应予说明，在以下的说明中有时端子名及其端子处的电压、信号等使用相同的符号。

图1是表示第一实施方式的高侧型IPS的构成例的图，图2是表示低电压检测电路的构成例的电路图，图3是表示高侧型IPS的在电源电压变化时的内部接地电压的电压变化的图。

图1所示的高侧型IPS 10具有与蓄电池1的正极端子连接而被供给电压VCC的电源端子11、与负载2的一个端子连接的输出端子12、以及与接地端连接的接地端子13。蓄电池1的负极端子以及负载2的另一个端子与汽车的底盘连接。

高侧型IPS 10具备N沟道的主MOSFET 20、驱动电路30、内部接地端生成电路40、低电压检测电路50、N沟道MOSFET 60以及P沟道MOSFET70。

在该高侧型IPS 10中，主MOSFET 20的漏极端子与电源端子11连接，主MOSFET 20的源极端子与输出端子12连接。主MOSFET 20的栅极端子以及源极端子与驱动电路30连接。

内部接地端生成电路40具有P沟道MOSFET 41、42、N沟道MOSFET 43、齐纳二极管44和电流源45。MOSFET 41的源极端子与电源端子11连接，MOSFET 41的栅极端子与接收高侧输入信号INH的端子连接，MOSFET 41的漏极端子与MOSFET 42的源极端子连接。MOSFET 42的漏极端子与MOSFET 43的漏极端子连接，MOSFET 43的栅极端子与接收低侧输入信号INL的端子连接，MOSFET 43的源极端子与接地端子13连接。应予说明，仅MOSFET 42未将其背栅端子与自身的源极端子连接而是与电源端子11连接。

齐纳二极管44的阴极端子与电源端子11连接，齐纳二极管44的阳极端子与电流源45的一个端子和MOSFET 42的栅极端子连接。电流源45的另一个端子与接地端子13连接。

MOSFET 41的漏极端子与MOSFET 42的源极端子的连接节点N1构成内部接地端，并且成为内部接地端生成电路40的输出端子。内部接地端生成电路40的输出端子与驱动电路30的低电位侧端子连接。驱动电路30的电源端子与高侧型IPS 10的电源端子11连接。因而，驱动电路30将电源端子11的电压VCC与内部接地端生成电路40输出的内部接地端的电压之间的电位差作为电源而进行工作。

MOSFET 42的漏极端子与MOSFET 43的漏极端子的连接节点N2连接于低电压检测电路50的低电位侧端子。低电压检测电路50的电源端子与高侧型IPS 10的电源端子11连接。因而，低电压检测电路50将电源端子11的电压VCC与连接节点N2的电压之间的电位差作为电源而进行工作。

N沟道MOSFET 60的作为高电位侧端子的漏极端子与连接节点N1的内部接地端连接，MOSFET 60的栅极端子与低电压检测电路50的输出端子连接，MOSFET 60的作为低电位侧端子的源极端子与连接节点N2连接。因此，如果低电压检测电路50检测到高侧型IPS 10进行导通工作而电源端子11的电压VCC降低这一情况，则该MOSFET 60被导通。此时，由于MOSFET 43正导通，所以内部接地端的电压被吸取而成为接地端子13的接地电位(≈0V)。即，该MOSFET 60构成通过在电压VCC低时将内部接地端的电压设为接地端子13的电位，从而使高侧型IPS 10能够以更低的电压VCC进行工作的吸取强化电路。

P沟道MOSFET 70的源极端子与高侧型IPS 10的电源端子11连接，MOSFET 70的栅极端子与MOSFET 41的栅极端子连接，MOSFET 70的漏极端子与连接节点N2连接。因此，该MOSFET 70在高侧型IPS 10进行截止动作时，将连接节点N2的电位上拉至电压VCC为止，使低电压检测电路50的工作无效而切实地防止低电压检测电路50的误工作。

如图2所示，低电压检测电路50具有低电压检测部51和迟滞生成部52。低电压检测部51具有二极管81、齐纳二极管82、N沟道的耗尽型MOSFET 83、84、85、N沟道MOSFET 86、以及齐纳二极管87、88。

二极管81是利用其正向电压生成迟滞的结构，并且其阳极端子与电压VCC的端子连接，其阴极端子与齐纳二极管82的阴极端子连接。齐纳二极管82是用于生成检测电压VCC的降低所用的基准电压的结构，其阳极端子与耗尽型MOSFET 83的漏极端子连接。

耗尽型MOSFET 83其栅极端子与源极端子连接而构成恒流二极管，并且其源极端子与耗尽型MOSFET 84的漏极端子连接。耗尽型MOSFET 84其栅极端子与源极端子连接而构成恒流二极管，并且其源极端子与连接节点N2连接。

耗尽型MOSFET 85其栅极端子与源极端子连接而构成恒流二极管。耗尽型MOSFET85的漏极端子与电压VCC的端子连接，源极端子与强化吸取的MOSFET 60的栅极端子以及MOSFET 86的漏极端子连接。MOSFET 86的栅极端子连接于耗尽型MOSFET 83与耗尽型MOSFET 84的连接部，MOSFET86的源极端子与连接节点N2连接。齐纳二极管87是保护MOSFET86的栅极与源极之间的电压以避免过电压的结构，其阴极端子与MOSFET 86的栅极端子连接，其阳极端子与MOSFET 86的源极端子连接。齐纳二极管88是保护强化吸取的MOSFET 60的栅极与源极之间的电压以避免过电压的结构，其阴极端子与强化吸取的MOSFET 60的栅极端子连接，其阳极端子与连接节点N2连接。

迟滞生成部52具有P沟道MOSFET 91、齐纳二极管92、N沟道的耗尽型MOSFET 93、94、N沟道MOSFET 95以及齐纳二极管96。

MOSFET 91在高侧型IPS 10进行导通工作而电源端子11的电压VCC未降低时，将低电压检测部51的二极管81的两端子短路而使二极管81的工作无效。MOSFET 91的源极端子与二极管81的阳极端子连接，MOSFET 91的漏极端子与二极管81的阴极端子连接。MOSFET91的栅极端子与齐纳二极管92的阳极端子连接，齐纳二极管92的阴极端子与电压VCC的端子连接。该齐纳二极管92用于保护MOSFET 91的栅极与源极之间的电压以避免过电压。

耗尽型MOSFET 93其栅极端子与源极端子连接而构成恒流二极管。耗尽型MOSFET93的漏极端子与电压VCC的端子连接，源极端子与MOSFET 91的栅极端子以及耗尽型MOSFET94的漏极端子连接。

耗尽型MOSFET 94其栅极端子与源极端子连接而构成恒流二极管。耗尽型MOSFET94的源极端子与MOSFET 95的漏极端子连接。

MOSFET 95的源极端子与连接节点N2连接，MOSFET 95的栅极端子与低电压检测部51的MOSFET 86的栅极端子以及齐纳二极管96的阴极端子连接。齐纳二极管96的阳极端子与连接节点N2连接。该齐纳二极管96用于保护MOSFET 95的栅极与源极之间的电压以避免过电压。

此处，关于蓄电池1的电压VCC例如是13V时的该低电压检测电路50的动作进行说明。首先，在高侧型IPS 10进行截止动作的情况下，在内部接地端生成电路40的MOSFET 41的栅极端子以及MOSFET 70的栅极端子输入VCC-5V的电压信号。由此，MOSFET 70导通而将连接节点N1的电位上拉为电压VCC。由此，由于电压VCC的端子与连接节点N2的端子成为短路状态，所以低电压检测电路50的工作无效。

接着，在高侧型IPS 10进行导通工作的情况下，由于MOSFET 70截止，MOSFET 43导通而连接节点N2的电位成为接地电位(≈0V)，所以对低电压检测电路50施加电压VCC作为电源电压。此时，由于电压VCC超过齐纳二极管82的击穿电压，所以齐纳二极管82击穿。由于与齐纳二极管82串联连接的耗尽型MOSFET 83、84始终导通，所以齐纳二极管82的电流在耗尽型MOSFET 83、84中流通。由于在耗尽型MOSFET 83中流通的电流也供给到MOSFET 86的栅极端子，所以MOSFET 86导通，并且将强化吸取的MOSFET 60的栅极端子的电压设为接地电位(≈0V)。由此，由于强化吸取的MOSFET 60截止，所以高侧型IPS 10进行与以往相同的工作。

应予说明，在高侧型IPS 10进行导通工作的情况下，低电压检测电路50的迟滞生成部52使低电压检测部51的二极管81的工作无效。即，由于在将MOSFET 86导通的耗尽型MOSFET 83中流通的电流也供给到MOSFET 95的栅极端子，所以MOSFET 95导通。因此，由于与MOSFET 95串联连接的耗尽型MOSFET 93、94始终导通，所以在MOSFET 91的栅极端子施加以电压VCC作为基准的高电平的信号，因此MOSFET 91导通。由此，与MOSFET91并联连接的二极管81被设为无效，电压VCC介由MOSFET 91供给到齐纳二极管82的阴极端子。

接着，关于蓄电池1的电压VCC降低时的高侧型IPS 10的动作进行说明。在蓄电池1的电压VCC正常且高侧型IPS 10进行导通工作时，在低电压检测电路50中齐纳二极管82击穿。

如果蓄电池1的电压VCC降低，则如图3所示，内部接地端的电压也降低。如果蓄电池1的电压VCC低于齐纳二极管82的击穿电压Vz，则在齐纳二极管82中不流通电流，MOSFET86截止，并且在MOSFET 85中流通的电流供给到强化吸取的MOSFET 60的栅极端子。由此，强化吸取的MOSFET 60导通，并且内部接地端的电压被吸取而成为接地电位(≈0V)。由此，由于内部接地端与内部接地端生成电路40切断，所以内部接地端不受进行源极跟随工作的MOSFET 42的阈值电压Vth的影响。因而，即使电压VCC降低，驱动电路30的能够工作的电源电压也按MOSFET 42的阈值电压Vth的量而扩展，从而能够以更低的电压VCC使高侧型IPS10工作。

在MOSFET 86截止时，迟滞生成部52的MOSFET 95也截止。因此，由于在与MOSFET95串联连接的耗尽型MOSFET 94中没有电流流通，所以MOSFET 91截止，从而使二极管81成为有效。由此，成为二极管81与齐纳二极管82连接起来的状态，齐纳二极管82接下来击穿时是电压VCC达到了齐纳二极管82的击穿电压Vz加上二极管81的正向电压Vf而得的电压时。

由此，该低电压检测电路50具有下述的迟滞特性，即通过电压VCC降低至击穿电压Vz以下而将内部接地端设为接地电位，并且通过电压VCC高于电压(Vz+Vf)而使内部接地端恢复为原本的电压。

图4是表示第二实施方式的高侧型IPS的构成例的图。在该图4中，关于与图1示出的构成要素相同的构成要素标注相同的符号并省略其详细的说明。应予说明，虽然低电压检测电路50与图2示出的电路同样，具有低电压检测部51以及迟滞生成部52，但是在第二实施方式中，不需要齐纳二极管88并且低电位侧端子与接地端子13连接。

在第二实施方式的高侧型IPS 10a中，改变第一实施方式的高侧型IPS 10的内部接地端生成电路40而形成为内部接地端生成电路40a。即，内部接地端生成电路40a具有P沟道MOSFET 41、42、齐纳二极管44、电流源45、P沟道MOSFET 46、以及与电路47。

MOSFET 46的源极端子与电源端子11连接，MOSFET 46的栅极端子与接收高侧输入信号INH的端子连接，MOSFET 46的漏极端子与齐纳二极管44的阳极端子连接。

与电路47的一个输入端子与低电压检测电路50的输出端子连接，与电路47的另一个输入端子与接收低侧输入信号INL的端子连接。与电路47的输出端子与构成吸取强化电路的N沟道MOSFET 60a的栅极端子连接。MOSFET 60a的漏极端子与连接节点N1的内部接地端连接，MOSFET 60a的源极端子与接地端子13连接。

根据该高侧型IPS 10a，在使负载2进行截止工作时，高侧输入信号INH是VCC-5V的电压信号，低侧输入信号INL成为0V接地电位的电压信号。因此，MOSFET 41、46成为导通状态，MOSFET 42、60a成为截止状态。此时，由于连接节点N1的内部接地端被上拉为电压VCC，所以驱动电路30不工作。

在使负载2进行导通工作时，高侧输入信号INH是电压VCC的电压信号，低侧输入信号INL成为以接地电位为基准的5V的电压信号。另外，若蓄电池1的电压未降低则低电压检测电路50输出接地电位。因此，MOSFET41、46成为截止状态，MOSFET 42成为源极跟随工作状态。此时，连接节点N1的内部接地端成为VCC-5V，在驱动电路30施加5V的电源电压，从而使主MOSFET 20接通。

接着，在为了使负载2进行导通工作而低侧输入信号INL成为以接地电位为基准的5V的电压信号时，如果低电压检测电路50检测到蓄电池1的电压VCC降低的情况，则低电压检测电路50输出电压VCC。此时，由于在与电路47的一个输入端子以及另一个输入端子输入高电平的电压信号，所以与电路47输出高电平的电压信号，从而使强化吸取的MOSFET 60a成为导通状态。由此，由于内部接地端与接地端子13连接，所以能够使不能低于进行源极跟随工作的MOSFET 42的阈值电压Vth的内部接地端的电位降低到接地电平。

图5是表示第三实施方式的高侧型IPS的构成例的图。在该图5中，关于与图4示出的构成要素相同的构成要素标注相同的符号而省略其详细的说明。

在第三实施方式的高侧型IPS 10b中，改变第二实施方式的高侧型IPS 10a的内部接地端生成电路40a而形成为内部接地端生成电路40b。在内部接地端生成电路40b中，将进行源极跟随工作的MOSFET 42的负载设为电阻48。即，电阻48的一个端子与电源端子11连接，电阻48的另一个端子与MOSFET42的源极端子以及内部接地端连接。

根据该高侧型IPS 10b，在使负载2进行导通工作时，高侧输入信号INH是电压VCC的电压信号，低侧输入信号INL成为以接地电位为基准的5V的电压信号。另外，若蓄电池1的电压未降低，则低电压检测电路50输出接地电位。因此，MOSFET 46成为截止状态，MOSFET42成为源极跟随工作状态。此时，连接节点N1的内部接地端成为VCC-5V，对驱动电路30施加VCC与VCC-5V之间的电位差即5V电压作为电源电压，从而使主MOSFET 20接通。

接着，在为了使负载2进行导通工作而输入以接地电位作为基准的5V的低侧输入信号INL时，如果低电压检测电路50检测到蓄电池1的电压VCC降低的情况，则低电压检测电路50输出电压VCC。此时，强化吸取的MOSFET60a成为导通状态，并且由于内部接地端与接地端子13连接，所以内部接地端的电位降低至接地电平。

应予说明，在第三实施方式中，虽然进行源极跟随工作的MOSFET 42的负载由电阻48构成，但是能够将第一实施方式中的内部接地端生成电路40的MOSFET 41替换为电阻。另外，在以上的实施方式中，虽然使用功率MOSFET作为对负载供给电源的元件，但是也可以将功率MOSFET替换为IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)。在该情况下，使用了IGBT时的工作与使用功率MOSFET时的工作相同。

关于上述而言仅表示本发明的原理。进而，对于本领域的技术人员而言能够进行多种变形、变化，并且本发明并不限于上述所示、所说明的准确的构成以及应用例，相应的所有的变形例以及等同物均视为由所附的权利要求及其等同物要求的本发明的范围。

Claims (7)

1.一种半导体装置，具有电源端子、输出端子和接地端子，其特征在于，具备：

N沟道的主MOSFET，其连接于所述电源端子与所述输出端子之间；

驱动电路，其以所述电源端子与内部接地端之间的电位差作为电源而工作，并且驱动所述主MOSFET；

内部接地端生成电路，其设置于所述电源端子与所述接地端子之间而生成所述内部接地端；

N沟道的第一MOSFET，其设置于所述内部接地端生成电路的输出端子与所述接地端子之间；以及

低电压检测电路，其设置于所述电源端子与所述接地端子之间，并且检测所述电源端子与所述接地端子之间的电压低于了预定的电压而将所述第一MOSFET导通。

2.根据权利要求1所述的半导体装置，其特征在于，

所述低电压检测电路具有：

低电压检测用齐纳二极管，其与所述电源端子连接，并且在所述电源端子与所述接地端子之间的电压低于所述低电压检测用齐纳二极管的击穿电压时，在所述低电压检测用齐纳二极管中不流通电流；

第一恒流二极管以及第二恒流二极管，其由耗尽型MOSFET构成，并且在所述低电压检测用齐纳二极管与所述接地端子之间串联连接；

第三恒流二极管，其由耗尽型MOSFET构成，并且连接于所述电源端子与所述低电压检测电路的输出端子之间；以及

N沟道的第二MOSFET，其连接于所述低电压检测电路的输出端子与所述接地端子之间，并且在所述低电压检测用齐纳二极管的击穿消失并且所述第一恒流二极管与所述第二恒流二极管的连接部的电位降低时，所述第二MOSFET截止。

3.根据权利要求1所述的半导体装置，其特征在于，具备：

与电路，其仅在所述低电压检测电路检测到所述电源端子与所述接地端子之间的电压低于预定的电压且接收到对所述主MOSFET进行导通驱动的信号时，将所述第一MOSFET导通。

4.一种半导体装置，具有电源端子、输出端子和接地端子，其特征在于，具备：

N沟道的主MOSFET，其连接于所述电源端子与所述输出端子之间；

驱动电路，其以所述电源端子与内部接地端之间的电位差作为电源而工作，并且驱动所述主MOSFET；

内部接地端生成电路，其具有：与所述电源端子连接并且在对所述主MOSFET进行导通驱动时被截止的P沟道的第一MOSFET、与所述第一MOSFET串联连接并且将与所述第一MOSFET的第一连接节点设为所述内部接地端的P沟道的第二MOSFET、连接于所述第二MOSFET与所述接地端子之间并且在对所述主MOSFET进行导通驱动时被导通的N沟道的第三MOSFET、连接于所述电源端子与所述第二MOSFET的栅极端子之间并且生成用来生成所述电位差的基准电压的齐纳二极管、以及连接于所述第二MOSFET的栅极端子与所述接地端子之间的电流源；

N沟道的第四MOSFET，其连接于第二连接节点与所述第一连接节点之间，所述第二连接节点是连接所述第二MOSFET与所述第三MOSFET的节点；以及

低电压检测电路，其连接于所述电源端子与所述第二连接节点之间，并且检测所述电源端子与所述第二连接节点之间的电压低于了预定的电压而将所述第四MOSFET导通。

5.根据权利要求4所述的半导体装置，其特征在于，

所述低电压检测电路具有：

低电压检测用齐纳二极管，其与所述电源端子连接，并且在所述电源端子与所述第二连接节点之间的电压低于所述低电压检测用齐纳二极管的击穿电压时，在所述低电压检测用齐纳二极管中不流通电流；

第一恒流二极管以及第二恒流二极管，其由耗尽型MOSFET构成，并且在所述低电压检测用齐纳二极管与所述第二连接节点之间串联连接；

第三恒流二极管，其由耗尽型MOSFET构成，并且连接于所述电源端子与所述第四MOSFET的栅极端子之间；以及

N沟道的第五MOSFET，其连接于所述第四MOSFET的栅极端子与所述第二连接节点之间，并且在所述低电压检测用齐纳二极管的击穿消失并且所述第一恒流二极管与所述第二恒流二极管的连接部的电位降低时，所述第五MOSFET截止而将所述第四MOSFET导通。

6.根据权利要求5所述的半导体装置，其特征在于，

所述低电压检测电路具有迟滞生成部，

所述迟滞生成部具有：与所述低电压检测用齐纳二极管串联连接的二极管；与所述二极管并联连接的P沟道的第六MOSFET；在将所述第五MOSFET导通时而导通的N沟道的第七MOSFET；以及第三恒流二极管和第四恒流二极管，其由耗尽型MOSFET构成，在所述电源端子与所述第七MOSFET之间串联连接，并且在所述第七MOSFET导通时以彼此之间的连接部的电位使所述第六MOSFET导通。

7.根据权利要求4～6中的任一项所述的半导体装置，其特征在于，具备：P沟道的第八MOSFET，其连接于所述电源端子与所述第二连接节点之间，并且在所述第一MOSFET导通时所述第八MOSFET被导通。

Images