CN112909162A - 一种具有超晶格结构缓冲层的相变存储单元及制备方法 - Google Patents
一种具有超晶格结构缓冲层的相变存储单元及制备方法 Download PDFInfo
- Publication number
- CN112909162A CN112909162A CN202110006769.4A CN202110006769A CN112909162A CN 112909162 A CN112909162 A CN 112909162A CN 202110006769 A CN202110006769 A CN 202110006769A CN 112909162 A CN112909162 A CN 112909162A
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- sublayers
- sub
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000012782 phase change material Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 229910002899 Bi2Te3 Inorganic materials 0.000 claims description 14
- 229910017629 Sb2Te3 Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- -1 Chalcogenide Compound Chemical class 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有超晶格结构缓冲层的相变存储单元及制备方法,属于微纳米电子技术领域。一种具有超晶格结构缓冲层的相变存储单元利用周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构作为缓冲层,第一子层和第二子层的材料均为热电材料。热电材料具有较低的热导率,同时,由于超晶格材料的层厚度会影响膜密度,通过减小膜密度可以减小热导率。因此,用热电材料的超晶格结构薄膜作为缓冲层,可以利用薄膜的低热导率提高缓冲层的保温性和隔热效果,从而减少相变材料与电极之间的热传导,减少相变材料向外的热辐射,进而降低操作功耗。
Description
技术领域
本发明涉及微纳米电子技术领域,特别涉及一种具有超晶格结构缓冲层的相变存储单元及制备方法。
背景技术
半导体产业作为现代信息产业的基础和核心,是关系国民经济和社会发展全局的战略性产业,而存储器在半导体产业中占据了重要地位。而相变存储器作为一种新型非易失性存储技术,与传统存储器相比,其具有存储单元面积小、信息保持时间长、读写操作电压低、抗辐射性能强等优势。
相变存储器的存储原理是利用电脉冲产生的焦耳热使得相变存储材料单元在阻态较低的晶态和阻态较高的非晶态之间切换。传统相变存储器件中,这两个过程存在较大的热量耗散,因此总体能耗相对较高。为适应大规模集成的信息存储的要求,相变存储单元的低功耗方向研究显得格外重要。目前减小相变存储器件功耗的方案主要围绕在改善相变材料的本征性能上,比如相变材料掺杂,而传统相变存储结构的热量耗散问题急需解决。
发明内容
为了满足降低相变存储单元的操作功耗,本发明实施例提供了一种具有超晶格结构缓冲层的相变存储单元及其制备方法。所述技术方案如下:
一方面,本发明实施例提供了一种具有超晶格结构缓冲层的相变存储单元,包括衬底以及依次设置在所述衬底上的底电极、缓冲层、相变材料层和顶电极,所述缓冲层包括周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构,所述第一子层和所述第二子层的材料均为热电材料。
可选地,所述第一子层的材料为Sb2Te3,所述第二子层的材料为Bi2Te3。
可选地,所述第一子层的厚度为2~5nm,所述第二子层的厚度为2~5nm。
可选地,所述第一子层和第二子层的交替层叠周期次数n为10~30。
可选地,所述相变材料层的厚度为50~100nm。
另一方面,本发明实施例还提供了一种具有超晶格结构缓冲层的相变存储单元的制备方法,所述方法包括:
提供一衬底;
在所述衬底上形成底电极;
在所述底电极上制备缓冲层,所述缓冲层包括周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构,所述第一子层和所述第二子层的材料均为热电材料;
在所述缓冲层上制备相变材料层;
在所述相变材料层制备顶电极。
可选地,所述第一子层的材料为Sb2Te3,所述第二子层的材料为Bi2Te3。
可选地,所述第一子层的厚度为2~5nm,所述第二子层的厚度为2~5nm。
可选地,所述第一子层和所述第二子层的交替层叠周期次数n为10~30。
可选地,所述方法还包括:在所述缓冲层上制备相变材料层之前,对所述缓冲层在氮气气氛中进行退火处理,退火时间10min,退火温度为400℃。
本发明实施例提供的技术方案带来的有益效果至少包括:
本发明实施例中的相变存储单元利用周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构作为缓冲层,第一子层和第二子层的材料均为热电材料。热电材料具有较低的热导率,同时,由于超晶格材料的层厚度会影响膜密度,通过减小膜密度可以减小热导率。因此,用热电材料的超晶格结构薄膜作为缓冲层,可以利用薄膜的低热导率提高缓冲层的保温性和隔热效果,从而减少相变材料与电极之间的热传导,减少相变材料向外的热辐射,进而降低操作功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种具有超晶格结构缓冲层的相变存储单元的结构示意图;
图2是在Set/Reset操作过程中的单元电阻随操作电压变化的曲线图;
图3是本发明实施例提供的一种具有超晶格结构缓冲层的相变存储单元的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种具有超晶格结构缓冲层的相变存储单元及其制备方法,图1是本发明实施例提供的一种具有超晶格结构缓冲层的相变存储单元的结构示意图,如图1所示。一种具有超晶格结构缓冲层的相变存储单元包括衬底100以及依次设置在衬底100上的底电极200、缓冲层、相变材料层400和顶电极500,缓冲层包括周期性交替层叠的n个第一子层301和n个第二子层302构成的超晶格结构,第一子层301和第二子层302的材料均为热电材料。
热电材料是一种能将热能和电能相互转换的功能材料。热电材料ZT值是材料的热电优值。材料的热电效率可定义热电优值(Thermoelectric figure of merit)ZT来评估:ZT=α^2Tσ/κ,其中α为Seebeck系数,σ为电导率,κ为热导率,T为温度。提高热电材料的热电转换效率,需要提高Seebeck系数和电导率,减小热导率。因此,与其他材料相比,热电材料具有较低的热导率,越低的热导率意味着越优越的保温和隔热性能。
当超晶格结构薄膜处在超薄厚度时,膜密度会随着层厚度发生巨大变化,而薄层的膜密度与热导率之间的关系如下:
k=(n/nbulk)3/2kbulk
其中,k为热导率,n为膜密度,kbulk为层厚度较大(非超薄)下的热导率,nbulk为层厚度较大(非超薄)下的膜密度。层厚度较大(非超薄)下的热导率和膜密度是材料体积较大时的热导率和膜密度,是材料的本征属性,是一个常数。由上述公式可知,在材料很薄的时候,薄层对应的热导率与薄层的膜密度成正比。
由于超晶格材料的层厚度可以影响膜密度,通过减小膜密度可以减小热导率。因此,用热电材料的超晶格结构薄膜作为缓冲层,可以利用薄膜的低热导率提高缓冲层的保温性和隔热效果,从而提高器件的热电性能,减少相变材料与电极之间的热传导,减少相变材料向外的热辐射,进而器件的降低操作功耗。
可选地,第一子层301的材料为Sb2Te3,第二子层302的材料为Bi2Te3。硫系化合物Sb2Te3和Bi2Te3晶体结构相近,带隙略有不同,具有相似的热膨胀系数,可以在制备超晶格结构时形成良好的异质界面。
下面以具有超晶格结构Sb2Te3/Bi2Te3作为缓冲层的相变存储单元为例具体说明。图2是在Set/Reset操作过程中的单元电阻随操作电压变化的曲线图。包含上述相变存储单元的相变存储器器件set/reset过程中的电阻-电压的测试是采用Agilent-B1500A半导体器件分析测试仪来获得电阻随电压的变化曲线。图2中所采用的电压脉冲的脉宽均为50ns。
由于在相变存储器中,reset过程中所需要的电压脉冲要比set过程的高,因此在降低功耗方面,主要关注reset操作中电压的降低。图2表示的是器件在set/reset操作过程中的电阻随电压的变化曲线,很明显的,未加入缓冲层的器件的reset电压大约在2V,以Sb2Te3/Bi2Te3超晶格作为缓冲层的器件的reset电压约降低了0.2V。并且从图2中set过程的电阻随电压变化曲线中,发现以Sb2Te3/Bi2Te3超晶格作为缓冲层的器件的set操作的阈值电压也比不加入缓冲层的器件低。并且图2显示以Sb2Te3/Bi2Te3超晶格作为缓冲层的器件即使在电压脉冲为10ns时仍然可以实现reset操作。综合上面的数据可知,利用Sb2Te3/Bi2Te3超晶格结构作为缓冲层,可以有效降低相变存储器单元操作电压,从而降低了整个器件的操作功耗。
本发明实施例提供了一种具有超晶格结构缓冲层的相变存储单元的制备方法,图3是本发明实施例提供的一种具有超晶格结构缓冲层的相变存储单元的制备方法的流程图,如图3所示,该方法包括:
提供一衬底;
在衬底上形成底电极;
在底电极上制备缓冲层,缓冲层包括周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构,第一子层和第二子层的材料均为热电材料;
在缓冲层上制备相变材料层;
在相变材料层制备顶电极。
用热电材料的超晶格结构薄膜作为缓冲层,可以利用薄膜的低热导率提高材料的保温性和隔热效果,从而减少相变材料与电极之间的热传导,减少相变材料向外的热辐射,进而降低操作功耗。
具体地,该方法可以包括:
S11:提供一衬底。
在本实施例中,衬底100可以选用半导体衬底100。具体地,半导体衬底100可以是晶相为<100>、表面有一层二氧化硅的硅片。
实现时,可以先对衬底100进行清洗,将硅片依次放置在丙酮,酒精中进行超声洗涤,约十分钟;超声完成后使用氮气枪将表面残留的液体吹净烘干待用。在清洗完成的硅片上,使用等离子体增强化学气相沉积法或者原子层沉积生长一层致密的二氧化硅。
S12:在衬底上制备底电极。
实现时,可以在衬底100上通过磁控溅射一层金属层,作为底电极200。
S13:在底电极上制备缓冲层,缓冲层包括周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构,第一子层和第二子层的材料均为热电材料。
具体地,在底电极200上依次制备第一子层301和第二子层302,直到完成交替层叠周期次数n,n为正整数。
可选地,超晶格结构中第一子层301和第二子层302的交替层叠周期次数n为10~30。第一子层301的厚度为2~5nm,第二子层302的厚度为2~5nm。
在一些实施例中,第一子层301的材料为Sb2Te3,第二子层302的材料为Bi2Te3。Sb2Te3/Bi2Te3超晶格结构薄膜可以通过磁控溅射法交替沉积获得。
可选地,将制备好的Sb2Te3/Bi2Te3超晶格结构薄膜在氮气气氛中退火处理10min,退火温度为400℃,以消除或减小界面晶格损伤。
在其他实施例中,第一子层301和第二子层302也可以通过沉积的方法制备。沉积可以包括采用物理气相沉积、化学气相沉积、分子束外延、原子层沉积或金属有机物沉积等方法。
S14:在缓冲层上制备相变材料层。
具体地,可以采用磁控溅射法在缓冲层上制备相变材料层400。
可选地,相变材料可以是硫系化合物相变材料,例如,GeTe、Sb2Te3、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、GaSb、GaTe等。
可选地,相变材料层400的厚度可以为50~100nm。
S15:在相变材料层制备顶电极。
实现时,可以在相变材料层400上通过磁控溅射一层金属层,作为顶电极500。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有超晶格结构缓冲层的相变存储单元,其特征在于,所述相变存储单元包括:
衬底以及依次设置在所述衬底上的底电极、缓冲层、相变材料层和顶电极,所述缓冲层包括周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构,所述第一子层和所述第二子层的材料均为热电材料。
2.根据权利要求1所述的相变存储单元,其特征在于,所述第一子层的材料为Sb2Te3,所述第二子层的材料为Bi2Te3。
3.根据权利要求1或2所述的相变存储单元,其特征在于,所述第一子层的厚度为2~5nm,所述第二子层的厚度为2~5nm。
4.根据权利要求1或2所述的相变存储单元,其特征在于,所述第一子层和所述第二子层的交替层叠周期次数n为10~30。
5.根据权利要求4所述的相变存储单元,其特征在于,所述相变材料层的厚度为50~100nm。
6.一种具有超晶格结构缓冲层的相变存储单元的制备方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成底电极;
在所述底电极上制备缓冲层,所述缓冲层包括周期性交替层叠的n个第一子层和n个第二子层构成的超晶格结构,所述第一子层和所述第二子层的材料均为热电材料;
在所述缓冲层上制备相变材料层;
在所述相变材料层制备顶电极。
7.根据权利要求6所述的制备方法,其特征在于,所述第一子层的材料为Sb2Te3,所述第二子层的材料为Bi2Te3。
8.根据权利要求6或7所述的制备方法,其特征在于,所述第一子层的厚度为2~5nm,所述第二子层的厚度为2~5nm。
9.根据权利要求6或7所述的制备方法,其特征在于,所述第一子层和所述第二子层的交替层叠周期次数n为10~30。
10.根据权利要求6或7所述的制备方法,其特征在于,所述方法还包括:在所述缓冲层上制备相变材料层之前,对所述缓冲层在氮气气氛中进行退火处理,退火时间10min,退火温度为400℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110006769.4A CN112909162A (zh) | 2021-01-05 | 2021-01-05 | 一种具有超晶格结构缓冲层的相变存储单元及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110006769.4A CN112909162A (zh) | 2021-01-05 | 2021-01-05 | 一种具有超晶格结构缓冲层的相变存储单元及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112909162A true CN112909162A (zh) | 2021-06-04 |
Family
ID=76112237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110006769.4A Pending CN112909162A (zh) | 2021-01-05 | 2021-01-05 | 一种具有超晶格结构缓冲层的相变存储单元及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112909162A (zh) |
-
2021
- 2021-01-05 CN CN202110006769.4A patent/CN112909162A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rodrıguez Contreras et al. | Resistive switching in metal–ferroelectric–metal junctions | |
JP6238495B2 (ja) | 結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法 | |
CN111463346B (zh) | 一种ots选通材料、ots选通单元及其制备方法和存储器 | |
CN105762277B (zh) | 一种类超晶格锡硒/锑纳米相变薄膜及其制备与应用 | |
WO2021003904A1 (zh) | 一种相变存储器及其制作方法 | |
CN112242487B (zh) | 一种具有类超晶格结构的选通管及其制备方法 | |
CN110931635B (zh) | 低密度变化的超晶格相变薄膜、相变存储器及其制备方法 | |
CN104795494A (zh) | 用于高速相变存储器的GeTe/Sb类超晶格相变薄膜材料及其制备方法 | |
CN110212088B (zh) | 一种二维材料相变存储单元 | |
CN102959658A (zh) | 通过嵌入隧穿纳米结构的高能量存储电容器 | |
WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
WO2022127595A1 (zh) | 一种具有类超晶格结构的选通管及其制备方法 | |
CN110571235A (zh) | 一种三维超晶格相变存储阵列及其制备方法与应用 | |
CN106601908A (zh) | 一种锑锗多层纳米复合相变材料及其制备和应用 | |
CN113078262B (zh) | 一种具有类超晶格材料功能层的忆阻器及其制备方法 | |
CN103594621B (zh) | 一种相变存储单元及其制备方法 | |
US20130292629A1 (en) | Phase change memory cell and fabrication method thereof | |
CN112909162A (zh) | 一种具有超晶格结构缓冲层的相变存储单元及制备方法 | |
CN106185800B (zh) | 一种GeTe/Ge类超晶格纳米相变薄膜材料及其制备方法和应用 | |
CN113078260B (zh) | 一种基于二维电子气的互补型忆阻器及其制备方法 | |
TWI299567B (en) | Phase change memory and method of fabricating thereof | |
CN110571329B (zh) | 一种高可靠性相变材料和相变存储器及制备方法 | |
CN107369760B (zh) | 一种用于相变存储器的相变薄膜及其制备方法 | |
CN101414481B (zh) | 基于SiSb复合材料的相变存储器单元 | |
US20190088868A1 (en) | Memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |