CN112909016A - 三维存储器及其制备方法 - Google Patents

Abstract

本申请提供了一种三维存储器及其制备方法。制备三维存储器的方法包括：在衬底上形成叠层结构，并形成贯穿叠层结构并延伸至衬底的栅线间隙；在栅线间隙中填充多晶硅层；以及对多晶硅层进行退火处理以消除多晶硅层的填充空洞。根据该制备方法，可使多晶硅层填充满栅极间隙，从而有效地降低晶圆形变。

Description

三维存储器及其制备方法

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

背景技术

在常规的三维存储器的制备工艺中，存储阵列的堆叠结构构建在衬底(例如，硅晶圆)上，并且随着堆叠层数的增加，三维存储器包括的介质薄膜层(例如，氧化硅层、氮化硅层、多晶硅层和原硅酸四乙酯(TEOS)层)变得越来越复杂。当多个层堆叠时，应力可能在晶圆中累积并导致上述介质薄膜层形变。其他的制造工艺(例如，刻蚀、填充和热处理)还可能进一步加剧应力和介质薄膜层形变的问题。当介质薄膜层的形变超过一定限度时，最终可能导致晶圆发生弯曲或者无法在机台中进行处理。

此外，在常规的三维存储器的制备工艺中，需要在三维存储器的沟道孔中导通存储单元工作的电路，具体地，例如需要对三维存储器包括的多个介质薄膜层进行多次刻蚀，然而，随着堆叠层数的增加，由于应力等因素的影响，使得多个层彼此之间的套刻精度(OVL)难以控制，因此，影响制备的三维存储器的电性能，导致其可靠性劣化或晶圆测试良率低。

发明内容

本申请提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器及其制备方法。

本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在衬底上形成叠层结构，并形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙；在所述栅线间隙中填充多晶硅层；以及对所述多晶硅层进行退火处理以消除所述多晶硅层的填充空洞。

在本申请一个实施方式中，对所述多晶硅层进行退火处理以消除所述多晶硅层的填充空洞包括：通过调节退火处理的作用深度以消除多晶硅结晶的应力以及消除所述多晶硅层的填充空洞。

在本申请一个实施方式中，通过调节退火处理的作用深度以消除所述多晶硅层的填充空洞包括：通过调节准分子激光退火工艺中准分子激光对所述多晶硅层的扫描深度以消除多晶硅结晶的应力以及消除所述多晶硅层的填充空洞。

在本申请一个实施方式中，通过调节准分子激光退火工艺中准分子激光对所述多晶硅层的扫描深度以消除多晶硅结晶的应力以及消除所述多晶硅层的填充空洞包括：在执行所述准分子激光退火工艺之前，在填充的所述多晶硅层的、具有第一深度的局部区域具有所述填充空洞，通过控制所述扫描深度，调整所述局部区域的结晶状态，以消除所述局部区域的多晶硅结晶的应力，并减小所述局部区域的所述填充空洞的尺寸和改变所述局部区域的所述填充空洞的位置，直至所述局部区域的所述填充空洞消失。

在本申请一个实施方式中，调节准分子激光退火工艺中准分子激光对所述多晶硅层的扫描深度包括：调整所述准分子激光的波长、能量密度、扫描速度和束斑重叠率以调节所述扫描深度。

在本申请一个实施方式中，所述准分子激光的扫描区域仅为所述栅线间隙。

在本申请一个实施方式中，在所述栅线间隙中填充多晶硅层包括：通过沉积工艺在所述栅线间隙中形成所述多晶硅层。

在本申请一个实施方式中，在所述栅线间隙中填充多晶硅层之前，所述方法还包括：在所述栅线间隙的内壁或内侧壁上形成阻隔层。

在本申请一个实施方式中，形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙之前，所述方法还包括：在所述叠层结构中形成贯穿所述叠层结构并延伸至所述衬底的沟道孔；在所述沟道孔的底部形成外延层；以及在所述沟道孔的内侧壁和所述外延层的远离所述衬底的表面上形成与所述外延层连接的沟道层。

在本申请一个实施方式中，在所述栅线间隙中填充多晶硅层之前，所述方法还包括：所述衬底的与所述栅线间隙对应的部分形成公共源极。

在本申请一个实施方式中，形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙之前，所述方法还包括：在所述叠层结构中形成贯穿所述叠层结构并延伸至所述衬底的沟道孔；在所述沟道孔的内壁上依次形成功能层和沟道层；去除延伸至所述衬底中的所述功能层的侧面部分以暴露所述沟道层；以及在所述衬底中形成延伸穿过暴露的所述沟道层的导电层。

在本申请一个实施方式中，在所述栅线间隙中填充多晶硅层之前，所述方法还包括：所述衬底的与所述栅线间隙对应的部分形成绝缘层。

本申请另一方面提供了一种三维存储器，包括：衬底；叠层结构，设置于所述衬底的一侧，并包括交替叠置的栅极层和电介质层；沟道结构，贯穿所述叠层结构并延伸至所述衬底中；以及栅线间隙结构，包括贯穿所述叠层结构并延伸至所述衬底的栅线间隙以及设置于所述栅线间隙内的多晶硅层，其中，所述多晶硅层填充满所述栅线间隙。

在本申请一个实施方式中，所述沟道结构包括沟道孔、在所述沟道孔的底部形成的外延层、在所述沟道孔的内侧壁和所述外延层的远离所述衬底的表面上形成的沟道层以及设置于所述沟道孔内的填充层。

在本申请一个实施方式中，所述衬底包括导电层；以及所述沟道结构包括沟道孔以及在所述沟道孔的内壁上依次形成的功能层和沟道层，其中，所述沟道层的侧面部分与所述导电层连接。

本申请提供的三维存储器及其制备方法，在三维存储器的栅线间隙中填充多晶硅层，并通过调节退火工艺的作用深度，可使多晶硅层填充满栅极间隙，从而有效地降低晶圆形变。

附图说明

通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：

图1是根据本申请一实施方式的三维存储器的制备方法流程图；

图2是根据本申请第一实施方式的制备方法的工艺示意图；

图3是根据本申请第一实施方式的制备方法的工艺示意图；

图4是根据本申请一实施方式制备方法的、在叠层结构中形成栅线间隙结构后所形成的结构的俯视图；

图5是根据本申请第二实施方式的制备方法的工艺示意图；

图6是根据本申请第二实施方式的制备方法的工艺示意图；

图7是根据本申请第一实施方式的制备方法的工艺示意图；以及

图8是根据本申请第二实施方式的制备方法的工艺示意图。

具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。

应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区域分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一侧也可被称作第二侧，第一窗口也可称为第二窗口，反之亦然。

在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。

还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。

此外，在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。

图1是根据本申请一实施方式的三维存储器的制备方法1000的流程图。如图1所示，本申请提供一种三维存储器的制备方法1000包括：

S1，在衬底上形成叠层结构，并形成贯穿叠层结构并延伸至衬底的栅线间隙。

S2，在栅线间隙中填充多晶硅层。

S3，对多晶硅层进行退火处理以消除多晶硅层的填充空洞。

下面将结合图2至图8详细说明上述制备方法1000的各个步骤的具体工艺。

步骤S1

图2是根据本申请一个实施方式制备方法的、在叠层结构200中形成栅极层230和栅线间隙410后所形成的结构的剖面示意图。

如图2所示，步骤S1在衬底上形成叠层结构，并形成贯穿叠层结构并延伸至衬底的栅线间隙可例如包括：制备衬底100；在衬底100的一侧形成叠层结构200；在叠层结构200中形成沟道结构300，沟道结构300沿叠层结构200的厚度方向贯穿叠层结构200并延伸至衬底100中；以及在叠层结构200中形成与沟道结构300具有间距的栅线间隙410，栅线间隙410沿叠层结构200的厚度方向贯穿叠层结构200并延伸至衬底100中。

具体地，衬底100可例如是复合衬底，用于支撑在其上的器件结构。可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺依次设置多个由不同材料制备的层以形成衬底100。

在本申请的一个实施方式中，衬底100的制备材料可选择任何适合的半导体材料，例如可为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或砷化镓等Ⅲ-Ⅴ族化合物。进一步地，衬底100可选择单晶硅。

在形成衬底100之后，可通过一个或多个薄膜沉积工艺在衬底100的一侧形成叠层结构200，薄膜沉积工艺可包括但不限于CVD、PVD、ALD或其任何组合，本申请对此不作限定。叠层结构200可包括多对彼此交替地堆叠的绝缘层210和栅极牺牲层(未示出)。例如，叠层结构200可包括64对、128对或多于128对的绝缘层210和栅极牺牲层。在一些实施方式中，绝缘层210和栅极牺牲层可分别包括第一电介质材料和与第一电介质材料不同的第二电介质材料。用于形成绝缘层210和栅极牺牲层的示例性材料可分别包括氧化硅和氮化硅。氧化硅层可用作隔离堆叠层，而氮化硅层可以用作牺牲堆叠层。随后可刻蚀掉牺牲堆叠层，并用包括导电材料的导体层替换牺牲堆叠层。

上文中对单个叠层结构200的制备方法进行了说明。事实上，随着三维存储器存储量需求的不断增加，存储叠层逐渐增大。为突破传统工艺极限的限制，可采用双堆叠技术或多堆叠技术，通过在叠层结构的厚度的方向上依次堆叠的N个(N≥2)子叠层结构形成叠层结构，其中，每个子叠层结构可包括多个交替层叠设置的绝缘层和栅极牺牲层。每个子叠层结构的层数可相同，也可不同。然而本领域技术人员可以理解的是，可以在多叠层结构或单叠层结构的基础上进行后续制备工艺。

沟道结构300包括填充有半导体层和复合电介质层的沟道孔310。沟道孔310可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成。也可执行其他制造工艺，例如包括光刻、清洁和化学机械抛光的图案化工艺等。沟道孔310可具有贯穿叠层结构200并延伸至衬底100的圆柱形或柱形形状。

进一步地，在采用多堆叠技术形成叠层结构后，叠层结构可包括N个子叠层结构，相应地，沟道孔也可包括N个子沟道孔，其中，N个子叠层结构与N个子沟道孔一一对应，N≥2。采用多堆叠技术在叠层结构中形成沟道孔可包括：在衬底的一侧形成第一子叠层结构并形成贯穿第一子叠层结构以及延伸至衬底中的第一子沟道孔；继续形成后续子叠层结构和子沟道孔，直到形成第N子叠层结构和第N子沟道孔，其中除第N子沟道孔之外的N-1个子沟道孔中相应地填入有N-1个填孔牺牲层；以及基于第N子沟道孔去除N-1个填孔牺牲层，使得N个子沟道孔中上下相邻的子沟道孔彼此至少部分对准，得到沟道孔。

沟道孔310延伸至衬底100并在衬底100中形成凹槽(未示出)，可通过选择性外延生长(SEG)工艺在凹槽中形成外延层340，具体地，可通过利用从衬底100外延地生长的半导体材料填充凹槽来形成外延层340。用于外延地生长外延层340的制造工艺可包括但不限于：气相外延(VPE)、液相外延(LPE)、分子束外延(MPE)或者其任意组合。外延层340可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和其它适当半导体材料中的至少一种。

在形成外延层340后，可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺，在外延层340的远离衬底100的上表面和沟道孔310的内侧壁上形成功能层320和与外延层340连接的沟道层330。

具体地，功能层320可包括在沟道孔310的内壁上形成的以阻挡电荷流出的阻挡层(未示出)、在阻挡层的表面上以在三维存储器的操作期间存储电荷的电荷捕获层(未示出)、以及在电荷捕获层的表面上的隧道绝缘层(未示出)。阻挡层可包括一个或多个层，该一个或多个层可包括一种或多种材料。用于阻挡层的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高K电介质材料、另一种宽带隙材料等。电荷捕获层可包括一个或多个层，该一个或多个层可以包括一种或多种材料。用于电荷捕获层的材料可包括多晶硅、氮化硅、氮氧化硅、纳米晶体硅、另一种宽带隙材料等。隧道绝缘层可以包括一个或多个层，该一个或多个层可以包括一种或多种材料。用于隧道绝缘层的材料可包括氧化硅、氮化硅、氮氧化硅、诸如氧化铝或氧化铪的高K电介质材料、另一种宽带隙材料等。

在一些实施方式中，功能层320可包括氧化物-氮化物-氧化物(ONO)结构。然而，在一些其他实施方式中，功能层320可具有不同于ONO配置的结构。例如，功能层320可包括氧化硅层、氮化硅层和另一氧化硅层。

沟道层330能够用于输运所需的电荷(电子或空穴)。根据本申请的一个示例性实施方式，在沟道孔310内形成与外延层340连接的沟道层330的步骤可包括：先在隧道绝缘层的表面形成保护层(未示出)；然后分别去除保护层、阻挡层、电荷捕获层以及隧道绝缘层的位于沟道孔310的底部(靠近衬底100)的部分，以暴露外延层340；去除剩余的保护层以暴露出隧道绝缘层的表面，并在外延层340的暴露的表面形成凹槽；以及在隧道绝缘层的表面和凹槽的表面形成沟道层330。

在一些实施方式中，沟道层330可包括硅，例如非晶硅、多晶硅或单晶硅。沟道层330的材质包括但不限于P型掺杂的多晶硅。与沟道孔310类似，沟道层330也延伸穿过叠层结构200并进入衬底100中。

根据本申请的一个实施方式的三维存储器的制备方法1000还包括：在沟道孔310的远离衬底100的顶部形成沟道插塞。

具体地，可采用填充介质层填充沟道孔310。填充介质层可包括氧化介质层，例如氧化硅等。进一步地，在填充过程中，可通过控制沟道填充工艺，在填充介质层中形成多个绝缘间隙以减轻结构应力。然后在填充介质层位于沟道孔310的顶部的部分中形成沟道插塞。沟道插塞的材料可选用与沟道层330相同的材料制备，例如P型掺杂的多晶硅等。

图4是根据本申请一个实施方式制备方法的、在叠层结构200中形成栅线间隙结构400后所形成的结构的俯视图。

如图4所示，在叠层结构200中可包括核心阵列区域01和阶梯区域02。根据一些实施方式，核心阵列区域可设置在叠层结构的中央，并包括两个在叠层结构的边缘的阶梯区域。根据一些实施方式，可将阶梯区域设置在在叠层结构的中央，并且将两个核心阵列区域设置在叠层结构的边缘。可通过栅线间隙结构400对叠层结构的核心区域进行分割，形成多个存储块区域。在一些实施方式中，属于一个存储块的三维存储器单元可在块擦除操作中一起被重置。进一步地，一对栅线间隙结构可在其间限定了一个存储块。

再次参考图2和图4，栅线间隙410可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成。栅线间隙410可延伸穿过叠层结构200，并沿叠层结构200的厚度方向贯穿叠层结构200并延伸至衬底100中。通过填充栅线间隙410可形成栅线间隙结构400。

具体地，在本申请的一个实施方式中，可在衬底100的设置叠层结构200的表面设定相互垂直的X方向和Y方向(第一方向和第二方向)，并将平行于该表面的平面设定为X-Y平面，将垂直于X-Y平面的方向设定为Z方向。

在核心区域01中包括多个沿Z方向贯穿叠层结构200并延伸至衬底100的沟道结构300。每个沟道结构300可具有在X-Y平面中的圆形形状，以及在X-Z平面和Y-Z平面中的柱形形状。可在核心区域01中，沿Y方向与沟道结构300间隔一定距离形成栅线间隙结构400。栅线间隙结构400贯穿叠层结构200并且在平行于衬底100的第一方向上(X方向)延伸，栅线间隙结构400将核心区域01分割成多个存储块区域，每个存储块区域包括阵列式排布的多个沟道结构300。

根据本申请的一个实施方式，本申请的三维存储器的制备方法1000还包括在叠层结构200中设置栅极层230的步骤。设置栅极层230的步骤可例如包括：基于栅线间隙410去除栅极牺牲层以形成牺牲间隙；在牺牲间隙内形成栅极层230。

具体地，可将栅线间隙410作为提供刻蚀剂和化学前体的通路，采用例如湿法腐蚀等工艺去除叠层结构200中的全部栅极牺牲层以形成牺牲间隙。可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在牺牲间隙中形成栅极层230。栅极层230可选用导电材料，例如钨(W)、钴(Co)、铜(Cu)、铝(Al)、掺杂晶体硅或者硅化物中的任意一种或者组合。

步骤S2

图3是根据本申请一个实施方式制备方法的、在栅线间隙410中填充多晶硅层440后所形成的结构的剖面示意图。

如图3所示，步骤S2在栅线间隙中填充多晶硅层可例如包括以下步骤：在本申请的一个实施方式中，在填充栅线间隙410的步骤之前，三维存储器的制备方法还包括在栅线间隙410的内侧壁形成阻隔层420；以及在衬底100的与栅线间隙410的对应的部分形成公共源极430。

具体地，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在栅线间隙410的内壁形成阻隔层，之后去除阻隔层的、形成在栅线间隙410底部的部分，仅保留形成在栅线间隙410的内侧壁的部分以形成阻隔层420。可选择例如氧化物等电介质材料形成阻隔层420，作为一种选择，也可选择与绝缘层210相同的材料形成阻隔层420，例如氧化硅。

在衬底100的、与栅线间隙410的底部对应的部分形成公共源极430，可采用例如离子注入工艺于栅线间隙410的底部对应的衬底100中进行例如N型离子注入，以形成公共源极430。

进一步地，本申请的三维存储器的制备方法1000还包括在栅线间隙410中填充多晶硅层440以形成栅线间隙结构400。

具体地，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在栅线间隙410中填充多晶硅层440。作为一种选择，也可采用溅镀或沉积等方式形成非晶硅层。然后，可采用例如退火结晶制程使非晶硅层转化为多晶硅层440。

图5是根据本申请另一实施方式制备方法的、在叠层结构200中形成栅极层230和栅线间隙410后所形成的结构的剖面示意图。图6是根据本申请另一实施方式制备方法的、在栅线间隙410中填充多晶硅层440后所形成的结构的剖面示意图。

在本申请的另一实施方式中，基于三维存储器最终结构的不同，本申请提供的三维存储器的制备方法1000的下述详细步骤与上文不同。

下面将结合图5至图6详细说明上述制备方法1000的各个不同步骤的具体工艺。采用上述制备工艺或常规工艺，在此不做赘述。

具体地，衬底100可例如是复合衬底，用于支撑在其上的器件结构。可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺依次设置多个由不同材料制备的层以形成衬底100。

衬底100可包括衬底牺牲叠层110，衬底牺牲叠层110可包括单层、多层或合适的复合层。例如，衬底牺牲叠层110可包括氧化硅层、氮化硅层和氮氧化硅层中的任意一个或多个。具体地，在本申请的一个实施方式中，衬底牺牲叠层110可包括依次设置的介质层、牺牲层和介质层，其中，介质层可以是氮化硅层，牺牲层可以是氧化硅层。衬底牺牲叠层110可包括电介质材料、半导体材料和导电材料中的任意一个或多个。例如，牺牲层可以是单晶硅或多晶硅，具体地，在本申请的一个实施方式中，形成牺牲层的示例性材料可以是多晶硅。

衬底100的部分区域还可形成支撑层120和盖层130。在一些实施方式中，可经由离子注入或扩散工艺，由N型或P型掺杂剂掺杂形成支撑层120和盖层130。掺杂剂可包括磷(P)、砷(As)和锑(Sb)中的任意一种或组合。在本申请的一些实施方式中，支撑层120和盖层130可选择相同的掺杂剂制备，也可选择不同的掺杂剂制备，进一步地，支撑层120和盖层130的掺杂浓度可相同也可不同，本申请对此不作限定。

沟道结构300包括填充有半导体层和复合电介质层的沟道孔310。沟道孔310可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成。也可执行其他制造工艺，例如包括光刻、清洁和化学机械抛光的图案化工艺等。沟道孔310可具有贯穿叠层结构200并延伸至衬底100的支撑层120的圆柱形或柱形形状。

可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺依次在沟道孔310的内壁上形成功能层320和沟道层330。同样地，功能层320和沟道层330贯穿叠层结构200并延伸至衬底100的支撑层120。

进一步地，三维存储器的制备方法1000还包括：去除延伸至衬底100中的功能层320的侧面部分，以暴露沟道层330；在衬底100中形成延伸穿过暴露的沟道层330的导电层150。

具体地，可与沟道结构300间隔一定距离形成栅线间隙410。栅线间隙410可通过例如干法刻蚀工艺或干法和湿法刻蚀工艺的组合来形成。栅线间隙410可延伸穿过叠层结构200，并沿叠层结构200的厚度方向贯穿叠层结构200并延伸至衬底100中的支撑层120，以暴露出位于支撑层120下方的衬底牺牲层(未示出)。

进一步地，还可在栅线间隙410的内侧壁上形成过程间隔层(未示出)，该过程间隔层可在替换衬底牺牲层期间保护栅极牺牲层。过程间隔层可包括例如氮化物层、氧化物层和另一氮化物层。具体地，在一个实施方式中，可执行间隔体蚀刻工艺以去除位于栅线间隙410的底部的多余过程间隔层，并且仅将过程间隔层保留在栅线间隙410的内侧壁上。间隔体蚀刻工艺可以是各向异性蚀刻工艺。

在本申请的一个实施方式中，可通过例如湿法刻蚀工艺或干法和湿法刻蚀工艺的组合，通过栅线间隙410去除衬底牺牲层。去除衬底牺牲层后在衬底100中形成开口，并且将功能层320的侧面部分暴露在开口中。

在一些实施方式中，功能层320包括阻挡绝缘层、电荷存储层、隧道绝缘层，其可具有围绕沟道层330的氧化物-氮化物-氧化物(ONO)结构。可执行ONO去除工艺，将沟道层330的侧面部分暴露于开口中。

可经由栅线间隙410在开口中形成导电层150，例如可通过诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺形成多晶硅层作为导电层150。在一些实施方式中，还可在开口中执行侧壁选择性外延生长，以生长外延层并用诸如掺杂或未掺杂的硅、掺杂或未掺杂的多晶硅、掺杂或未掺杂的非晶硅等源极材料来填充开口，并以形成导电层150。导电层150在开口中延伸并与暴露在开口中的沟道层330相接触(用于形成存储单元和选择晶体管的沟道)。

在一个实施方式中，导电层150可包括高导电材料和源极材料，源极材料包括与硅相接触的钛，并且钛能够形成硅化钛。

在本实施方式中，栅极层230也可基于栅线间隙410去除栅极牺牲层以形成牺牲间隙，之后在牺牲间隙内形成。

在本申请的一个实施方式中，在填充栅线间隙410的步骤之前，三维存储器的制备方法还包括在栅线间隙410的内壁形成阻隔层420；以及在衬底100的与栅线间隙410的对应的部分形成绝缘层460。

具体地，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在栅线间隙410的内壁形成阻隔层420。可选择例如氧化物等电介质材料形成阻隔层420，作为一种选择，也可选择与绝缘层210相同的材料形成阻隔层420，例如氧化硅。

在衬底100的与栅线间隙410的底部对应的部分形成绝缘层460，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺。可选择例如氧化物等电介质材料形成绝缘层460。

进一步地，本申请的三维存储器的制备方法1000还包括在栅线间隙410中填充多晶硅层440以形成栅线间隙结构400。

具体地，可采用例如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在栅线间隙410中填充多晶硅层440。作为一种选择，也可采用溅镀的方式形成非晶硅层。然后，可采用例如退火结晶制程使非晶硅层转化为多晶硅层440。

步骤S3

在传统的制备工艺中，填充在栅线间隙的填充层(例如，多晶硅层)通常会产生空洞(如图3和图6所示)。随着堆叠层数的增加，三维存储器包括的介质薄膜层(例如，氧化硅层、氮化硅层、多晶硅层和原硅酸四乙酯(TEOS)层)变得越来越复杂。当多个层堆叠在彼此顶上时，应力可能在晶圆中累积并导致上述介质薄膜层形变。进一步地，当执行例如刻蚀、填充和热处理等工艺时，还可能进一步加剧应力和介质薄膜层形变的问题。栅线间隙的填充层中空洞(void)或缝隙的出现，会加剧上述形变和应力，增加三维存储器结构在栅线间隙结构的延伸方向的弯曲，进一步地还会增加整个晶圆的弯曲。

图7是根据本申请一个实施方式制备方法的、对栅线间隙410中填充的多晶硅层440实施退火工艺后所形成的结构的剖面示意图。图8是根据本申请另一实施方式制备方法的、对栅线间隙410中填充的多晶硅层440实施退火工艺后所形成的结构的剖面示意图。

在本申请提供的实施方式中，三维存储器的制备方法1000还包括步骤S3：对多晶硅层440施加例如准分子激光退火等退火工艺，以快速结晶消除多晶硅结晶的应力以及消除多晶硅层440的填充空洞450。

具体地，在本申请的一个实施方式中，可通过调节退火处理的作用深度消除多晶硅结晶的应力以及消除多晶硅层的填充空洞。例如，可选择在准分子激光退火工艺中调节准分子激光对多晶硅层440的扫描深度来实现快速结晶消除多晶硅结晶的应力以及消除多晶硅层440的填充空洞450。进一步地，作为一种选择，还可限定准分子激光的扫描区域仅为三维存储器中栅线间隙410。

准分子激光退火过程中的激光源将热量传递给晶体，可视为热辐射占据主导地位，因此可将热量传递范围扩展为最大。在准分子激光退火过程中，多晶硅层440中接收的热量分布一般是离散的，换言之，多晶硅层440的不同区域，例如接收热量区域和未接收热量区域的热量不同，密集的接收热量区域和稀疏的接收热量区域的热量不同。此外，多晶硅层440中不同热量区域发生热传导需要一定时间，难以在快速退火过程中达到一致的温度。因而，多晶硅层440的不同区域在执行例如准分子激光退火等退火处理的过程中热状态不同。

由于准分子激光的穿透深度(扫描深度)有限，因此可将准分子激光停留在多晶硅层440中某个位置，例如多晶硅层440的具有第一深度的局部区域，该局部区域可具有多个填充空洞，基于上文描述的热量传递过程，可将准分子激光停留在第一深度所在的局部区域，该局部区域与多晶硅层440的其它区域可基于热状态不同而分开。因此，在本申请的一个实施方式中，通过控制准分子激光的扫描深度，可调整多晶硅层440中具有第一深度的局部区域的结晶状态，以减小局部区域中出现的填充空洞的尺寸和并改变局部区域中填充空洞的位置，直至该局部区域中的填充空洞消失。进一步地，通过对多晶硅层440的多个局部区域进行上述操作，可使多晶硅层440的填充空洞全部消失，在三维存储器的最终结构中多晶硅层440可填充满栅线间隙410。

进一步地，在本申请的一个实施方式中，还可通过调整准分子激光的波长、能量密度、扫描速度和束斑重叠率来调节上述准分子激光的扫描深度。

具体地，可通过设计对应工艺条件下的实验，并采集实验数据，以确定填充空洞450所在的大致位置或尺寸，基于填充空洞450在多晶硅层440中的大致位置或尺寸，将多晶硅层440划分为多个具有不同深度的局部区域，并由此确定准分子激光的扫描深度。进一步地，还可基于准分子激光退火作用的工艺机理，通过热熔化模型，利用数值模拟的方法进行定量的计算，并将计算结果与上述实验数据参照比较，以确定准分子激光的扫描深度。此外，还可通过设计对应工艺条件下的实验，来确定例如准分子激光的波长与其在多晶硅中的扫描深度之间的对应关系。

具体地，被准分子激光照射的多晶硅层440的局部区域可熔融成为液态硅，熔融的液态硅可重新进行结晶，并在重新结晶的过程中改变空洞450的位置或减小空洞450的尺寸，进一步地，还可消除已存在的空洞450。

如图7和图8所示，对栅线间隙410中填充的多晶硅层440实施退火工艺后，可使最终形成的三维存储器的栅线间隙410中填充满多晶硅层440，避免出现可能引起晶圆形变的空洞(void)或缝隙。

因此，本申请提供的三维存储器的制备方法，在三维存储器的栅线间隙中填充多晶硅层，并对多晶硅层施加退火工艺，通过调节退火工艺的作用深度，可使多晶硅层填充满栅极间隙，从而有效地降低晶圆形变。

本申请的另一方面还提供了一种三维存储器。该三维存储器可采用第一实施方式中的任一制备方法制备或采用第二实施方式中的任一制备方法制备。该三维存储器可包括：衬底100、叠层结构200、沟道结构300以及栅线间隙结构400。叠层结构200包括绝缘层210和栅极层230，栅线间隙结构400包括贯穿叠层结构200并延伸至衬底100的栅线间隙410以及设置于栅线间隙410内的多晶硅层440，其中多晶硅层440填充满栅线间隙410。

再次参考图7，在本申请的一个实施方式中，该三维存储器的衬底100可包括公共源极430，沟道结构300包括沟道孔310、功能层320、沟道层330和外延层340，其中外延层340形成在沟道孔310的底部，功能层320和沟道层330依次设置于沟道孔310的内侧壁和外延层340远离衬底100的表面。

再次参考图8，在本申请的另一实施方式中，该三维存储器的衬底100可包括导电层150，沟道结构300可包括沟道孔310、功能层320和沟道层330，其中导电层150与沟道层330连接。

本申请提供的三维存储器，在三维存储器的栅线间隙中填充多晶硅层，并通过调节退火工艺的作用深度，可使多晶硅层填充满栅极间隙，从而有效地降低晶圆形变。

由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容不再赘述。

尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性。

在制备三维存储器方法的后序工艺中，还包括例如在三维存储器中形成导电通道(CT)等步骤。本申请中的实施例和工艺流程仅示出了形成栅线间隙结构的三维存储器的中间体。

以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (15)

1.一种制备三维存储器的方法，其特征在于，所述方法包括：

在衬底上形成叠层结构，并形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙；

在所述栅线间隙中填充多晶硅层；以及

对所述多晶硅层进行退火处理以消除所述多晶硅层的填充空洞。

2.根据权利要求1所述的方法，其特征在于，对所述多晶硅层进行退火处理以消除所述多晶硅层的填充空洞包括：

通过调节退火处理的作用深度以消除多晶硅结晶的应力以及消除所述多晶硅层的填充空洞。

3.根据权利要求2所述的方法，其特征在于，通过调节退火处理的作用深度以消除所述多晶硅层的填充空洞包括：

通过调节准分子激光退火工艺中准分子激光对所述多晶硅层的扫描深度以消除多晶硅结晶的应力以及消除所述多晶硅层的填充空洞。

4.根据权利要求3所述的方法，其特征在于，通过调节准分子激光退火工艺中准分子激光对所述多晶硅层的扫描深度以消除多晶硅结晶的应力以及消除所述多晶硅层的填充空洞包括：

在执行所述准分子激光退火工艺之前，在填充的所述多晶硅层的、具有第一深度的局部区域具有所述填充空洞，通过控制所述扫描深度，调整所述局部区域的多晶硅结晶状态，以消除所述局部区域的多晶硅结晶的应力，并减小所述局部区域的所述填充空洞的尺寸和改变所述局部区域中所述填充空洞的位置，直至所述局部区域的所述填充空洞消失。

5.根据权利要求3所述的方法，其特征在于，调节准分子激光退火工艺中准分子激光对所述多晶硅层的扫描深度包括：

调整所述准分子激光的波长、能量密度、扫描速度和束斑重叠率以调节所述扫描深度。

6.根据权利要求3所述的方法，其特征在于，

所述准分子激光的扫描区域包括所述栅线间隙。

7.根据权利要求1所述的方法，其特征在于，在所述栅线间隙中填充多晶硅层包括：

通过沉积工艺在所述栅线间隙中形成所述多晶硅层。

8.根据权利要求1至7中任一项所述的方法，其特征在于，在所述栅线间隙中填充多晶硅层之前，所述方法还包括：

在所述栅线间隙的内壁或内侧壁上形成阻隔层。

9.根据权利要求1至7中任一项所述的方法，其特征在于，形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙之前，所述方法还包括：

在所述叠层结构中形成贯穿所述叠层结构并延伸至所述衬底的沟道孔；

在所述沟道孔的底部形成外延层；以及

在所述沟道孔的内侧壁和所述外延层的远离所述衬底的表面上形成与所述外延层连接的沟道层。

10.根据权利要求9所述的方法，其特征在于，在所述栅线间隙中填充多晶硅层之前，所述方法还包括：

所述衬底的与所述栅线间隙对应的部分形成公共源极。

11.根据权利要求1至7中任一项所述的方法，其特征在于，形成贯穿所述叠层结构并延伸至所述衬底的栅线间隙之前，所述方法还包括：

在所述叠层结构中形成贯穿所述叠层结构并延伸至所述衬底的沟道孔；

在所述沟道孔的内壁上依次形成功能层和沟道层；

去除延伸至所述衬底中的所述功能层的侧面部分以暴露所述沟道层；以及

在所述衬底中形成延伸穿过暴露的所述沟道层的导电层。

12.根据权利要求11所述的方法，其特征在于，在所述栅线间隙中填充多晶硅层之前，所述方法还包括：

所述衬底的与所述栅线间隙对应的部分形成绝缘层。

13.一种三维存储器，其特征在于，包括：

衬底；

叠层结构，设置于所述衬底的一侧，并包括交替叠置的栅极层和电介质层；

沟道结构，贯穿所述叠层结构并延伸至所述衬底中；以及

栅线间隙结构，包括贯穿所述叠层结构并延伸至所述衬底的栅线间隙以及设置于所述栅线间隙内的多晶硅层，

其中，所述多晶硅层填充满所述栅线间隙。

14.根据权利要求13所述的三维存储器，其特征在于，

所述沟道结构包括沟道孔、在所述沟道孔的底部形成的外延层、在所述沟道孔的内侧壁和所述外延层远离所述衬底的表面上形成的沟道层以及设置于所述沟道孔内的填充层。

15.根据权利要求13所述的三维存储器，其特征在于，

所述衬底包括导电层；以及

所述沟道结构包括沟道孔以及在所述沟道孔的内壁上依次形成的功能层和沟道层，其中所述沟道层的侧面部分与所述导电层连接。

Images