CN112908909A - 晶片存储器件、相关联方法和装置 - Google Patents

晶片存储器件、相关联方法和装置 Download PDF

Info

Publication number
CN112908909A
CN112908909A CN202011284188.9A CN202011284188A CN112908909A CN 112908909 A CN112908909 A CN 112908909A CN 202011284188 A CN202011284188 A CN 202011284188A CN 112908909 A CN112908909 A CN 112908909A
Authority
CN
China
Prior art keywords
wafer
sensors
sensor
storage device
rails
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011284188.9A
Other languages
English (en)
Other versions
CN112908909B (zh
Inventor
N·钱德拉塞卡兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112908909A publication Critical patent/CN112908909A/zh
Application granted granted Critical
Publication of CN112908909B publication Critical patent/CN112908909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H01L21/67393—Closed carriers characterised by atmosphere control characterised by the presence of atmosphere modifying elements inside or attached to the closed carrierl
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67733—Overhead conveying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67736—Loading to or unloading from a conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

本申请涉及晶片存储器件、相关联方法和装置。所述晶片存储器件包括耦合到所述一或多个导轨中的至少一些导轨的一或多个传感器。所述一或多个传感器可被配置成检测晶片的物理性质。所述晶片存储器件还可以包括被配置成分析来自所述一或多个传感器的数据的处理器，以及存储器器件。所述存储器器件可被配置成存储由至少所述一或多个传感器或所述处理器产生的数据。所述晶片存储器件还可以包括电力存储器件，所述电力存储器件被配置成从外部源接收电力并向所述一或多个传感器和所述处理器提供电力。

Description

晶片存储器件、相关联方法和装置
优先权要求
本申请要求享有2019年11月19日提交的序列号为16/688,238的美国专利申请的申请日的权益，其公开内容通过引用整体结合于本文。
技术领域
本公开的实施例涉及用于微电子器件晶片的存储器件和传送器件。具体地，一些实施例涉及被配置成测量存储在其中的微电子器件晶片的物理性质的晶片存储器件和传送器件，并且涉及相关联的方法和装置。
背景技术
在制造过程中，微电子器件(例如，半导体裸片)晶片(在本文中也称为“晶片”)可以被传送并存储在晶片存储器件(例如，晶片传送器件，前口部通用容器(FOUP)，标准制造接口(SMIF)等)中。当晶片未被主动处理时，晶片存储器件可以被密封以提供受控的环境。
在微电子器件的制造过程中，晶片可能会经历多种工艺行为，例如添加材料，应用掩模、模板或模版，通过诸如研磨、蚀刻、光刻等工艺除去材料以及诸如固化和回流工艺的加热过程。
由晶片的材料制造微电子器件(例如半导体裸片)的制造过程中采用的每个过程动作都可能影响晶片的物理性质。例如，添加材料可以增加晶片的重量和/或厚度，而材料去除工艺可以导致晶片的重量减小和/或厚度减小。加热过程和/或固化过程可以改变晶片的形状，例如，通过引起非平面度，例如晶片的拱起、凹陷、弯曲或翘曲，来改变晶片的形状。晶片的物理变化可能导致晶片材料产生额外的应力和/或对晶片和/或加工设备的可能损坏。常规地，可以通过在测量站处的一或多个额外工艺动作，在微电子器件制造过程期间以一定间隔选择性地测量晶片中的物理变化。可以记录物理变化，以使操作员能够识别例如特定晶片的问题，可能需要修改的工艺和/或工艺过程中使用的故障设备或有缺陷或受污染的原料。
发明内容
本公开的一些实施例可以包括一种晶片存储器件。所述晶片存储器件可以包括由顶壁、底壁和后壁分开两个相对的侧壁，一起围封具有口部的腔室。所述晶片存储器件还可以包括相互对齐的导轨，从两个相对的侧壁中的每一个延伸，并且被配置成在所述相对的侧壁之间支撑晶片。所述晶片存储器件还可以包括一或多个传感器，被配置成检测晶片的物理性质并且耦合到所述相互对齐的导轨中的至少一个导轨。
本公开的另一个实施例可以包括晶片处理系统。所述晶片处理系统可以包括晶片传送器件。所述晶片传送器件可以包括具有口部的腔室。所述晶片传送器件还可包括从所述腔室的相对侧上的两个侧壁延伸的一或多组导轨。从所述两个侧壁延伸的一或多组导轨中的每组导轨可以间隔开以在所述侧壁之间接纳和支撑晶片。所述晶片传送器件还可以包括一或多个传感器，由所述晶片传送器件携带并且被配置成测量至少一个晶片的重量。
本公开的另一实施例可以包括晶片传送器件。所述晶片传送器件可以包括从两个相对的侧壁延伸的一或多对相互对齐的搁架。所述相互对齐的搁架可以被配置成在所述两个相对的侧壁之间支撑晶片。所述晶片传送器件还可以包括一或多个传感器，定位于至少一些对所述相互对齐的搁架中的至少一个搁架中的至少一个搁架上。所述晶片传送器件还可以包括处理器，可操作地耦合以从所述一或多个传感器接收包含数据的信号。晶片传送器件还可包括存储器件，其被配置成存储来自一或多个传感器的数据。晶片传送器件还可以包括电力存储器件，该电力存储器件被配置成从外部源接收和存储电力并且向一或多个传感器，处理器和存储器提供电力。
本公开的另一个实施例可以包括晶片存储器件。晶片存储器件可以包括从晶片存储器件的相对的侧壁对齐地延伸的一或多个导轨。所述一或多个导轨可被间隔开并被组合配置成在所述晶片存储器件的腔室内支撑晶片。所述晶片存储器件还可以包括传感器阵列，在基本上平行于所述侧壁的方向上沿每组对齐的导轨的一个或两个导轨定位。所述传感器阵列可以被配置成测量支撑在每相应组的导轨上的晶片的至少一个物理性质。
本公开的另一个实施例可以包括晶片存储器件。所述晶片存储器件可以包括从所述晶片存储器件的侧壁延伸的一或多个导轨，所述一或多个导轨中的每一个被配置成支撑晶片的边缘。所述晶片存储器件还可以包括定位于所述一或多个导轨中的每一个导轨上的至少两个传感器。所述至少两个传感器中的第一传感器可以邻近所述侧壁定位，并且所述至少两个传感器中的第二传感器可以邻近所述一或多个导轨的与所述侧壁相对的边缘定位。所述晶片存储器件还可以包括处理器，被配置成处理来自所述至少两个传感器的传感器数据。
本公开的另一个实施例可以包括一种测量晶片的物理特性的方法。所述方法可以包括将晶片定位于晶片存储器件内。所述晶片存储器件可以包括从两个相对的侧壁延伸的一组相互对齐的导轨。所述晶片可以定位于所述一组相互对齐的导轨上。所述方法还可以包括利用定位于所述一组相互对齐的导轨中的至少一个导轨上的一或多个传感器测量所述晶片的一或多个物理特性。
附图说明
为了容易地识别对任何特定元件或动作的讨论，附图标记中的最高有效数字指的是该元件首次引入的附图编号。
图1示出了根据本公开实施例的基于晶片的微电子器件制造操作的示意图；
图2示出了根据本公开实施例的晶片存储器件的等距视图；
图3示出了根据本公开另一实施例的晶片存储器件的等距视图；
图4示出了根据本公开的实施例的一组导轨的下导轨的仰视图，导轨从晶片存储器件的相对的侧壁延伸并且被配置成将晶片支撑在晶片存储器件内；
图5A示出了图4的从晶片存储器件的相对的侧壁延伸并支撑晶片的一组导轨的上导轨和下导轨的剖视图；
图5B示出了图4的从晶片存储器件的相对的侧壁延伸并支撑另一个不同的晶片的一组导轨的上导轨和下导轨的剖视图；
图5C示出了图4的从晶片存储器件的相对的侧壁延伸并支撑又一个不同的晶片一组导轨的上导轨和下导轨的剖视图；
图5D示出了图4的从晶片存储器件的相对的侧壁延伸并支撑另又一个不同的晶片的一组导轨的上导轨和下导轨的剖视图；
图6示出了根据本公开实施例的被配置成支撑晶片的一组导轨的仰视图；以及
图7示出了根据本公开的实施例的晶片存储器件700的示意图。
具体实施方式
本文呈现的说明并不意味着是任何特定晶片存储器件、晶片处理系统或其部件的实际视图，而仅仅是用于描述说明性实施例的理想化表示。附图不一定比例绘制。
如本文所用，关于给定参数的术语“基本上”是指并且包括本领域技术人员将理解的程度，即给定参数、性质或条件以很小的变化程度被满足，例如在可接受的制造公差内。例如，基本上满足的参数可以是至少约90％满足，至少约95％满足，至少约99％满足，或甚至至少约100％满足。
如本文所使用的，诸如“第一”、“第二”、“顶部”、“底部”等的相关术语通常是为了清楚和方便理解本公开和附图而使用，并且不意味着或不依赖于任何特定的偏好、方向或顺序，除非上下文另有明确说明。
如本文所用，术语“和/或”是指并且包括一或多个相关联的所列项目的任何和所有组合。
如本文所使用的，晶片的“物理性质”和晶片的“物理特性”是指并且包括无需化学或冶金分析就可以检测、测量或检测和测量的晶片或其一部分的可量化参数。例如，重量、厚度和厚度变化、平面度或缺乏平面度、非平面度和类型、材料层的厚度和不均匀、内部缺陷(包括但不限于材料中的空隙以及一个材料相对于另一个材料的分层或剥离)，是晶片的物理性质和物理特性的非限制性实例。
图1示出了微电子器件制造操作100的一部分。可以通过在各种工艺站处通过一系列自动化工艺动作将微电子器件制造在晶片上，工艺站也被本领域普通技术人员称为“工具”，在图1中仅示出了其中的两个。在制造顺序的自动工艺动作之间，可以在晶片存储器件102(例如，晶片传送器件，前口部通用容器(FOUP)，标准制造接口(SMIF)等)中存储和传送晶片。晶片存储器件102可以包括多个平行的、侧向分离的导轨104，这些导轨间隔开并被配置成通过晶片存储器件102中的成对导轨104之间的其周缘保持多个晶片。成对导轨104可以被配置成以相互隔开、相互平行的关系固定晶片，使得传送和/或存储晶片而不接触晶片存储器件102中的相邻晶片。
晶片存储器件102可以首先被定位于第一工艺站106处，在第一工艺站106中可以对存储在晶片存储器件102中的每一个晶片进行处理。例如，第一工艺站106可以被配置成用于向晶片添加材料，从晶片去除材料，通过加热或化学工艺来固化晶片，向晶片应用模板和/或模版等。晶片存储器件102可以通过第一固定装置108固定在第一工艺站106处。第一固定装置108可以被配置成相对于第一工艺站106将晶片存储器件102固定在固定位置。第一工艺站106可以包括第一盖操纵装置110，第一盖操纵装置110被配置成操纵晶片存储器件102的盖112。当晶片存储器件102由第一固定装置108固定时，第一盖操纵装置110可将盖112从晶片存储器件102的口部移开。然后，第一晶片操纵装置114可以一次取出一个晶片以进行处理。一旦在第一工艺站106处单独地或成组地处理了晶片，第一晶片操纵装置114就可以将那些晶片放回晶片存储器件102中。当所有晶片都已被处理并返回到晶片存储器件102时，第一盖操纵装置110可以使盖112返回以覆盖晶片存储器件102的口部。
当将盖112固定到晶片存储器件102时，晶片存储器件102可以被耦合到传送装置116。传送装置116可将晶片存储器件102从第一工艺站106传送至第二工艺站118。一旦晶片存储器件102到达第二工艺站118，第二固定装置120可被耦合到晶片存储器件102。第二固定装置120可以被配置成在第二工艺站118处固定晶片存储器件102，使得晶片存储器件102相对于第二工艺站118处的工具基本上保持静止。第二工艺站118可以包括第二盖操纵装置124。一旦晶片存储器件102被第二固定装置120固定，第二盖操纵装置124就可以从晶片存储器件102的口部移开盖112。第二晶片操纵装置122可以单独地从晶片存储器件102取出晶片以进行处理。一旦在第二工艺站118处单独地或成组地处理了晶片，第二晶片操纵装置122就可以将那些晶片放回晶片存储器件102中。当所有晶片均已处理并返回后，第二盖操纵装置124可以固定盖112以覆盖晶片存储器件102的口部。微电子器件制造操作100可以包括多个不同的工艺，取决于被处理的晶片的类型和被制造的微电子器件的类型。
图2示出了晶片存储器件200的等距视图。晶片存储器件200可以被配置成存储晶片202以用于传送和操纵。如上所述，在微电子器件制造操作期间，晶片202可以在晶片存储器件200中的工艺站之间移动。在每个工艺站处，装置可以分别从晶片存储器件200单独顺序地取出每个晶片202，使得可以执行在晶片202上的该站的一或多个工艺动作，并将晶片202返回到晶片存储器件200。每个工艺动作可能影响(即改变)晶片202的物理性质或特性。例如，工艺动作可以以均匀或不均匀的方式向晶片202添加材料或从晶片202去除材料。
晶片存储器件200可以包括侧壁204。每一侧壁204可以包括一或多个导轨206(例如，搁架、脊、突起等)。一或多个导轨206可以被间隔开并且被配置成通过其周缘分开地并且以相互间隔开的关系来支撑晶片202。例如，晶片存储器件200可以包括至少两个相对的侧壁204，所述至少两个相对的侧壁204在它们的最后边缘处通过后壁(未示出)连结。至少两个相对的侧壁204中的每一个可以包括多个导轨206。每个侧壁204上的导轨206的数量可以相同，并且一个侧壁204上的导轨206可以与相对的侧壁204上的导轨206对齐(即与其处于同一水平)。晶片202可以通过相邻导轨206之间的口部214插入到晶片存储器件200中，使得晶片存储器件200的每个侧壁204上的对应的导轨206支撑晶片202，使得晶片202在放置在一或多个导轨206上时基本上水平(例如，水平)定向。在一些实施例中，晶片存储器件200可以被配置成保持在约十个晶片202至约四十个晶片202之间。每个侧壁204上可以有对应数量的导轨206。因此，晶片存储器件200可以在侧壁204上包括约二十个(即十组)导轨206至约八十个(即四十组)导轨206之间。例如，如果晶片存储器件200的尺寸被设计为并被配置成接纳四十个晶片202，则晶片存储器件200可以包括八十个导轨206，每个侧壁204上有四十个导轨206。
晶片存储器件200可以包括连结侧壁204和后壁的顶壁208t和底壁208b，以形成具有口部214的腔室C。侧壁204、后壁、顶壁208t和底壁208b可配置成保护存储在晶片存储器件200的腔室C内的晶片202免受损坏。例如，保护晶片202的表面不意外地接触工具，暴露于光(例如，激光、紫外光、可见光等)、化学品和存在于晶片处理环境中的其它潜在污染物。在一些实施例中，顶壁208可以包括手柄210，手柄210被配置成与工具(例如上述固定工具和传送工具)对接。
晶片存储器件200可以包括盖212，盖212被配置成当晶片202没有被处理(例如，与工艺站处的装置相互作用)时密封晶片存储器件200的腔室C的口部214。例如，盖212可以在晶片存储器件200的存储、传送和操纵过程中固定晶片202。在一些实施例中，盖212可以保护晶片202免于无意中接触工具、暴露于光和/或晶片处理环境中存在的化学品。当晶片存储器件200固定在每个工艺站时可以移开盖212，以允许工艺站处的装置通过晶片存储器件200的口部214接近晶片202。
在一些常规的微电子器件制造操作中，可以通过常规技术监测每个晶片202的物理特性。例如，可以在每个工艺动作之后测量和记录每个晶片202的某些物理特性。所监测的物理特性可以包括重量、厚度、形状等。微电子器件制造操作通常需要额外的动作来将晶片202从晶片存储器件200中取出，然后测量并记录每个晶片202的物理特性并将其返回到晶片存储器件200。例如，微电子器件制造操作可以包括用于测量每个晶片202的重量的重量测量工具。为了测量每个晶片202的重量，可以将晶片存储器件200传送到重量测量工具。然后可以通过工具或装置单独地从晶片存储器件200中取出每个晶片202，并放置在重量测量工具中，在重量测量工具上可以测量和记录晶片202的重量。可能需要类似的装置来测量晶片202的每个其它期望的物理特性或在工具上测量的性质的组合。为了在每个工艺动作之后测量物理特性，可能需要将晶片存储器件200传送到每个工艺站之间的相应测量器件，这增加了每个工艺的时间和费用，并且增加了晶片污染或损坏的风险。以这种方式测量每个晶片202的物理特性也会给微电子器件制造操作增加大量的时间。
在一些微电子器件制造操作中，本公开的晶片存储器件200的实施例可以被配置成测量晶片202的一或多个物理特性。在晶片存储器件200内测量晶片202的物理特性可以使得能够在将晶片202从一个工艺站传送到另一个工艺站期间收集物理特性数据，并且不需要从晶片存储器件200中取出晶片和微电子器件制造操作中的分别的测量装置和动作。消除从晶片存储器件200取出晶片以进行测量的需要可以减少制造微电子器件所需的时间量。
本公开的一些实施例可以包括一种晶片存储器件。所述晶片存储器件可以包括由顶壁、底壁和后壁分开的两个相对的侧壁，一起围封具有口部的腔室。晶片还可以包括从两个相对的侧壁中的每一个延伸的相互对齐的导轨。相互对齐的导轨可以被配置成在相对的侧壁之间支撑晶片。晶片存储器件还可以包括被配置成检测晶片的物理性质的一或多个传感器。一或多个传感器可以耦合到相互平行的导轨中的至少一个导轨。
本公开的另一个实施例可以包括晶片处理系统。所述晶片处理系统可以包括晶片传送器件。晶片传送器件可以包括具有口部的腔室和从腔室的相对侧上的两个侧壁延伸的一或多组导轨。从所述两个侧壁延伸的一或多组导轨中的每组导轨可以间隔开以在所述侧壁之间接纳和支撑晶片。晶片传送器件还可以包括一或多个传感器，传感器由晶片传送器件承载并被配置成测量至少一个晶片的重量。
本公开的另一个实施例可以包括一种测量晶片的物理特性的方法。所述方法可以包括将晶片定位于晶片存储器件内。晶片存储器件可以包含从两个相对的侧壁延伸的一组相互对齐的导轨。所述晶片可以定位于所述一组相互对齐的导轨上。所述方法还可以包括利用定位于所述一组相互对齐的导轨中的至少一个导轨上的一或多个传感器测量所述晶片的一或多个物理特性。
图3示出了晶片存储器件200的实施例，其中晶片202被取出。晶片存储器件200可以包括顶壁208、与弯曲的后壁形成一体的侧壁204、从顶壁208伸出的手柄210和盖212。导轨206耦合到侧壁204，可以包括连接到导轨206的一或多个传感器302。传感器302可以被配置成测量与传感器302耦合到的导轨206相关联的晶片202的一或多个物理性质。
例如，传感器302可以包括力传感器。力传感器可以测量放置在相关联的导轨206上的晶片202的重量。在一些实施例中，传感器302可以是基于电阻的应变传感器(例如，压阻传感器)，诸如被配置成随着相关联的晶片202的重量增加或减少而改变电阻的应变仪。也可以使用微负载单元(例如，电容或压电)或印刷电路力传感器(例如，来自马萨诸塞州南波士顿(South Boston,MA)TekscanTM的FlexiForceTM传感器)。传感器302在导轨206上的定位可以使传感器302能够检测额外的物理性质，例如拱起、凹陷、弯曲或翘曲。例如，应变仪形式的两个或两个以上力传感器可以纵向或横向以间隔开的关系放置在导轨206上。如果传感器302中的一个比传感器302中的另一个读出更高的读数，则它可以指示相关联晶片202中的翘曲导致不均匀的重量分布。
在一些实施例中，传感器302可以包括光学传感器，例如光学标尺、干涉仪、飞行时间传感器等，被配置成测量晶片202的厚度。例如，传感器302可以包括产生诸如紫外线、可见光或红外线的光束的一或多个光源。光可以从晶片202的相邻表面反射，或穿过晶片202并从晶片202的相对侧反射出。检测器可以捕获反射光并从反射光确定晶片202的一或多个物理性质，例如厚度、材料成分等。光源(即发射器)和检测器(即接收器)可以包含单个器件。在一些实施例中，光学传感器可用于检测晶片202中的异常。例如，由光学传感器检测到的异常可以指示晶片202中的裂纹、断裂、气穴、分层、剥离等。超声传感器也可以用于这种应用。
在一些实施例中，导轨206可以包括多个不同的传感器302，传感器302被配置成收集表示每个导轨206上的晶片202的各种物理性质的数据。由传感器302收集的数据可以从导轨206通过电缆304传送。电缆304可以耦合到被配置成存储所收集的数据的诸如存储器器件(例如，固态存储器、硬盘驱动器等)的数据存储器件，耦合到被配置成编译所收集的数据并利用所收集的数据执行计算的处理器，或耦合到两者。在一些实施例中，晶片存储器件200可以被配置成将所收集的数据传输到被配置成存储和/或处理所收集的数据的外部存储器件或处理器，例如计算机、硬盘驱动器、服务器等。在一些实施例中，电缆304可以向每个传感器302提供来自晶片存储器件200所承载的中央电源(未示出，例如电池、电容器等)的电力。中央电源可以是可再充电的，例如当晶片存储器件200位于工艺站时。
在一些实施例中，晶片存储器件200可以包括基础传感器306，基础传感器306被配置成共同测量存储在晶片存储器件200中的晶片202的物理性质。例如，基础传感器306可以监测所有晶片202位于晶片存储器件200中的总重量。在一些实施例中，导轨206可以耦合在一起以包含邻近侧壁204的统一的独立导轨结构。导轨结构可放置在基础传感器306上，使得导轨结构和支撑在导轨结构中的各个导轨206上的所有晶片202的重量可由基础传感器306测量。在一些实施例中，基础传感器306可以集成到手柄210中，使得基础传感器306被配置成测量晶片存储器件200的重量。
在一些实施例中，每个单独晶片202的重量可以通过差值计算、内插、平均或其它方法来计算。例如，基础传感器306可以测量导轨结构或晶片存储器件200的重量，用于在任何晶片202被插入到相应导轨206之前进行量皮重或校准，并且在一或多个(例如，每个)晶片202被插入到相应导轨206之后再次测量导轨结构或晶片存储器件200的重量。类似地，可以测量满载有晶片202的晶片存储器件的重量，以及在每个单独的晶片202被去除之后的重量，然后在晶片被重新插入晶片存储器件200之后再次测量重量，以提供差分重量增加或减少。在每种情况下，然后可以处理两个相应的重量。在一些实施例中，可以在所有晶片202已经被处理之后测量整个导轨结构或晶片存储器件200的重量，然后可以处理该重量，以产生晶片存储器件200中每个晶片202的平均重量。在一些实施例中，基础传感器306可以在已在一或多个工艺站处进行了处理的每个晶片202被插入到晶片存储器件200中之前或之后，或在其之前以及之后，测量整个导轨结构或晶片存储器件200的重量，并且可以在已经处理了所有晶片202之后捕获导轨结构或晶片存储器件200的总重量。然后可以组合和/或内插两组重量数据以产生可以说明每个晶片202之间的差异的加权平均值。
图4示出了晶片存储器件的第一导轨402和第二导轨404支撑晶片406的仰视图。为了说明的目的，夸大了第一导轨402和第二导轨404的宽度，因为在实践中，这些导轨不会在晶片202的微电子器件位置(例如，半导体裸片位置)上方或下方突出。第一导轨402可以包括第一重量传感器408和第二重量传感器410。第二导轨404可以包括第一重量传感器412和第二重量传感器414，它们与第一重量传感器408和第二重量传感器410在第一导轨402上的取向基本相同。晶片406的总重量可以通过对来自第一重量传感器408、第二重量传感器410、第一重量传感器412和第二重量传感器414中的每一个的重量测量值求和或求平均来计算。
在整个晶片制造操作中，晶片406的重量可以在约0.05mg至约10g之间变化。来自每个处理动作的重量变化可以小至±0.1mg或大至±2g。第一重量传感器408、第二重量传感器410、第一重量传感器412和第二重量传感器414中的每一个可以被配置成以足够的分辨率精确地测量晶片406在晶片406的最低可能重量和最高可能重量两者处的重量，以捕获在每个处理之后可能存在的变化、缺陷和其它缺陷。例如，重量传感器408、410、412和414可以具有约0.01mg至约0.1mg之间的分辨率，使得可以由重量传感器408、410、412和414检测到晶片202的重量的至少0.1mg的差异。在一些实施例中，第一重量传感器408、第二重量传感器410、第一重量传感器412和第二重量传感器414中的每一个可以包括多个传感器。例如，每个重量传感器408、410、412和414可以包括被配置成测量约0.01mg至约1mg之间的重量并且能够检测约0.001mg之间的差异的低力传感器。每个重量传感器408、410、412和414还可以包括被配置成测量约1mg至约100mg之间的重量并且能够检测在该范围内约0.01mg的差异的第二传感器。在一些实施例中，每个重量传感器408、410、412和414还可以包括被配置成测量在约100mg至约10g之间的重量并且能够检测在该范围内约1mg之间的差异的第三高力传感器。
在一些实施例中，重量传感器408、410、412和414可以包括一或多个前述类型的力传感器。例如，重量传感器408、410、412和414可以包括基于电阻的应变传感器的阵列。在一些实施例中，基于电阻的应变传感器的阵列可以集中在标识为第一重量传感器408、第二重量传感器410、第一重量传感器412和第二重量传感器414的区域中。
在一些实施例中，所述一或多个基于电阻的应变传感器可以被电气布置为提供表示传感器的平均电阻的单个电信号。例如，所述一或多个基于电阻的应变传感器可以包括至少四个基于电阻的应变传感器，所述至少四个基于电阻的应变传感器被电气布置为惠斯通电桥结构，以对来自所述基于电阻的应变传感器的电信号进行平均。对来自基于电阻的应变传感器的电信号进行平均可以增加基于电阻的应变传感器在给定位置可以检测到的重量的量。
在一些实施例中，可以单独地监测每个基于电阻的传感器，并且处理器可以评估单独的电信号以从单独的传感器捕获信息。在一些实施例中，单独监测基于电阻的应变传感器可以增加从基于电阻的应变传感器接收的数据的分辨率。单独监测基于电阻的应变传感器还可以使处理器能够从基于电阻的应变传感器捕获额外的数据。例如，如果基于电阻的应变传感器未提供均匀的读数，则处理器可以分析这些读数以识别晶片406的形状变化，例如晶片406中的拱起、凹陷、弯曲或翘曲、缺陷等。在一些实施例中，基于电阻的应变传感器的多个平均阵列可以定位于沿第一导轨402和第二导轨404的不同位置，使得每个平均阵列可以被单独监测。单独地基于电阻的应变传感器的多个平均阵列可以使得基于电阻的应变传感器能够测量更大的重量，同时保持高分辨率。在一些实施例中，单独地监测基于电阻的应变传感器的多个平均阵列可以使处理器能够在沿着第一导轨402和第二导轨404的多个不同位置处处理数据，并且收集额外信息，如上所述。
本发明的一些实施例可以包括晶片存储器件，晶片存储器件包括从晶片存储器件的相对的侧壁延伸的一或多个导轨。所述一或多个导轨中的每一个可以被配置成支撑晶片的边缘。所述晶片存储器件还可以包括定位于所述一或多个导轨中的每一个导轨上的至少两个传感器。所述至少两个传感器中的第一传感器可以邻近所述侧壁定位，并且所述至少两个传感器中的第二传感器可以邻近所述一或多个导轨的与所述侧壁相对的边缘定位。所述晶片存储器件还可以包括处理器，被配置成处理来自所述至少两个传感器的传感器数据。
再次参考图4，在一些实施例中，第一导轨402可以包括形状传感器组件416。形状传感器组件416可以包括外部形状传感器418和内部形状传感器420。在一些实施例中，外部形状传感器418和内部形状传感器420可以是相同类型的传感器。例如，外部形状传感器418和内部形状传感器420都可以是力传感器。外部形状传感器418和内部形状传感器420之间的力测量的差异可以指示晶片406的物理性质的变化，例如翘曲。例如，如果外部形状传感器418测量到比内部形状传感器420更小的力，则它可以指示晶片406的凹入变形(例如，凹陷或微笑变形)，如下面关于图5B进一步详细描述的。如果外部形状传感器418测量到比内部形状传感器420更大的力，则它可以指示晶片406的凸起变形(例如，拱起，也称为哭泣或皱眉变形等)，如下面参照图5C进一步详细描述的。在一些实施例中，可以沿虚线所示的第一导轨402放置额外的形状传感器，以响应于接触力的变化来检测晶片406的翘曲。
在一些实施例中，每个外部形状传感器418和内部形状传感器420可以包括光源和光检测器。光源可以包括激光器、LED、电子加速器等。光源可以被配置成产生紫外光谱、可见光谱和/或红外光谱中的光。由光源产生的光可以被晶片406的一或多个表面反射。光检测器可以检测反射光并且通过测量光的传播时间来计算到表面的距离。此外，反射光的量可以指示晶片406的其它物理性质，例如晶片406的成分、晶片406的表面相对于传感器的角度、晶片406的厚度等。另外，光源可以以相互面对的关系定位于晶片存储器件200的侧壁上的一组导轨的一组导轨的一个导轨上，并且光检测器可以定位于一组导轨的相对的导轨上。因此，可以通过光检测器来测量穿透晶片406的光的强度以及穿透晶片406的光的折射角，以将其与已知基准进行比较以用于缺陷检测目的。
在一些实施例中，形状传感器组件416可以形成为传感器阵列422。例如，传感器阵列422可以包括横向于第二导轨404的长度或相对于晶片406的径向方向布置的力传感器的阵列，如图4所示。传感器阵列422可以使处理器能够在第二导轨404的外边缘424和内边缘426之间以各种间隔收集力读数。在一些实施例中，传感器阵列422可以包括基于电阻的应变传感器的阵列。在一些实施例中，传感器阵列422可以包括光学传感器或光学传感器部件(例如光源或光检测器)的阵列。
在一些实施例中，第一导轨402还可以包括传感器阵列422。在一些实施例中，第二导轨404可以包括形状传感器组件416，形状传感器组件416包括外部形状传感器418和内部形状传感器420。例如，第一导轨402和第二导轨404都可以包括形状传感器组件416，形状传感器组件416包括外部形状传感器418和内部形状传感器420。在一些实施例中，第一导轨402和第二导轨404都可以包括传感器阵列422。在一些实施例中，第一导轨402和第二导轨404中的至少一个可以包括形状传感器组件416和传感器阵列422，形状传感器组件416包括外部形状传感器418和内部形状传感器420。在一些实施例中，第一导轨402和第二导轨404中的一或多个可以包括多于一个传感器阵列422或形状传感器组件416。例如，第一导轨402和/或第二导轨404可以包括基于电阻的应变传感器的传感器阵列422和光学传感器的传感器阵列422。在一些实施例中，第一导轨402和/或第二导轨404可以包括多个传感器阵列422和/或形状传感器组件416，它们沿着第一导轨402和/或第二导轨404布置在不同的位置。多个传感器阵列422和/或形状传感器组件416可以被配置成测量晶片406在沿着第一导轨402和/或第二导轨404的不同位置处的物理性质。如上所述，形状传感器可以沿着导轨402或404放置以提供晶片翘曲的指示。
图5A示出了晶片406放置在第一导轨402和第二导轨404上的剖视图，其中该剖面是沿着穿过形状传感器组件416和传感器阵列422的线截取的。晶片存储器件200可以包括多组导轨。第一上导轨502和第二上导轨504可以分别直接位于第一导轨402和第二导轨404的上方。放置在第一导轨402和第二导轨404上的晶片406可以定位于第一导轨402和第一上导轨502之间以及第二导轨404和第二上导轨504之间。在一些实施例中，第一上导轨502和第二上导轨504也可以支撑晶片406。在一些实施例中，第一导轨402和第二导轨404也可以定位于由第一导轨402和第二导轨404下面的另一组导轨支撑的另一个晶片406之上。
第一上导轨502和第二上导轨504可以包括指向晶片406的顶(即有源)表面514的传感器。例如，第一上导轨502和第二上导轨504可以包括上外部形状传感器506和/或上内部形状传感器508。在一些实施例中，上外部形状传感器506和上内部形状传感器508可以与对应的外部形状传感器418和内部形状传感器420互补。例如，外部形状传感器418可以是光源，并且上外部形状传感器506可以是光检测器。在一些实施例中，外部形状传感器418和对应的上外部形状传感器506可以各自包括光源和光检测器两者。例如，外部形状传感器418和上外部形状传感器506可以被配置成测量不同波长的不同光以捕获晶片406的不同性质。在一些实施例中，外部形状传感器418和内部形状传感器420可以是与上外部形状传感器506和上内部形状传感器508不同类型的传感器。例如，外部形状传感器418和内部形状传感器420可以是需要与晶片406接触来测量晶片406的物理性质的力传感器，而上外部形状传感器506和上内部形状传感器508可以是能够不接触晶片406来测量晶片406的物理性质的光学传感器。
在一些实施例中，可以通过光学传感器测量晶片406的厚度。光学传感器可以包括基本上在相同位置的光源和光检测器，例如在相同的导轨402、404、502和504上。晶片406的厚度可以通过计算来自晶片406的不同表面的光反射之间的时间差来测量。例如，来自光源的第一部分光可以从晶片406的底表面512反射。来自光源的第二部分光可以被晶片406的顶表面514反射。晶片406的厚度可以根据光检测器接收到第一部分光的反射与光检测器接收到第二部分光的时间的差来计算。在一些实施例中，晶片406中的不同材料层的成分和厚度可以引起不同角度的额外反射或折射。因此，光学传感器可以进一步检测和/或计算晶片406的不同层的层厚度。
在一些实施例中，不同类型的层可以反射或多或少的发射光。不同类型的层的位置可以导致来自第一导轨402或第二导轨404上的传感器的更好的测量。例如，如果在晶片406的顶表面514上包括高反射层，则由外部形状传感器418在第一导轨402上提供的信息可以包括比由上外部形状传感器506提供的信息更多的信息。在一些实施例中，来自诸如外部形状传感器418和上外部形状传感器506的相对传感器的信息可以被组合以测量晶片406的性质。例如，从外部形状传感器418到晶片406的底表面512的测量距离可以与从上外部形状传感器506到晶片406的顶表面514的测量距离相结合，以计算晶片406的厚度或晶片406的形状。
在一些实施例中，晶片406的成分、厚度或两者或有源表面上的水平可以由导轨402、404、502和504上的光学传感器测量。例如，来自光源的光可以以不同的速率、不同的角度或两者通过不同的材料。在一些实施例中，来自导轨402、404、502和/或504中的一个上的光源的光可以由对应导轨402、404、502和/或504上的互补光检测器检测。例如，外部形状传感器418可以从其相关联的光源产生光。来自外部形状传感器418的光源的光可以穿过晶片406，并且由与上外部形状传感器506相关联的光检测器检测。处理器可以计算晶片406的成分，该成分具有将光从外部形状传感器418传递到上外部形状传感器506所需的时间以及其它已知参数，例如第一导轨402和第一上导轨502之间的距离以及上外部形状传感器506和晶片406的顶表面514之间的距离。
如上参照图4所述，第一导轨402和第二导轨404上的传感器可以布置在传感器阵列422中。类似地，第一上导轨502和第二上导轨504上的传感器也可以布置在上传感器阵列510中。上传感器阵列510可以以与上外部形状传感器506和上内部形状传感器508类似的方式操作。例如，上传感器阵列510可以是光学传感器阵列。在一些实施例中，上传感器阵列510的相关光检测器可以被配置成接收来自与传感器阵列422相关的光源的光。在一些实施例中，上传感器阵列510的光检测器可以被配置成在光从晶片406的表面或层反射之后接收来自与上传感器阵列510相关联的一或多个光源的光。类似于上外部形状传感器506和上内部形状传感器508，来自上传感器阵列510的数据可以允许处理器计算晶片406的物理性质，例如厚度、形状、成分、层厚度等。
不同的工艺动作可能导致晶片406由于热循环、添加材料、去除材料等而翘曲。晶片406的翘曲可将额外应力引入晶片406。晶片406可以表现出阈值量的翘曲，其中可以确定引入的应力对于没有补救措施的进一步处理或操纵来说太高，例如使用特殊的卡盘来平整晶片406。此外，在每个工艺动作之后测量晶片406中的翘曲量可以使得能够在晶片406达到翘曲的阈值量之前采取补救动作。在一些实施例中，当监测系统在特定工艺动作、部分工艺动作期间或在特定工艺动作之后检测到多个晶片中的不可接受的大量翘曲时，操作员可以调整工艺参数或设计。
在一些实施例中，第一导轨402和第二导轨404还可以包括上外部形状传感器506、上内部形状传感器508、和/或上传感器阵列510，其指向第一导轨402和第二导轨404下方的另一组导轨，使得可以为支撑在另一组导轨上的第一导轨402和第二导轨404下方的晶片406捕获类似的测量。在一些实施例中，第一上导轨502和第二上导轨504还可以包括外部形状传感器418、内部形状传感器420和/或传感器阵列422，其远离第一导轨402和第二导轨404，使得可以为支撑在第一上导轨502和第二上导轨504上方的的晶片406捕获类似的测量。在图5A至5D中，为了图示清楚起见，仅示出了与图中的晶片406相关联的传感器。
图5B示出了另一个晶片406放置在第一导轨402和第二导轨404上的横剖视图，其中晶片406呈现出凹陷(即相对于晶片周边的凹度，如虚线所示)或弯曲(即沿直线路径的凹度)。如上所述，外部形状传感器418和内部形状传感器420可以是需要与晶片406接触的传感器，例如力传感器或基于电阻的应变传感器。当晶片406呈现凹陷时，内部形状传感器420可以测量比外部形状传感器418大得多的重量。外部形状传感器418和内部形状传感器420之间的差异值可以指示晶片406的凹陷量。
在一些实施例中，上外部形状传感器506和上内部形状传感器508可以测量相应的上外部形状传感器506和上内部形状传感器508与晶片406的顶表面514之间的距离。上外部形状传感器506和晶片406的顶表面514之间的距离与上内部形状传感器508和晶片406的顶表面514之间的距离之间的差可以表示晶片406的非平面度的量。在一些实施例中，外部形状传感器418和内部形状传感器420可以是光学传感器。外部形状传感器418和内部形状传感器420可以测量和/或计算外部形状传感器418和晶片406的底表面512之间以及内部形状传感器420和晶片406的底表面512之间的相应距离。这些距离之间的差可以指示晶片406中存在的凹陷量。
在一些实施例中，非平面度可能导致晶片406的厚度不均匀。由外部形状传感器418、内部形状传感器420、上外部形状传感器506和上内部形状传感器508计算或测量的距离可用于计算晶片406的厚度。在一些实施例中，厚度变化可以对应于晶片406在内部形状传感器420和上内部形状传感器508的区域与外部形状传感器418和上外部形状传感器506的区域之间的角度。
在一些实施例中，传感器阵列422和上传感器阵列510可以提供精确的测量。例如，传感器阵列422和/或上传感器阵列510中的每一个可以包括二到二十个之间的传感器，例如约三个至约十个之间的传感器，这些传感器布置在相应导轨402、404、502和504的外边缘424和相应导轨402、404、502和504的内边缘426之间的直线上。因此，在外部形状传感器418、内部形状传感器420、上外部形状传感器506和上内部形状传感器508提供晶片406在相应的内边缘426和外边缘424之间的四个测量值。传感器阵列422和上传感器阵列510的组合可以提供晶片406在相应的外边缘424和内边缘426之间的多达四十个不同测量值。晶片406的额外测量可以提供关于诸如晶片406的形状和/或晶片406的厚度变化的性质的更精确的计算。在一些实施例中，可以使用两种类型的测量。例如，外部形状传感器418、内部形状传感器420、上外部形状传感器506和上内部形状传感器508可以使得能够快速地进行阈值确定，例如用于为操作者产生警报或者识别有缺陷或损坏的晶片。传感器阵列422和上传感器阵列510的更精细的测量可用于生成每个晶片406上的工艺的日志，用于建模、故障检修、设计和/或改进工艺。
图5C示出了另一个晶片406放置在第一导轨402和第二导轨404上的剖视图，其中晶片406是拱起的(即，相对于晶片周边凸起，如虚线所示)，或弯曲的(即，相对于直线路径凸起)。如上所述，外部形状传感器418和内部形状传感器420可以是需要与晶片406接触的传感器，例如力传感器或基于电阻的应变传感器。当晶片406拱起时，外部形状传感器418可以测量比内部形状传感器420大得多的重量。外部形状传感器418和内部形状传感器420之间的差异值可以指示晶片406的拱起量。
如上所述，上外部形状传感器506和上内部形状传感器508可以测量相应的上外部形状传感器506和上内部形状传感器508与晶片406的顶表面514之间的距离。上外部形状传感器506和晶片406的顶表面514之间的距离与上内部形状传感器508和晶片406的顶表面514之间的距离之间的差可以指示晶片406的拱起量。在一些实施例中，外部形状传感器418和内部形状传感器420可以是光学传感器。外部形状传感器418和内部形状传感器420可以测量和/或计算外部形状传感器418和晶片406的底表面512之间以及内部形状传感器420和晶片406的底表面512之间的相应距离。这些距离之间的差可以指示晶片406中存在的拱起量。
图5D示出了另一个晶片406放置在第一导轨402和第二导轨404上的剖视图，其中晶片406表现出翘曲(即，相对于晶片主平面在相反方向上的非平面度)，这也可以称为相对于晶片主平面的扭曲或起皱。如上所述，外部形状传感器418和内部形状传感器420可以是需要与晶片406接触的传感器，例如力传感器或基于电阻的应变传感器。当晶片406翘曲时，外部形状传感器418可以测量到比内部形状传感器420在第一导轨402上明显更大的重量，并且类似定位的外部形状传感器418和第二导轨404上的内部形状传感器420可以测量到相反的差值，例如与相应的外部形状传感器418相比，相应的内部形状传感器420上明显更大的重量。各个外部形状传感器418和内部形状传感器420之间的差异值可以指示晶片406的翘曲量。在一些实施例中，第一导轨402和第二导轨404中的每一个还可以包括在沿着每个导轨402、404的多个位置中的外部形状传感器418和内部形状传感器420。当晶片406翘曲时，外部形状传感器418和内部形状传感器420沿着每个导轨402、404可以沿着相应的导轨402、404呈现不同程度的变化。例如，在沿着第一导轨402的第一位置，相应的外部形状传感器418可以测量比相应的内部形状传感器420明显更大的重量，并且在沿着第一导轨402的第二位置，相应的第二外部形状传感器418可以测量比相应的第二内部形状传感器420明显更小的重量。
在一些实施例中，第一导轨402和第二导轨404中的至少一个可以包括沿着相应导轨402、404布置的多个传感器阵列422。如上所述，传感器阵列422可以测量每个相应传感器阵列422的外部和每个相应传感器阵列422的内部之间的差异。如果每个相应的传感器阵列422的内部和外部之间的差的幅度沿着相应的导轨402、404变化，则幅度的变化可以指示晶片406翘曲。在一些实施例中，传感器阵列422可以为每个阵列返回单个测量值。如果传感器阵列422沿着相应的导轨402、404测量到明显不同的重量，则重量差异可指示晶片406翘曲。
如上所述，上外部形状传感器506和上内部形状传感器508可以测量相应的上外部形状传感器506和上内部形状传感器508与晶片406的顶表面514之间的距离。上外部形状传感器506和晶片406的顶表面514之间的距离与上内部形状传感器508和晶片406的顶表面514之间的距离之间的差可以表示晶片406的翘曲量。在一些实施例中，外部形状传感器418和内部形状传感器420可以是光学传感器。外部形状传感器418和内部形状传感器420可以测量和/或计算外部形状传感器418和晶片406的底表面512之间以及内部形状传感器420和晶片406的底表面512之间的相应距离。所述距离之间的差可指示晶片406中存在的翘曲量。
在一些实施例中，晶片非平面度可能导致晶片406的厚度不均匀。由外部形状传感器418、内部形状传感器420、上外部形状传感器506和上内部形状传感器508计算或测量的距离可用于计算晶片406的厚度。在一些实施例中，厚度变化可以对应于晶片406在内部形状传感器420和上内部形状传感器508的区域与外部形状传感器418和上外部形状传感器506的区域之间的角度。
本公开的一些实施例可以包括一种晶片存储器件。晶片存储器件可以包括从晶片存储器件的相对的侧壁对齐地延伸的一或多个导轨。所述一或多个导轨可被间隔开并被组合配置成在所述晶片存储器件的腔室内支撑晶片。晶片存储器件还可以包括传感器阵列，传感器阵列在基本上平行于侧壁的方向上沿每组对齐导轨的一个或两个导轨定位。所述传感器阵列可以被配置成测量支撑在每相应组的导轨上的晶片的至少一个物理性质。
图6示出了第一导轨602和第二导轨604支撑晶片606的仰视图。与图4的情况一样，为了图示清楚，第一导轨602和第二导轨604的宽度被放大。第一导轨602可以包括从第一导轨602的第一端608延伸到第一导轨602的第二端610的一或多个传感器的阵列。第二导轨604还可以包括从第二导轨604的第一端612延伸到第二导轨604的第二端614的一或多个传感器的阵列。
例如，第一导轨602可以包括从第一端608延伸到第二端610的第一内部传感器阵列616。第一内部传感器阵列616可以沿着第一导轨602的内边缘626基本上是线性的。在一些实施例中，第一内部传感器阵列616可以是均匀间隔开的力传感器的阵列。在一些实施例中，第一内部传感器阵列616可以是基于电阻的应变传感器的阵列。在一些实施例中，第一内部传感器阵列616可以是光学传感器的阵列。第一导轨602还可以包括从第一端608延伸到第二端610的第一外部传感器阵列618。第一外部传感器阵列618可以基本上是线性的并且沿着第一导轨602的外边缘624延伸。在一些实施例中，第一外部传感器阵列618可以是均匀间隔开的力传感器的阵列。在一些实施例中，第一外部传感器阵列618可以是基于电阻的应变传感器的阵列。在一些实施例中，第一外部传感器阵列618可以是光学传感器的阵列。在一些实施例中，第一内部传感器阵列616和第一外部传感器阵列618可以是相同类型传感器的阵列。在一些实施例中，第一内部传感器阵列616可以是与第一外部传感器阵列618不同类型的传感器。例如，第一内部传感器阵列616可以是基于电阻的应变传感器的阵列，而第一外部传感器阵列618可以是光学传感器的阵列。在另一实施例中，第一内部传感器阵列616可以是力传感器的阵列，而第一外部传感器阵列618可以是基于电阻的应变传感器的阵列。
第二导轨604还可以包括从第一端612延伸到第二端614的第二内部传感器阵列620。第二内部传感器阵列620可以基本上是线性的并且沿着第二导轨604的内边缘626延伸。第二导轨604还可以包括从第一端612延伸到第二端614的第二外部传感器阵列622。第二外部传感器阵列622也可以基本上是线性的并且沿着第二导轨604的外边缘624延伸。第二内部传感器阵列620和第二外部传感器阵列622可以是选自由力传感器、基于电阻的应变传感器和光学传感器组成的群组的传感器阵列。
在一些实施例中，第一导轨602和第二导轨604每个都可以包括在每个导轨602、604上的单个传感器阵列。在一些实施例中，第一导轨602和第二导轨604可以包括在相应的第一内部传感器阵列616和第一外部传感器阵列618之间以及在第二内部传感器阵列620和第二外部传感器阵列622之间的多个中间传感器阵列。在一些实施例中，第一外部传感器阵列618和/或第二外部传感器阵列622可以不从相应的第一端608、612延伸到相应的第二端610、614。因此，第一外部传感器阵列618和第二外部传感器阵列622可以定位于相应的第一导轨602和第二导轨604的中心部分上，其中晶片606与第一导轨602和第二导轨604接触。
第一内部传感器阵列616、第一外部传感器阵列618、第二内部传感器阵列620和第二外部传感器阵列622可用于测量和/或计算晶片606的不同物理性质。例如，第一内部传感器阵列616、第一外部传感器阵列618、第二内部传感器阵列620和第二外部传感器阵列622可以测量晶片606的重量、晶片606的厚度和/或晶片606的形状。在一些实施例中，第一内部传感器阵列616和第一外部传感器阵列618中的传感器读数之间的差可用于计算晶片606的不同性质，例如非平面度或厚度变化。第二内部传感器阵列620和第二外部传感器阵列622的读数之间的差可类似地用于计算晶片606的性质。
本发明的一些实施例可以包括晶片传送器件。所述晶片传送器件可以包括从两个相对的侧壁延伸的一或多对相互对齐的搁架。所述相互对齐的搁架可以被配置成在所述两个相对的侧壁之间支撑晶片。晶片传送器件还可以包括一或多个传感器，这些传感器定位于至少一些相互对齐的搁架对中的至少一个搁架上。所述晶片传送器件还可以包括处理器，可操作地耦合以从所述一或多个传感器接收包含数据的信号。晶片传送器件还可包括存储器件，其被配置成存储来自一或多个传感器的数据。晶片传送器件还可以包括电力存储器件，该电力存储器件被配置成从外部源接收和存储电力并且向一或多个传感器，处理器和存储器提供电力。
图7示出了晶片存储器件700的示意图。晶片存储器件700可以包括如上所述的多个传感器702。传感器702可以连接到处理器704。处理器704可以具有相关联的存储器器件706和电力存储器件708。传感器702可以位于晶片存储器件700的单独的导轨710上。如上所述，传感器702可以包括力传感器、基于电阻的应变传感器和光学传感器。在一些实施例中，晶片存储器件700还可以包括环境传感器，例如湿度传感器、温度传感器、空气质量传感器等。传感器702可以从电力存储器件708接收电力，并将传感器读数传送到处理器704。传感器读数可存储在存储器器件706中，传送到外部设备，或两者。在一些实施例中，处理器704可以处理传感器读数和/或基于传感器读数执行计算。在一些实施例中，处理器可以接收传感器读数并将其发送到外部设备，而不存储传感器读数。例如，处理器可以无线地广播传感器读数，使得外部设备中的接收器可以实时接收传感器读数并处理外部设备中的传感器读数。
在一些实施例中，电力存储器件708可以不包括处理器。例如，电力存储器件708可以向传感器702提供电力。传感器702可以将传感器读数无线传输到外部设备，在外部设备中，接收器和处理器可以接收并处理传感器读数。在一些实施例中，传感器702可以包括处理器和/或存储器存储器件，其被配置成在将传感器读数传送到外部设备之前存储和/或处理传感器读数。在一些实施例中，传感器702可以不包括处理器或存储器存储器件，并且可以实时地将传感器读数传送到外部设备。在一些实施例中，每个传感器702可以包括其自己的单独的电力存储器件708。每个传感器702可以无线地耦合到被配置成接收传感器读数的无线接收器。在一些实施例中，无线接收器可以定位于晶片存储器件700内。在一些实施例中，无线接收机可以定位于外部设备中。
在一些实施例中，电力存储器件708可以是单个主可充电电池，其被配置成存储足够的电力，以在没有外部电力可用时向晶片存储器件700中的所有单独的传感器702和处理器提供电力。单个主电池可以减少传感器702的空间需求，并使晶片存储器件700能够包括更多的传感器702而不减少晶片存储器件700可以存储的晶片的数量。
晶片存储器件700可以包括器件连接器712，其可以为处理器704和/或电力存储器件708提供外部连接。器件连接器712可以被配置成连接到工具连接器714，用于晶片制造操作中的工具716。工具连接器714可以向电力存储器件708提供电力，此时工具716耦合到晶片存储器件700。当晶片存储器件700在工艺之间传送晶片时，工具716可以耦合到晶片存储器件700。例如，工具716可以用于在工艺之间传送晶片存储器件700。在一些实施例中，工具716可以耦合到晶片存储器件700以在每个工艺站固定晶片存储器件700。工具连接器714可以向电力存储器件708提供电力，当工具716耦合到晶片存储器件700时维持电力存储器件708的电荷。电力存储器件708一直向传感器702和处理器704提供恒定电力。例如，如果工具716没有耦合到晶片存储器件700，则电力存储器件708可以向传感器702和处理器704提供电力。当工具716连接到晶片存储器件700时，工具连接器714可以向电力存储器件708提供电力，以补充在工具716没有耦合到晶片存储器件700期间排出的电荷。电力存储器件708可以继续向传感器702和处理器704提供电力，当工具716耦合到晶片存储器件700时，使得传递到传感器702和处理器704的电力是恒定和不间断的。
在一些实施例中，工具连接器714可以提供数据连接。例如，工具连接器714可以使处理器704能够将数据从处理器704的存储器器件706传送到外部数据存储器件。外部数据存储器件可以包括计算机、硬盘驱动器、服务器、输入板、操作管理系统等。在一些实施例中，处理器704可以将数据直接从传感器702传送到外部数据存储器件。在一些实施例中，外部数据存储器件可以存储来自多个操作的数据。
外部数据存储器件可以使用数据来生成晶片制造操作的历史日志，用于单个晶片之间的比较。例如，可以将单个晶片的数据与历史数据进行比较，以识别在操作期间的任何时刻处于正常参数之外的晶片。如果可能，在正常参数之外的晶片可以被识别和拉出用于检查、测试和补救。在一些实施例中，历史数据可由操作者用来对晶片制造操作和/或相关工具进行诊断。例如，如果在特定处理步骤之后多个晶片被识别为在正常参数之外，则操作员可以请求检查和/或修理与工艺动作相关联的工具。
在一些实施例中，工程师可以使用数据来模拟特定工艺之后对类似晶片的影响。例如，数据可用于生成模型，模型使得设计工艺的工程师能够预测另一类似工艺中的晶片行为。在一些实施例中，数据可以识别晶片制造操作中的过程，该过程可能需要修改以实现改进的结果，例如更少的翘曲，更少的浪费材料等。
本公开的实施例可以减少制造微电子器件所需的时间量。例如，本公开的实施例可以使得这种制造工艺能够消除用于对晶片进行物理测量的额外动作。常规测量动作的消除可以进一步使得这种制造操作能够消除与测量动作相关联的工具。与测量动作相关联的一些工具可能是昂贵的，并且其消除可能明显降低制造微电子器件的成本以及处理时间。
本公开的一些实施例可以使微电子器件制造操作能够捕获每个晶片的更多数据。额外数据可以使操作者能够更早地识别晶片或工艺动作的问题，更好地模拟每个工艺动作对晶片的影响，和/或识别可能需要修改的工艺。
下面描述本公开的额外的非限制性实例实施例。
实施例1：一种晶片存储器件，包含：由顶壁、底壁和后壁分开的两个相对的侧壁，一起围封具有口部的腔室；相互对齐的导轨，从所述两个相对的侧壁中的每一个延伸并且被配置成在所述相对的侧壁之间支撑晶片；以及一或多个传感器，被配置成检测晶片的物理性质并且被耦合到所述相互对齐的导轨中的至少一个导轨。
实施例2：根据实施例1所述的晶片存储器件，其中所述一或多个传感器包含力传感器、应变传感器或光学传感器中的至少一个。
实施例3：根据实施例1或2中任一实施例所述的晶片存储器件，其中所述相互对齐的导轨包含在两个相对的侧壁上的多组两个导轨，每组的所述相互对齐的导轨竖直间隔开以在其之间接纳晶片。
实施例4：根据实施例1至3中任一实施例所述的晶片存储器件，其中所述一或多个传感器包含至少两种不同类型的两个或两个以上传感器。
实施例5：根据实施例1至4中任一实施例所述的晶片存储器件，还包含一或多个传感器，耦合到所述两个相互对齐的导轨上，并且被定位和配置成组合检测支撑在所述相互对齐的导轨上的晶片的重量。
实施6：根据实施例1至5中任一实施例所述的晶片存储器件，其中所述一或多个传感器被配置成检测晶片的一部分的厚度。
实施例7：根据实施例1至6中任一实施例所述的晶片存储器件，其中所述一或多个传感器还包含一或多个形状传感器，所述一或多个形状传感器耦合到从所述两个相对的侧壁中的每一个延伸的两个相互对齐的导轨，且被定位和配置成组合检测晶片的非平面度。
实施例8：根据实施例7所述的晶片存储器件，其中所述一或多个形状传感器被定位和配置成组合检测晶片的形状，所述形状包含凹陷，拱起，弯曲和翘曲中的至少一个。
实施例9：一种晶片处理系统，包含：晶片传送器件，包含具有口部的腔室；从所述腔室的相对侧上的两个侧壁延伸的一或多组导轨，其中从所述两个侧壁延伸的所述一或多组导轨中的每组导轨间隔开以在所述侧壁之间接纳和支撑晶片；以及一或多个传感器，由所述晶片传送器件承载并被配置成测量至少一个晶片的重量。
实施例10：根据实施例9所述的晶片处理系统，其中所述一或多个传感器包含至少两个力传感器。
实施例11：根据实施例10所述的晶片处理系统，其中所述至少两个力传感器包含至少一个低力传感器和至少一个高力传感器。
实施例12：根据实施例11所述的晶片处理系统，其中所述至少一个低力传感器被配置成以约0.001mg的增量测量约0.01mg至约1mg之间的重量，并且所述至少一个高力传感器被配置成测量约100mg至约10g之间的重量。
实施例13：根据实施例9至12中任一实施例所述的晶片处理系统，其中所述一或多个传感器包含至少四个传感器。
实施例14：根据实施例13所述的晶片处理系统，其中所述至少四个传感器位于从所述侧壁延伸的对齐的多组导轨的下导轨上。
实施例15：根据实施例14所述的晶片处理系统，其中：所述至少四个传感器中的第一传感器定位于从一个侧壁延伸的一组导轨中的下导轨的前部区域；所述至少四个传感器中的第二传感器定位于从所述一个侧壁延伸的所述一组导轨中的所述下导轨的后部区域；以及所述至少四个传感器中的第三传感器定位于从另一侧壁延伸的所述一组导轨中的下导轨的前部区域；所述至少四个传感器中的第四传感器定位于从另一侧壁延伸的所述一组导轨中的所述下导轨的后部区域。
实施例16：根据实施例14或15中任一实施例所述的晶片处理系统，其中所述至少四个传感器中的至少一个包含传感器阵列。
实施例17：根据实施例9至16中任一实施例所述的晶片处理系统，其中所述一或多个传感器包含一或多个基础传感器，所述一或多个基础传感器被定位和配置成共同测量所述腔室内的组件，所述组件包括从所述两个侧壁延伸的所述一或多组导轨和由所述两个侧壁之间的所述一或多组导轨支撑的晶片。
实施例18：根据实施例17所述的晶片处理系统，其中从每个侧壁延伸的所述一或多组导轨包含支撑在所述一或多个基础传感器上的所述组件，并且所述一或多个基础传感器被配置成共同测量由所述一或多组导轨中的每组支撑的所有所述组件和任何晶片的总重量。
实施例19：一种晶片传送器件，包含：一或多对相互对齐的搁架，从两个相对的侧壁延伸，其中所述相互对齐的搁架被配置成在所述两个相对的侧壁之间支撑晶片；一或多个传感器，定位于至少一些对所述相互对齐的搁架中的至少一个搁架中的至少一个搁架上；以及处理器，可操作地耦合以接收包含来自所述一或多个传感器的数据的信号；存储器器件，被配置成存储来自所述一或多个传感器的数据；电力存储器件，被配置成接收并存储来自外部源的电力并将电力供应到所述一或多个传感器，所述处理器和所述存储器。
实施例20：根据实施例19所述的晶片传送器件，其中所述一或多对搁架包含从所述两个相对的侧壁中的每一个延伸的至少二十个搁架。
实施例21：根据实施例20所述的晶片传送器件，其中所述至少二十个搁架中的每一个承载至少两个传感器。
实施例22：一种晶片存储器件，包含：一或多个导轨，从所述晶片存储器件的相对的侧壁对齐地延伸，其中所述一或多个导轨被间隔开并且被组合配置成在所述晶片存储器件的腔室内支撑晶片；传感器阵列，在基本上平行于所述侧壁的方向上沿每组对齐的导轨中的一个或两个导轨定位；其中，所述传感器阵列被配置成测量支撑在每相应组导轨上的晶片的至少一个物理性质。
实施例23：根据实施例22所述的晶片存储器件，其中所述传感器阵列沿相应导轨的内边缘定位，且还包含沿邻近所述侧壁的所述相应导轨的外边缘定位的第二传感器阵列。
实施例24：一种晶片存储器件，包含：一或多个导轨，从所述晶片存储器件的侧壁延伸，所述一或多个导轨中的每一个被配置成支撑晶片的边缘；至少两个传感器，定位于所述一或多个导轨中的每一个导轨上，其中所述至少两个传感器中的第一传感器邻近所述侧壁定位，并且所述至少两个传感器中的第二传感器邻近所述一或多个导轨的与所述侧壁相对的边缘定位；以及处理器，被配置成处理来自所述至少两个传感器的传感器数据。
实施例25：根据实施例24所述的晶片存储器件，其中所述处理器被配置成根据来自所述至少两个传感器的传感器数据之间的差计算所述晶片的非平面度。
实施例26：一种测量晶片的物理特性的方法，包含：将所述晶片定位于晶片存储器件内，所述晶片存储器件包含从两个相对的侧壁延伸的一组相互对齐的导轨，其中所述晶片定位于所述一组相互对齐的导轨上；以及利用定位于所述一组相互对齐的导轨中的至少一个导轨上的一或多个传感器来测量所述晶片的一或多个物理特性。
实施例27：根据实施例26所述的方法，其中所述晶片的所述物理特性包含所述晶片的重量、形状或厚度中的至少一个。
以上描述并在附图中示出的本公开的实施例并不限制本公开的范围，本公开的范围由所附权利要求及其合法等效物的范围涵盖。任何等同的实施例都在本公开的范围内。实际上，除了在本文示出和描述的那些之外，本公开的各种修改，例如所描述的元件的可替换的有用组合，对于本领域技术人员来说从描述中将变得清楚。这些修改和实施例也落入所附权利要求和等同物的范围内。

Claims (27)

1.一种晶片存储器件，包含：
由顶壁、底壁和后壁分开的两个相对的侧壁，一起围封具有口部的腔室；
相互对齐的导轨，从所述两个相对的侧壁中的每一个延伸并且被配置成在所述相对的侧壁之间支撑晶片；以及
一或多个传感器，被配置成检测晶片的物理性质并且耦合到所述相互对齐的导轨中的至少一个导轨。
2.根据权利要求1所述的晶片存储器件，其中所述一或多个传感器包含力传感器、应变传感器或光学传感器中的至少一个。
3.根据权利要求1所述的晶片存储器件，其中所述相互对齐的导轨包含在两个相对的侧壁上的多组两个导轨，每组的所述相互对齐的导轨竖直地间隔开以在其之间接纳晶片。
4.根据权利要求1所述的晶片存储器件，其中所述一或多个传感器包含至少两种不同类型的两个或两个以上传感器。
5.根据权利要求1所述的晶片存储器件，还包含一或多个传感器，所述一或多个传感器耦合到两个相互对齐的导轨上，并且被定位和配置成组合地检测支撑在所述相互对齐的导轨上的晶片的重量。
6.根据权利要求1所述的晶片存储器件，其中所述一或多个传感器被配置成检测晶片的一部分的厚度。
7.根据权利要求1所述的晶片存储器件，其中所述一或多个传感器还包含一或多个形状传感器，所述一或多个形状传感器耦合到从所述两个相对的侧壁中的每一个延伸的两个相互对齐的导轨，并且被定位和配置成组合地检测晶片的非平面度。
8.根据权利要求7所述的晶片存储器件，其中所述一或多个形状传感器被定位和配置成组合地检测晶片的形状，所述晶片的形状包含凹陷、拱起、弯曲和翘曲中的至少一个。
9.一种晶片处理系统，包含：
晶片传送器件，包含：
具有口部的腔室；
从所述腔室的相对侧上的两个侧壁延伸的一或多组导轨，其中从所述两个侧壁延伸的所述一或多组导轨中的每组导轨间隔开以在所述侧壁之间接纳和支撑晶片；以及
一或多个传感器，由所述晶片传送器件承载并被配置成测量至少一个晶片的重量。
10.根据权利要求9所述的晶片处理系统，其中所述一或多个传感器包含至少两个力传感器。
11.根据权利要求10所述的晶片处理系统，其中所述至少两个力传感器包含至少一个低力传感器和至少一个高力传感器。
12.根据权利要求11所述的晶片处理系统，其中所述至少一个低力传感器被配置成以约0.001mg的增量测量约0.01mg至约1mg之间的重量，并且所述至少一个高力传感器被配置成测量约100mg至约10g之间的重量。
13.根据权利要求9所述的晶片处理系统，其中所述一或多个传感器包含至少四个传感器。
14.根据权利要求13所述的晶片处理系统，其中所述至少四个传感器位于从所述侧壁延伸的对齐的多组导轨的下导轨上。
15.根据权利要求14所述的晶片处理系统，其中：
所述至少四个传感器中的第一传感器定位于从一个侧壁延伸的一组导轨中的下导轨的前部区域；
所述至少四个传感器中的第二传感器定位于从所述一个侧壁延伸的所述一组导轨中的所述下导轨的后部区域；
所述至少四个传感器中的第三传感器定位于从另一侧壁延伸的所述一组导轨中的下导轨的前部区域；以及
所述至少四个传感器中的第四传感器定位于从所述另一侧壁延伸的所述一组导轨中的所述下导轨的后部区域。
16.根据权利要求14所述的晶片处理系统，其中所述至少四个传感器中的至少一个包含传感器阵列。
17.根据权利要求9所述的晶片处理系统，其中所述一或多个传感器包含一或多个基础传感器，所述一或多个基础传感器被定位和配置成共同测量所述腔室内的组件，所述组件包括从所述两个侧壁延伸的所述一或多组导轨和由所述两个侧壁之间的所述一或多组导轨支撑的晶片。
18.根据权利要求17所述的晶片处理系统，其中从每个侧壁延伸的所述一或多组导轨包含支撑在所述一或多个基础传感器上的所述组件，并且所述一或多个基础传感器被配置成组合地测量由所述一或多组导轨中的每一组支撑的所有所述组件和任何晶片的总重量。
19.一种晶片传送器件，包含：
一或多对相互对齐的搁架，从两个相对的侧壁延伸，其中所述相互对齐的搁架被配置成在所述两个相对的侧壁之间支撑晶片；
一或多个传感器，定位于至少一些对所述相互对齐的搁架中的至少一个搁架中的至少一个搁架上；以及
处理器，能够操作地耦合以接收包含来自所述一或多个传感器的数据的信号；
存储器器件，被配置成存储来自所述一或多个传感器的数据；
电力存储器件，被配置成接收并存储来自外部源的电力并将电力供应到所述一或多个传感器、所述处理器和所述存储器。
20.根据权利要求19所述的晶片传送器件，其中所述一或多对搁架包含从所述两个相对的侧壁中的每一个延伸的至少二十个搁架。
21.根据权利要求20所述的晶片传送器件，其中所述至少二十个搁架中的每一个承载至少两个传感器。
22.一种晶片存储器件，包含：
一或多个导轨，从所述晶片存储器件的相对的侧壁对齐地延伸，其中所述一或多个导轨被间隔开并且被组合地配置成在所述晶片存储器件的腔室内支撑晶片；
传感器阵列，在基本上平行于所述侧壁的方向上沿每组对齐的导轨中的一个或两个导轨定位；
其中，所述传感器阵列被配置成测量支撑在每个相应组导轨上的晶片的至少一个物理性质。
23.根据权利要求22所述的晶片存储器件，其中所述传感器阵列沿相应导轨的内边缘定位，并且所述晶片存储器件还包含沿邻近所述侧壁的所述相应导轨的外边缘定位的第二传感器阵列。
24.一种晶片存储器件，包含：
一或多个导轨，从所述晶片存储器件的侧壁延伸，所述一或多个导轨中的每一个被配置成支撑晶片的边缘；
至少两个传感器，定位于所述一或多个导轨中的每一个上，其中所述至少两个传感器中的第一传感器邻近所述侧壁定位，并且所述至少两个传感器中的第二传感器邻近所述一或多个导轨的与所述侧壁相对的边缘定位；以及
处理器，被配置成处理来自所述至少两个传感器的传感器数据。
25.根据权利要求24所述的晶片存储器件，其中所述处理器被配置成根据来自所述至少两个传感器的所述传感器数据之间的差计算所述晶片的非平面度。
26.一种测量晶片的物理特性的方法，包含：
将所述晶片定位于晶片存储器件内，所述晶片存储器件包含从两个相对的侧壁延伸的一组相互对齐的导轨，其中所述晶片定位于所述一组相互对齐的导轨上；以及
利用定位于所述一组相互对齐的导轨中的至少一个导轨上的一或多个传感器测量所述晶片的一或多个物理特性。
27.根据权利要求26所述的方法，其中所述晶片的所述物理特性包含所述晶片的重量、形状或厚度中的至少一个。
CN202011284188.9A 2019-11-19 2020-11-17 晶片存储器件、相关联方法和装置 Active CN112908909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/688,238 2019-11-19
US16/688,238 US20210151338A1 (en) 2019-11-19 2019-11-19 Wafer storage devices configured to measure physical properties of wafers stored therein, associated methods, and apparatus

Publications (2)

Publication Number Publication Date
CN112908909A true CN112908909A (zh) 2021-06-04
CN112908909B CN112908909B (zh) 2024-04-19

Family

ID=75909196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011284188.9A Active CN112908909B (zh) 2019-11-19 2020-11-17 晶片存储器件、相关联方法和装置

Country Status (2)

Country Link
US (1) US20210151338A1 (zh)
CN (1) CN112908909B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293048A (zh) * 2023-11-27 2023-12-26 浙江果纳半导体技术有限公司 一种晶圆状态检测方法、可存储介质和晶圆传输装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117502A (ko) * 2017-02-27 2019-10-16 미라이얼 가부시키가이샤 기판 수납 용기
US10867824B2 (en) * 2018-05-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate detecting system in a substrate storage container

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032907A (ja) * 2003-07-10 2005-02-03 Nikon Corp ウェハローダ及び露光装置
US20110015773A1 (en) * 2008-03-11 2011-01-20 Robert John Wilby Semiconductor Wafer Monitoring Apparatus and Method
CN203793965U (zh) * 2014-02-24 2014-08-27 京东方科技集团股份有限公司 基板卡匣
US20180048169A1 (en) * 2016-08-10 2018-02-15 Globalfoundries Inc. Rechargeable wafer carrier systems
TW201926519A (zh) * 2017-11-24 2019-07-01 台灣積體電路製造股份有限公司 製造設施中的錯誤偵測的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6101175B2 (ja) * 2013-08-28 2017-03-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの研磨方法
JP2016025233A (ja) * 2014-07-22 2016-02-08 株式会社東芝 基板処理装置、及び基板処理方法
DE102018113786A1 (de) * 2018-06-08 2019-12-12 Vat Holding Ag Waferübergabeeinheit und Waferübergabesystem
US10961060B1 (en) * 2018-12-13 2021-03-30 Amazon Technologies, Inc. Automated singulation system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032907A (ja) * 2003-07-10 2005-02-03 Nikon Corp ウェハローダ及び露光装置
US20110015773A1 (en) * 2008-03-11 2011-01-20 Robert John Wilby Semiconductor Wafer Monitoring Apparatus and Method
CN203793965U (zh) * 2014-02-24 2014-08-27 京东方科技集团股份有限公司 基板卡匣
US20180048169A1 (en) * 2016-08-10 2018-02-15 Globalfoundries Inc. Rechargeable wafer carrier systems
TW201926519A (zh) * 2017-11-24 2019-07-01 台灣積體電路製造股份有限公司 製造設施中的錯誤偵測的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293048A (zh) * 2023-11-27 2023-12-26 浙江果纳半导体技术有限公司 一种晶圆状态检测方法、可存储介质和晶圆传输装置
CN117293048B (zh) * 2023-11-27 2024-02-27 浙江果纳半导体技术有限公司 一种晶圆状态检测方法、可存储介质和晶圆传输装置

Also Published As

Publication number Publication date
CN112908909B (zh) 2024-04-19
US20210151338A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
CN112908909B (zh) 晶片存储器件、相关联方法和装置
TWI448660B (zh) 晶圓扭曲之量化設備及方法
JP4584531B2 (ja) 異物モニタリングシステム
TWI653450B (zh) 線性檢查系統
TWI447842B (zh) 判定對準誤差的裝置、器件和方法
US8215890B2 (en) Semiconductor wafer robot alignment system and method
US20110015773A1 (en) Semiconductor Wafer Monitoring Apparatus and Method
US10509052B2 (en) Smart vibration wafer with optional integration with semiconductor processing tool
IL273081B2 (en) Systems and methods for combining optical metrology with mass metrology
KR102652160B1 (ko) 비대칭 웨이퍼 형상 특성화를 위한 메트릭
CN117378039A (zh) 用于检测在接合工具上的颗粒污染的系统及方法
KR102210515B1 (ko) 이동형 웨이퍼 정렬상태 비전 검사 시스템
CN110544658A (zh) 基板存储设备
KR20100074345A (ko) 웨이퍼 휨 변형 검지장치 및 그 방법
KR102430478B1 (ko) 웨이퍼 검사 방법
KR100688564B1 (ko) 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
JP2019123918A (ja) 検査用基板を用いる電流測定モジュールおよび検査用基板
KR20170089783A (ko) 전기적 연속성을 사용하여 엔드 이펙터 평탄도 검증
JP4205405B2 (ja) 搬送調整システム及び搬送調整方法
KR20200033753A (ko) 검사 장치 및 검사 방법
US10192794B2 (en) Wafer transfer device
JP3968103B2 (ja) ウェハ測定装置
CN114496863B (zh) 晶圆取放位置确定方法及相关设备
CN109075093A (zh) 用于基板变形测量的计量系统
JP6842355B2 (ja) 電子部品試験装置用のキャリア

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant