CN112885841B - 三维存储器及制造其的方法 - Google Patents

三维存储器及制造其的方法 Download PDF

Info

Publication number
CN112885841B
CN112885841B CN202110300773.1A CN202110300773A CN112885841B CN 112885841 B CN112885841 B CN 112885841B CN 202110300773 A CN202110300773 A CN 202110300773A CN 112885841 B CN112885841 B CN 112885841B
Authority
CN
China
Prior art keywords
gate
gate line
substrate
structures
top select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110300773.1A
Other languages
English (en)
Other versions
CN112885841A (zh
Inventor
高庭庭
薛磊
刘小欣
孙昌志
耿万波
杜小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110300773.1A priority Critical patent/CN112885841B/zh
Publication of CN112885841A publication Critical patent/CN112885841A/zh
Application granted granted Critical
Publication of CN112885841B publication Critical patent/CN112885841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本申请提供一种三维存储器及制造其的方法。该三维存储器包括：衬底；堆叠结构，包括在垂直于所述衬底的方向上交替堆叠的绝缘层和栅极层；多个第一栅线缝隙结构，所述第一栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿第一方向延伸；至少一个第二栅线缝隙结构，设置在相邻所述第一栅线缝隙结构之间，所述第二栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿所述第一方向延伸，所述第二栅线缝隙结构的延伸长度小于所述第一栅线缝隙结构的延伸长度；以及至少一个第一顶部选择栅结构，设置在相邻的所述第一栅线缝隙结构之间，所述第一顶部选择栅结构在垂直于所述衬底的方向上贯穿部分所述堆叠结构且沿所述第一方向延伸。

Description

三维存储器及制造其的方法
技术领域
本申请涉及半导体技术领域，更具体地说，涉及一种三维存储器，一种制造三维存储器的方法。
背景技术
在三维存储器件中，通常通过增加垂直堆叠层数以及侧向扩展沟道结构的列数以及合理地优化图案化方案，来提高沟道结构的容量和密度。
然而在优化图案化方案过程中，通过减小沟道结构之间的节距以提高有效沟道结构的方法，有可能会造成相邻沟道结构之间在后续刻蚀过程中出现桥接、或者沟道结构与衬底虚连等问题。
期望存储区的存储密度持续提高，因此期望在单位面积的分块存储区中分布更多的沟道结构。由于每个沟道结构的尺寸受制于工艺难度，且沟道孔之间的节距受制于绝缘需要，均不容易继续缩小。因此在基本上维持沟道结构的尺寸和节距的情况下，如何继续提高存储区的存储密度成为本领域持续存在的课题。
发明内容
本申请提供了一种三维存储器，其包括：衬底；堆叠结构，包括在垂直于所述衬底的方向上交替堆叠的绝缘层和栅极层；多个第一栅线缝隙结构，所述第一栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿第一方向延伸；至少一个第二栅线缝隙结构，设置在相邻所述第一栅线缝隙结构之间，所述第二栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿所述第一方向延伸，所述第二栅线缝隙结构的延伸长度小于所述第一栅线缝隙结构的延伸长度；以及至少一个第一顶部选择栅结构，设置在相邻的所述第一栅线缝隙结构之间，所述第一顶部选择栅结构在垂直于所述衬底的方向上贯穿部分所述堆叠结构且沿所述第一方向延伸。
在一个实施方式中，三维存储器还包括：至少一个第二顶部选择栅结构，与所述第一顶部选择栅结构设置在相邻的所述第一栅线缝隙结构之间，所述第二顶部选择栅结构在垂直于所述衬底的方向上贯穿部分所述堆叠结构且沿所述第一方向延伸；所述至少一个第一顶部选择栅结构和所述至少一个第二顶部选择栅结构在平行于所述衬底且垂直于所述第一方向的第二方向上并列设置；所述第二栅线缝隙结构设置于所述第二顶部选择栅结构的延伸方向上，使所述第二顶部选择栅结构被分隔为至少两个部分。
在一个实施方式中，所述第一顶部选择栅结构和所述第二顶部选择栅结构在所述第二方向上交替设置。
在一个实施方式中，在所述第二方向上相邻的第二栅线缝隙结构在所述第一方向上交错地设置。
在一个实施方式中，第二栅线缝隙结构在平行于所述衬底的平面内的投影是长条形，所述长条形在垂直于所述第一方向的第二方向上的尺寸小于在所述第一方向上的尺寸。
在一个实施方式中，还包括：沟道结构，所述沟道结构在垂直于所述衬底的方向上贯穿所述堆叠结构；在所述第一方向上，所述长条形的长边的长度小于相邻的四个所述沟道结构所占据的长度。
在一个实施方式中，第二栅线缝隙结构在平行于所述衬底的平面内的投影是圆形。
在一个实施方式中，圆形的直径小于在所述第一方向上相邻的四个所述沟道结构所占据的长度。
在一个实施方式中，临近所述第一顶部选择栅结构的所述沟道结构与所述第一顶部选择栅结构的侧面贴合。
在一个实施方式中，顶部选择栅结构自所述堆叠结构的上侧贯穿至少一个所述栅极层。
本申请的另一方面提供一种制造三维存储器的方法，其包括：在衬底上形成堆叠结构，其中，所述堆叠结构包括在垂直于所述衬底的方向上交替堆叠的绝缘层和牺牲层；形成在垂直于所述衬底的方向上贯穿所述堆叠结构的多个沟道结构；形成至少一个在垂直于所述衬底的方向上贯穿部分所述堆叠结构的第一顶部选择栅槽，其中，所述第一顶部选择栅槽在平行于所述衬底的第一方向上延伸；形成多个在垂直于所述衬底的方向上贯穿所述堆叠结构并在所述第一方向上延伸的第一栅线缝隙槽；形成至少一个在垂直于所述衬底的方向上贯穿所述堆叠结构并在所述第一方向上延伸的第二栅线缝隙槽，其中，所述第二栅线缝隙槽的延伸长度小于所述第一栅线缝隙槽的延伸长度，并设置在相邻所述第一栅线缝隙槽之间。
在一个实施方式中，还包括：经由所述第一栅线缝隙槽和所述第二栅线缝隙槽，利用导电材料置换所述牺牲层以形成栅极层；在所述第一栅线缝隙槽中形成第一栅线缝隙结构；在所述第二栅线缝隙槽中形成第二栅线缝隙结构；以及在所述第一顶部选择栅槽中形成第一顶部选择栅结构。
在一个实施方式中，形成第一栅线缝隙结构的步骤包括：在所述第一栅线缝隙槽中布置至少覆盖所述第一栅线缝隙槽的侧壁的绝缘膜，以形成第一栅线缝隙沟槽；从所述第一栅线缝隙沟槽的底部去除所述绝缘膜以暴露所述衬底的至少一部分；以及在所述第一栅线缝隙沟槽内形成与所述衬底相接触的导电芯。
在一个实施方式中，形成导电芯的步骤包括：在所述第一栅线缝隙沟槽内布置导电材料；以及去除所述第一栅线缝隙沟槽外的导电材料。
在一个实施方式中，形成第一栅线缝隙结构的步骤包括：在所述第一栅线缝隙槽内布置绝缘材料；以及去除所述第一栅线缝隙槽外的绝缘材料。
在一个实施方式中，形成第一顶部选择栅结构的步骤包括：在所述第一顶部选择栅槽内布置绝缘材料；以及去除所述第一顶部选择栅槽外的绝缘材料。
在一个实施方式中，还包括：形成至少一个在垂直于所述衬底的方向上贯穿部分所述堆叠结构的第二顶部选择栅槽，其中，所述第二顶部选择栅槽在平行于所述衬底的第一方向上延伸，所述至少一个第二顶部选择栅槽和所述至少一个第一顶部选择栅槽在在平行于所述衬底且垂直于所述第一方向的第二方向上并列设置；以及所述形成第二栅线缝隙槽的步骤包括：在所述第二顶部选择栅槽中的延伸方向上设置所述第二栅线缝隙槽，使所述第二顶部选择栅槽被分隔为至少两个部分。
在一个实施方式中，所述第一顶部选择栅槽和所述第二顶部选择栅槽在所述第二方向上交替设置。
在一个实施方式中，形成多个沟道结构的步骤包括：形成在垂直于所述衬底的方向上延伸穿透所述堆叠结构的多个沟道孔；以及在所述沟道孔中依次形成阻挡层、电荷存储层、隧穿层、沟道层和绝缘填充层以形成所述沟道结构。
在一个实施方式中，第一顶部选择栅槽的侧壁暴露出所述沟道结构的至少一部分。
本申请提供的三维存储器，利用选择栅缝隙隔开不同的分块存储区，使得相邻分块存储区的距离大大减小，进而提升了块存储区中沟道结构的密度或者沟道结构提升了块存储区中沟道结构数量。并且通过设置第二栅线缝隙结构，保证可以实现栅极层替换工序，并使得该工序具有较低的难度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是一种对比例的三维存储器的示意性结构图；
图2是本申请提供的一种三维存储器的示意性结构图；
图3是图2中B-B处的剖视图；
图4是本申请提供的另一种三维存储器的示意性结构图；
图5是本申请提供的另一种三维存储器的示意性结构图；
图6是本申请提供的另一种三维存储器的示意性结构图；
图7至图10是本申请提供的一种制造三维存储器的方法的工艺示意图；以及
图11示出了根据本申请实施方式的制造三维存储器的方法的流程框图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。
本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。
本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。此外，为了便于描述，本文使用例如“下方”、“下面”、“下层”、“上面”、“上层”等来描述如图所示的一个元件或特征与另一个元件或特征的关系。这样方向性的描述是为了便于显示出器件在图示的使用或工艺步骤中的不同方向，然而器件其实可以是面向其它方向的(旋转90度或在其它方向)。
除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。
参考图1，本申请提供一种对比例以说明沟道结构的密度提升。在例如图1所示的3D NAND闪存的三维存储器中包括堆叠结构1’，堆叠结构1’包括至少一个存储区1A和阶梯区1B，存储区1A可包括一个或多个由第一栅线缝隙结构41～42隔开的存储区块10A。存储区块10A进一步可包括由第一顶部选择栅结构51隔开的分块存储区10a～10b。在每个分块存储区10a～10b中分布许多垂直的位于堆叠结构中的沟道结构31。
参考图2和图3，本申请提供一种三维存储器，包括：衬底2、设置在衬底2上的堆叠结构1以及设置于堆叠结构1的沟道结构31、栅线缝隙结构41～45以及顶部选择栅结构51～52。此外，三维存储器还可包括用于寻址的字线或位线等互连、共源线以及外围电路等结构。本申请提供的三维存储器可以是NAND型的三维存储器。
衬底2包括在垂直方向上相对的顶面和底面。衬底2可包括单晶硅(Si)、单晶(Ge)、III-V族化合物半导体材料、II-VI族化合物半导体材料或在本领域中已知的其它半导体材料中的至少一种。
堆叠结构1包括交替堆叠的绝缘层101和栅极层102，其中堆叠方向、即Z轴方向可以是垂直于衬底2的方向。在平行于衬底2的平面内可包括相互垂直的X轴方向和Y轴方向，X轴方向可视为第二方向，Y轴方向可视为第一方向。堆叠结构1在平行于衬底2的平面内至少可以划分出存储区1A和阶梯区1B。存储区1A和阶梯区1B沿第一方向排列。具体地，栅极层102中包括控制栅102和选择栅。通常地，选择栅可包括顶部选择栅和/或底部选择栅。本申请提供的三维存储器包括至少一个顶部选择栅103、例如四个顶部选择栅103。
本申请提供的三维存储器可包括在第二方向上并列设置的多个第一栅线缝隙结构(包括41～42)以及位于相邻的一对第一栅线缝隙结构41和42之间的第二栅线缝隙结构43～45。图中示例性示出了三维存储器可包括左第一栅线缝隙结构41、右第一栅线缝隙结构42以及位于二者之间的第二栅线缝隙结构43～45。
第一栅线缝隙结构41～42在第一方向上延伸，并在堆叠方向上延伸穿透堆叠结构1而到衬底2。两个第一栅线缝隙结构41～42之间可将存储区1A中划分出一个存储区块10A。本申请提供的三维存储器中，阶梯区1B的结构可以参考现有的三维存储器。
例如，若第一栅线缝隙结构41和42均延伸至阶梯区1B，以形成将阶梯区1B分割，则上述存储区块10A指三维存储器中的一个块(block)。或者，若第一栅线缝隙结构41和42中至少之一未连续延伸至阶梯区1B，即在存储区中的第一栅线缝隙结构41或42与阶梯区中的栅线缝隙结构断开，则上述存储区块10A指是三维存储器中的一个指(finger)。
第二栅线缝隙结构43～45在第一方向上的长度小于第一栅线缝隙结构41～42在第一方向上延伸的长度。第二栅线缝隙结构43～45也可在堆叠方向上延伸穿透堆叠结构1而到衬底2。
在堆叠结构1中设置有沟道结构31的阵列，具体地，这些沟道结构31是指有效的沟道结构。堆叠结构1中还可以设置虚拟沟道结构34。虚拟沟道结构34通常位于阶梯区1B，但也可以设置于存储区1A。所述有效的沟道结构可形成在第一方向和第二方向上延展的沟道结构阵列，其中包括位于左第一栅线缝隙结构41和右第一栅线缝隙结构42之间的多个沟道结构。
沟道结构31沿堆叠方向延伸穿透堆叠结构1而至衬底2。沟道结构31在对应控制栅的部分可包括由外至内依次设置的阻挡层、电荷存储层、隧穿层、沟道层和绝缘填充层(层状结构未图示)。进一步地，沟道结构31还包括其顶部的漏极和底部的源极。沟道结构31与每个控制栅102对应的部分与该控制栅一起构成一个浮栅控制型的存储单元。
此外，虚拟沟道结构与所述有效沟道结构可具有类似结构，二者结构也可不同，例如虚拟沟道结构只包括绝缘材料。虚拟沟道结构不用做存储单元，而通常用于支撑堆叠结构。
三维存储器可包括位于左第一栅线缝隙结构41和右第一栅线缝隙结构42之间的多个顶部选择栅结构51～52。顶部选择栅结构51～52可沿第一方向延伸，即与第一栅线缝隙结构41～42平行地延伸。顶部选择栅结构51～52在垂直于所述衬底的方向上贯穿堆叠结构1的上部。
具体地，顶部选择栅结构51～52至少穿透顶部选择栅103，用于将顶部选择栅103分割成至少两部分，进而存储区块10A被分割为至少两个分块存储区。在如图所示的示例性实施例中，存储区块10A被分割为多个分块存储区10a～10f。顶部选择栅结构51～52的材料可以是例如氧化硅等适用于半导体器件的绝缘材料。顶部选择栅103位于不同的分块存储区内的部分接收到电信号后，可用于选择对应的分块存储区内的沟道结构。
相比于需要穿透堆叠结构1的第一栅线缝隙结构41～42和第二栅线缝隙结构43～45，顶部选择栅结构51～52的在第二方向上的宽度小于栅线缝隙结构41～45的宽度。例如第二顶部选择栅结构52在第二方向上的宽度小于第二栅线缝隙结构43的宽度。进而对于存储区块10A而言，第二分块存储区10b中的沟道结构与第三分块存储区10c中的沟道结构之间的距离较近。
本申请提供的三维存储器，相比于现有的三维存储器，在最外侧的两个第一栅线缝隙结构41～42之间设置同样多数量的沟道结构时，两个第一栅线缝隙结构41～42之间的距离可以比较近，即存储区1A中的沟道结构密度比较大。从另一个角度说，当存储区1A的面积不变时，其中可设置更多的沟道结构。
同时，第二栅线缝隙结构43～45的设置，可以保证堆叠结构1中的栅极层102～103在制造过程中能被较好的制成。此外，在形成栅极层102～103的过程中，堆叠结构1能够更好地保持原有结构形态。
参考图2，在示例性实施方式中，第二栅线缝隙结构43～45设置在至少一个顶部选择栅结构51～52的延伸方向上。例如左侧的第二顶部选择栅结构52上设置有一个第二栅线缝隙结构43，将第二顶部选择栅结构分隔为至少两个部分；右侧的第二顶部选择栅结构52上设置有一对第二栅线缝隙结构44～45，将第二顶部选择栅结构52分隔为至少三部分。将第二栅线缝隙结构43～45与第二顶部选择栅结构52重合设置，可以进一步减小这些用于分隔多个沟道结构的结构在存储区块10A中占用的空间。
示例性地，多个顶部选择栅结构51～52在第二方向上并列设置。相邻的顶部选择栅结构之间的距离可以相近，二者之间可设置有例如四列沟道结构31。
多个顶部选择栅结构51～52中设置有第二栅线缝隙结构43～45的两个第二顶部选择栅结构52不相邻。二者之间包括不设置第二栅线缝隙43～45的第一顶部选择栅结构51。进一步地，设置有一个第二栅线缝隙结构43的第二顶部选择栅结构52与左第一栅线缝隙结构41之间设置有第一顶部选择栅结构51；设置有一对第二栅线缝隙结构44～45的第二顶部选择栅结构52与右第一栅线缝隙结构42之间也设置有第一顶部选择栅结构51。
示例性地，在第二方向上相邻的第二栅线缝隙结构在第一方向上交错地设置。例如设置于左侧的第二顶部选择栅结构52的第二栅线缝隙结构43和设置于右侧的第二顶部选择栅52的两个第二栅线缝隙结构44～45中的每一个在第一方向上交错地设置，例如可错开四个沟道结构31的距离。无论是在第一方向上还是在第二方向上，第二栅线缝隙结构43～45交错、间隔的设置都有助于降低其密度，进而提高存储区1A中沟道结构31的密度。
沟道结构31和栅线缝隙结构41～45都可以延伸至衬底2中。栅线缝隙结构41～45内可贯穿地设置有导电芯以用作共源线(Array Common Source,ACS)(未示出)。共源线可给存储区1A中设置的沟道结构31提供共同的源极。具体地，衬底2中可设置对应的电路结构或半导体结构；栅线缝隙结构的侧壁与导电芯之间可设置有绝缘膜。
参考图3，在示例性实施方式中，临近第一顶部选择栅结构51的沟道结构31与第一顶部选择栅结构51的侧面贴合。通过将第一顶部选择栅结构51与临近的沟道结构31贴合设置，可以提高沟道结构31的设置密度。
参考图4，在示例性实施方式中，三维存储器中包括并列设置的至少一个第一顶部选择栅结构51和至少一个第二顶部选择栅结构52。这些顶部选择栅51～52左侧可设置有左第一栅线缝隙结构41。第二顶部选择栅结构52的左侧还可设置有第二栅线缝隙结构43。进一步地，第二栅线缝隙结构43和第二顶部选择栅结构52可贴合。
三维存储器中包括阵列设置的多个沟道结构31～33，这些沟道结构31～33可以正六边形的方式排布。这些沟道结构31～33在第一方向上、与第一方向的夹角为60度的两个方向上可具有相等的节距。即相邻的两个沟道结构所处的位置的距离。例如第一沟道结构31和第二沟道结构32之间具有第一节距R12，第二沟道结构32和第三沟道结构33之间具有第二节距R23。第一节距R12和第二节距R23可以相等。
从另一个角度而言，相邻的两列沟道结构中的沟道结构交错排列。具体地说，一列沟道结构中的一个沟道结构，在第一方向上会位于相邻的一列沟道结构中临近的两个沟道结构之间。三列沟道结构中，在第一方向和第二方向上相互临近的四个沟道结构菱形排布。
在第二方向上，顶部选择栅结构51～52至少切分出了第一分块存储区10a、第二分块存储区10b和第三分块存储区10c。第一沟道结构31位于第三分块存储区10c，第二沟道结构32和第三沟道结构33位于第二分块存储区10b。包括第一沟道结构31的一列沟道结构与包括第二沟道结构32的一列沟道结构之间具有第一间距L1，包括第二沟道结构32的一列沟道结构与包括第三沟道结构33的一列沟道结构之间具有第二间距L2。第一间距L1和第二间距L2可以相等。进一步地，第一沟道结构31和第二沟道结构32的一部分在第二方向上陷入右侧的第一顶部选择栅结构51。并列的多个分块存储区10a～10c中的多个沟道结构31～33能够保持最小的节距进而具有较高的密度。此外，这些沟道结构31～33都可作为有效的沟道结构而在三维存储器中使用。
参考图5，在一个实施方式中，左第一栅线缝隙结构41的右侧设置有多个沟道结构31～32，还设置有并列的至少一个第一顶部选择栅结构51和至少一个第二顶部选择栅结构52。图5中的三个顶部选择栅结构51～52分割出第一分块存储区10a和第二分块存储区10b，每个分块存储区中可设置四列沟道结构。第二顶部选择栅52左侧临近的第一沟道结构31及其右侧临近的第二沟道结构32之间具有间隔L。进一步地，第一沟道结构31和第二沟道结构32都与第二顶部选择栅52间隔设置。
在示例性实施方式中，第二栅线缝隙结构43～45在平行于衬底2的平面内的投影是长条形。具体地，第二栅线缝隙结构43～45在第一方向上的长度大于其在第二方向上的宽度。断面为长条形的第二栅线缝隙结构43～45可以占据较小的面积，并且更容易与对应的顶部选择栅结构匹配。
在示例性实施方式中，在第一方向上，第二栅线缝隙结构43～45的长边的长度小于相邻的四个沟道结构所占据的长度。在第二方向上，第二栅线缝隙结构43～45的短边的长度可以是两个沟道结构所占据的长度。如此设置的第二栅线缝隙结构可以保证在栅极替换工序时具有通道作用，同时占据较少的位置，进而可设置更多的沟道结构。
参考图6，在一个实施方式中，在左第一栅线缝隙结构41和右栅线缝隙结构42之间设置有多个沟道结构。在两个第一栅线缝隙结构41～42之间还设置有并列的五个顶部选择栅结构51～52。其中，第二栅线缝隙结构43设置于第二顶部选择栅结构52的延伸方向上并将其分隔为至少两部分。
示例性地，第二栅线缝隙结构43在平行于衬底的平面内的投影是圆形。
进一步地，圆形的第二栅线缝隙结构43的直径小于在第一方向上相邻的四个沟道结构所占据的长度。第二栅线缝隙结构43的端面为圆形，可以更好地发挥其在栅层替换工序中的通道作用。
以下将参考图7至图11描述根据本申请一个示例性实施方式的制造三维存储器的方法。其中，图11是制造三维存储器的方法的流程框图。本申请提供的一种制造三维存储器的方法1000，该方法1000包括：
步骤S101，在衬底上形成堆叠结构。具体地，在垂直于衬底的方向上形成交替堆叠的绝缘层和牺牲层。通常堆叠结构的最底层和最顶层都设置为绝缘层。各层的厚度和数量等可依据需求而设置。
绝缘层的材料可以是氧化硅、氮氧化硅、氮化硅、TEOS或掺入氟、碳、氮和/或氢的氧化硅等绝缘材料，还可以包括高K电介质材料，例如氧化铪、氧化锆、氧化铝或氧化钽，以及氧化镧等稀土氧化物。
牺牲层的材料不同于绝缘层的材料。可选地，牺牲层的材料包括氧化硅、氮氧化硅、氮化硅、TEOS、多晶硅、多晶硅锗、多晶硅锗、非晶硅、非晶锗中的至少一种。
牺牲层的材料需保证牺牲层可相对于绝缘层被选择性地去除。示例性地，绝缘层的材料是氧化硅，牺牲层的材料是氮化硅。
示例性地，可以利用相同的工艺形成绝缘层和牺牲层。形成绝缘层或牺牲层的工艺包括化学气相沉积(CVD)、物理气相沉积(PVD)、溅镀、原子层沉积(ALD)等。
步骤S102，形成多个沟道结构。参考图7，示例性地，步骤S102可包括：形成在垂直于衬底的方向上延伸穿透堆叠结构的多个沟道孔；进而在沟道孔中形成沟道结构31。在沟道孔中形成沟道结构31包括：在沟道孔的底部形成外延结构，继而在沟道孔的侧壁上依次沉积形成阻挡层、电荷存储层、隧穿层和沟道层。沟道层可由掺杂多晶硅组成，阻挡层和隧穿层可包括但不限于氧化硅(SiOX)，电荷存储层124可由包含量子点或纳米晶体的绝缘材料组成，例如，包含金属或者半导体微粒的氮化硅(SiNX)。在形成沟道层后，可在沟道孔的剩余空间内填充绝缘填充层。可在存储区1A中的沟道孔形成有效的沟道结构31，另一些沟道孔中可用于形成虚拟沟道结构。
示例性地，所形成的多个沟道结构31形成沟道结构阵列。每个沟道结构31在沟道结构阵列中具有一个位置。沟道结构阵列中包括聚集于一处的多个不设置沟道结构31的空位11a。
步骤S103，形成多个在垂直于所述衬底的方向上贯穿部分堆叠结构的顶部选择栅槽。堆叠结构的上部包括顶部选择栅和部分绝缘层，例如顶部选择栅上侧的绝缘层。其中，顶部选择栅槽在平行于衬底的第一方向上延伸。
参考图8，在形成的多个沟道结构31中设置顶部选择栅槽121～122，第一顶部选择栅槽121在这些个沟道结构中左起第四列和第五列之间。第二顶部选择栅槽122与第一顶部选择栅槽121间隔4列沟道结构，并且穿过空位11a。
示例性地，顶部选择栅槽121～122可以与临近的沟道结构分隔设置，也可以使顶部选择栅槽121～122的侧壁为沟道结构的外壁。即顶部选择栅槽121～122的侧壁暴露出其临近的沟道结构的至少一部分。示例性地，沟道结构31的外壁的材料与绝缘层和牺牲层的材料不同。
还包括形成多个栅线缝隙槽的步骤。具体地可包括：
步骤S104，形成多个在垂直于所述衬底的方向上贯穿堆叠结构并在第一方向上延伸的第一栅线缝隙槽。具体地，包括形成相对地设置在多个沟道结构两侧的两个第一栅线缝隙槽。
步骤S105，形成在垂直于所述衬底的方向上贯穿堆叠结构并在第一方向上延伸的第二栅线缝隙槽。第二栅线缝隙槽的延伸长度小于第一栅线缝隙槽的延伸长度，并设置在相邻的一对第一栅线缝隙槽之间。例如形成设置在前述两个第一栅线缝隙槽之间的第二栅线缝隙槽。
步骤S104和步骤S105可以同时进行。
参考图9，两个第一栅线缝隙槽123～124在平行于衬底的第一方向上延伸，第二栅线缝隙槽125也在第一方向上延伸(图中未示出延伸段)。在第一方向上，第一栅线缝隙槽123～124延伸的长度大于第二栅线缝隙槽125延伸的长度。更具体地，第二栅线缝隙槽125在第一方向上的长度比存储区1A的长度短，即比一列有效地沟道结构31的长度短。
示例性地，在至少一个顶部选择栅槽的延伸方向上设置将顶部选择栅槽分隔为至少两个部分的第二栅线缝隙槽。参考图9，第二栅线缝隙槽125将第二顶部选择栅槽122分隔为两个部分。
示例性地，在不相邻的顶部选择栅槽中设置第二栅线缝隙槽。
进一步地，方法1000还包括：置换牺牲层以形成栅极层。具体地，经由第一栅线缝隙槽和第二栅线缝隙槽去除牺牲层，得到栅极层间隔；以及通过第一栅线缝隙槽和第二栅线缝隙槽在栅极层间隔中布置导电材料以形成栅极层。
在形成栅极层的过程中，第一栅线缝隙槽123～124和第二栅线缝隙槽125主要用作通道，保证外部清洗液、刻蚀液、栅极层材料等可以进入栅极层间隔或栅线缝隙槽123～125内。
参考图10，进一步地，方法1000还包括：在栅线缝隙槽123～125中形成栅线缝隙结构41～43，以及在顶部选择栅槽121～122中形成顶部选择栅结构51～52。
在示例性实施方式中，形成栅线缝隙结构的步骤包括：在栅线缝隙槽中布置至少覆盖栅线缝隙槽的侧壁的绝缘膜，以形成栅线缝隙沟槽；从栅线缝隙沟槽的底部去除绝缘膜以暴露衬底的至少一部分；以及在栅线缝隙沟槽内形成与衬底相接触的导电芯。第一栅线缝隙结构和第二栅线缝隙结构的形成方式可以相同。
示例性地，形成导电芯的步骤包括：在栅线缝隙沟槽内布置导电材料；以及去除栅线缝隙沟槽外的导电材料。
在另一个实施方式中，形成栅线缝隙结构的步骤包括：在栅线缝隙槽内布置绝缘材料；以及去除栅线缝隙槽外的绝缘材料。
进一步地，形成顶部选择栅结构的步骤包括：在顶部选择栅槽内布置绝缘材料；以及去除顶部选择栅槽外的绝缘材料。
以上描述仅为本申请的示例性实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (14)

1.三维存储器，其特征在于，包括：
衬底；
堆叠结构，包括在垂直于所述衬底的方向上交替堆叠的绝缘层和栅极层；
多个第一栅线缝隙结构，所述第一栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿第一方向延伸；
至少一个第二栅线缝隙结构，设置在相邻所述第一栅线缝隙结构之间，所述第二栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿所述第一方向延伸，所述第二栅线缝隙结构的延伸长度小于所述第一栅线缝隙结构的延伸长度；
至少一个顶部选择栅结构，设置在相邻的所述第一栅线缝隙结构之间，所述顶部选择栅结构在垂直于所述衬底的方向上贯穿部分所述堆叠结构且沿所述第一方向延伸，其中，所述至少一个顶部选择栅结构包括：
至少一个第一顶部选择栅结构；和
至少一个第二顶部选择栅结构，其中，所述第二栅线缝隙结构设置于所述第二顶部选择栅结构的延伸方向上，使所述第二顶部选择栅结构被分隔为至少两个部分，所述第二顶部选择栅结构与所述第一顶部选择栅结构在平行于所述衬底且垂直于所述第一方向的第二方向上交替设置；以及
多个沟道结构，所述沟道结构在垂直于所述衬底的方向上贯穿所述堆叠结构，其中，临近所述顶部选择栅结构的沟道结构与所述顶部选择栅结构的侧面贴合。
2.根据权利要求1所述的三维存储器，其特征在于，所述第二栅线缝隙结构设置于所述顶部选择栅结构的延伸方向上，使所述顶部选择栅结构被分隔为至少两个部分。
3.根据权利要求1所述的三维存储器，其特征在于，在所述第二方向上相邻的第二栅线缝隙结构在所述第一方向上交错地设置。
4.根据权利要求1所述的三维存储器，其特征在于，所述第二栅线缝隙结构在平行于所述衬底的平面内的投影是长条形，所述长条形在垂直于所述第一方向的第二方向上的尺寸小于在所述第一方向上的尺寸。
5.根据权利要求4所述的三维存储器，其特征在于，
在所述第一方向上，所述长条形的长边的长度小于相邻的四个所述沟道结构所占据的长度。
6.根据权利要求1所述的三维存储器，其特征在于，所述第二栅线缝隙结构在平行于所述衬底的平面内的投影是圆形。
7.根据权利要求6所述的三维存储器，其特征在于，所述圆形的直径小于在所述第一方向上相邻的四个所述沟道结构所占据的长度。
8.根据权利要求1所述的三维存储器，其特征在于，所述第一顶部选择栅结构和所述第二顶部选择栅结构分别自所述堆叠结构的上侧贯穿至少一个所述栅极层。
9.一种制造三维存储器的方法，其特征在于，包括：
在衬底上形成堆叠结构，其中，所述堆叠结构包括在垂直于所述衬底的方向上交替堆叠的绝缘层和牺牲层；
形成在垂直于所述衬底的方向上贯穿所述堆叠结构的多个沟道结构；
形成至少一个在垂直于所述衬底的方向上贯穿部分所述堆叠结构的顶部选择栅槽，包括：
形成至少一个第一顶部选择栅槽并形成至少一个第二顶部选择栅槽，其中，所述第二顶部选择栅槽和所述第一顶部选择栅槽在平行于所述衬底且垂直于所述衬底的第一方向的第二方向上交替设置，
其中，所述顶部选择栅槽在平行于所述衬底的第一方向上延伸，所述顶部选择栅槽的侧壁暴露出其临近的沟道结构的一部分；
形成在垂直于所述衬底的方向上贯穿所述堆叠结构并在所述第一方向上延伸的多个第一栅线缝隙槽；
在相邻的所述第一栅线缝隙槽之间且在所述第二顶部选择栅槽的延伸方向上，形成至少一个在垂直于所述衬底的方向上贯穿所述堆叠结构并在所述第一方向上延伸的第二栅线缝隙槽，使所述第二顶部选择栅槽被分隔为至少两个部分，其中，所述第二栅线缝隙槽的延伸长度小于所述第一栅线缝隙槽的延伸长度。
10.根据权利要求9所述的方法，其特征在于，还包括：
经由所述第一栅线缝隙槽和所述第二栅线缝隙槽，利用导电材料置换所述牺牲层以形成栅极层；
在所述第一栅线缝隙槽中形成第一栅线缝隙结构；
在所述第二栅线缝隙槽中形成第二栅线缝隙结构；以及
在所述顶部选择栅槽中形成顶部选择栅结构。
11.根据权利要求10所述的方法，其特征在于，所述形成第一栅线缝隙结构的步骤包括：
在所述第一栅线缝隙槽中布置至少覆盖所述第一栅线缝隙槽的侧壁的绝缘膜，以形成第一栅线缝隙沟槽；
从所述第一栅线缝隙沟槽的底部去除所述绝缘膜以暴露所述衬底的至少一部分；以及
在所述第一栅线缝隙沟槽内形成与所述衬底相接触的导电芯。
12.根据权利要求10所述的方法，其特征在于，所述形成第一栅线缝隙结构的步骤包括：
在所述第一栅线缝隙槽内填充绝缘材料。
13.根据权利要求10至12中任一项所述的方法，其特征在于，所述形成顶部选择栅结构的步骤包括：
在所述顶部选择栅槽内填充绝缘材料。
14.根据权利要求9所述的方法，其特征在于，所述形成多个沟道结构的步骤包括：
形成在垂直于所述衬底的方向上延伸穿透所述堆叠结构的多个沟道孔；以及
在所述沟道孔中依次形成阻挡层、电荷存储层、隧穿层、沟道层和绝缘填充层以形成所述沟道结构。
CN202110300773.1A 2021-03-22 2021-03-22 三维存储器及制造其的方法 Active CN112885841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110300773.1A CN112885841B (zh) 2021-03-22 2021-03-22 三维存储器及制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110300773.1A CN112885841B (zh) 2021-03-22 2021-03-22 三维存储器及制造其的方法

Publications (2)

Publication Number Publication Date
CN112885841A CN112885841A (zh) 2021-06-01
CN112885841B true CN112885841B (zh) 2022-08-26

Family

ID=76041584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110300773.1A Active CN112885841B (zh) 2021-03-22 2021-03-22 三维存储器及制造其的方法

Country Status (1)

Country Link
CN (1) CN112885841B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741475A (zh) * 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
CN111223872A (zh) * 2020-01-17 2020-06-02 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN111279465A (zh) * 2020-01-21 2020-06-12 长江存储科技有限责任公司 三维nand存储器件及形成其的方法
CN111370421A (zh) * 2020-03-19 2020-07-03 长江存储科技有限责任公司 三维存储器及其制备方法
CN111771281A (zh) * 2020-01-17 2020-10-13 长江存储科技有限责任公司 三维存储器件及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097504B2 (en) * 2007-06-26 2012-01-17 Sandisk Technologies Inc. Method for forming dual bit line metal layers for non-volatile memory
JP7427686B2 (ja) * 2019-06-17 2024-02-05 長江存儲科技有限責任公司 ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
KR20210016215A (ko) * 2019-08-02 2021-02-15 삼성전자주식회사 3차원 반도체 메모리 장치
CN110752214B (zh) * 2019-10-28 2022-09-27 长江存储科技有限责任公司 一种三维存储器及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741475A (zh) * 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
CN111223872A (zh) * 2020-01-17 2020-06-02 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN111771281A (zh) * 2020-01-17 2020-10-13 长江存储科技有限责任公司 三维存储器件及其制作方法
CN111279465A (zh) * 2020-01-21 2020-06-12 长江存储科技有限责任公司 三维nand存储器件及形成其的方法
CN111370421A (zh) * 2020-03-19 2020-07-03 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
CN112885841A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN108735754B (zh) 半导体器件
US10840256B2 (en) Vertical memory devices and methods of manufacturing the same
CN107046037B (zh) 垂直存储器件及其制造方法
CN106024794B (zh) 半导体器件及其制造方法
US10361217B2 (en) Vertical memory devices
KR101778286B1 (ko) 3차원 반도체 장치의 제조 방법
KR101110355B1 (ko) 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법
US20170243886A1 (en) Three-dimensional semiconductor memory device
CN108695339B (zh) 三维半导体装置及其制造方法
KR101160185B1 (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
TW201709294A (zh) 半導體裝置及其製造方法
CN111771281B (zh) 三维存储器件及其制作方法
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR102414511B1 (ko) 3차원 반도체 소자
KR20140122057A (ko) 비휘발성 메모리 장치 및 그 제조 방법
US9929169B2 (en) Semiconductor device and method for manufacturing the same
CN107871749B (zh) 制造半导体器件的方法
CN111968986A (zh) 三维存储器及其制造方法
CN111668228B (zh) 3d nand存储器及其形成方法
KR101329586B1 (ko) 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
CN112885841B (zh) 三维存储器及制造其的方法
US20220005827A1 (en) Techniques for manufacturing split-cell 3d-nand memory devices
CN110828471B (zh) 3d存储器件及其制造方法
US20220115400A1 (en) Nand flash memory and manufacturing method thereof
WO2022015629A1 (en) Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant