CN112885388A - 数据传输电路和存储器 - Google Patents

数据传输电路和存储器 Download PDF

Info

Publication number
CN112885388A
CN112885388A CN202110341165.5A CN202110341165A CN112885388A CN 112885388 A CN112885388 A CN 112885388A CN 202110341165 A CN202110341165 A CN 202110341165A CN 112885388 A CN112885388 A CN 112885388A
Authority
CN
China
Prior art keywords
data line
data
control signal
global
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110341165.5A
Other languages
English (en)
Other versions
CN112885388B (zh
Inventor
孙豳
何军
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110341165.5A priority Critical patent/CN112885388B/zh
Publication of CN112885388A publication Critical patent/CN112885388A/zh
Application granted granted Critical
Publication of CN112885388B publication Critical patent/CN112885388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请实施例提供一种数据传输电路和存储器，其中，数据传输线路，包括：转换模块，连接在外部数据线和全局数据线之间，用于根据第一控制信号，控制外部数据线和全局数据线之间的数据传输；统计模块，与外部数据线连接，用于输出第二控制信号，在读出数据的过程中，将第二控制信号读出；写入模块，连接在本地数据线和全局数据线之间，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转；读出模块，用于根据读出的第二控制信号，控制本地数据线和外部数据线之间的数据传输；针对同一数据，数据翻转的总次数为0或偶数；本申请旨在降低数据传输线路的低功耗和提高数据存储的可靠性等。

Description

数据传输电路和存储器
技术领域
本申请涉及半导体电路设计领域，特别涉及一种数据传输电路和存储器。
背景技术
随着技术的进步，存储器中存储单元的集成度越来越高，且对存储器的性能、功耗和可靠性等也都要求越来越高，例如DDR5和LPDDR5等。
而现有存储器数据传输线路在功耗、可靠性等方面仍有改进空间，亟需设计一种能够降低数据传输功耗、提高存储可靠性的存储器，进一步提高现有存储器的综合性能，以面对各种不同应用场景的需求。
发明内容
本申请实施例提供一种数据传输电路和存储器，以降低数据传输线路的低功耗和提高数据存储的可靠性等。
为解决上述技术问题，本申请实施例提供了一种数据传输线路，用于向存储单元写入数据和读出数据，包括：转换模块，连接在外部数据线和全局数据线之间，用于根据第一控制信号，控制外部数据线和全局数据线之间的数据传输，第一控制信号用于表征，外部数据线当前传输的数据与全局数据线当前传输的数据的差异位数是否超过第一预设值；若差异位数超过第一预设值，则转换模块被配置为将外部数据线中的数据翻转后传输至全局数据线；若差异位数不超过第一预设值，则转换模块被配置为将外部数据线中的数据传输至全局数据线；统计模块，与外部数据线连接，用于输出第二控制信号，第二控制信号用于表征，外部数据线中高电平数据所占位数是否超过第二预设值，第二控制信号作为标记位数据存入存储单元中，以在读出数据的过程中，将第二控制信号读出；写入模块，连接在本地数据线和全局数据线之间，控制全局数据线中的数据传输至本地数据线，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转，其中，第三控制信号用于表征第一控制信号的值和第二控制信号的值是否相同；读出模块，用于根据读出的第二控制信号，控制本地数据线和外部数据线之间的数据传输；若高电平数据所占位数超过第二预设值，则读出模块被配置为将本地数据线中的数据翻转后最终传输至外部数据线；若高电平数据所占位数不超过第二预设值，则读出模块被配置为将本地数据线中的数据最终传输至外部数据线；针对同一数据，在写入数据和读出数据的过程中，数据翻转的总次数为0或偶数。
与相关技术相比，通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比外部数据线中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，来判断全局数据线传输至本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以使在数据写入和数据读出时，翻转的总次数为0次或偶数次，以保证读出的数据为原始写入存储器的数据。
另外，本地数据线包括互为差分数据传输线的第一本地数据线和第二本地数据线；全局数据线中的数据传输至本地数据线的过程中进行数据翻转，包括：写入模块被配置为将全局数据线中的数据翻转后传输至第一本地数据线，和/或写入模块被配置为将全局数据线中的数据传输至第二本地数据线。通过设置用于传输差分数据的第一本地数据线和第二本地数据线，保证本地数据线和全局数据线间数据翻转的稳定性。
另外，写入模块包括：第一转换电路被配置为，控制全局数据线中的数据传输至第一本地数据线，和/或控制全局数据线中的数据的相反值传输至第二本地数据线；第二转换电路被配置为，控制全局数据线中的数据传输至第二本地数据线，和/或控制全局数据线中的数据的相反值传输至第一本地数据线。
另外，第一转换电路，包括：第一MOS管、第二MOS管和第三MOS管；第一MOS管的栅极接收第三控制信号，源极连接全局数据线，漏极连接第一本地数据线；第二MOS管的栅极连接全局数据线，漏极连接第二本地数据线，源极连接第三MOS管的漏极；第三MOS管的栅极接收第三控制信号，源极接地。
另外，第二转换电路，包括：第四MOS管、第五MOS管和第六MOS管；第四MOS管的栅极接收第四控制信号，源极连接全局数据线，漏极连接第二本地数据线，第三控制信号和第四控制信号互为反相信号；第五MOS管的栅极连接全局数据线，漏极连接第一本地数据线，源极连接第六MOS管的漏极；第六MOS管的栅极接收第四控制信号，源极接地。
另外，读出模块连接在本地数据线与全局数据线之间，用于根据第二控制信号，控制本地数据线和全局数据线之间的数据传输，若高电平数据所占位数超过第二预设值，则读出模块被配置为将本地数据线中的数据翻转后传输至全局数据线；若高电平数据所占位数不超过第二预设值，则读出模块被配置为将本地数据线中的数据传输至全局数据线。通过第二控制信号和第三控制信号，使全局数据线到本地数据线的数据转换后，数据中的低电平数据的数量不低于高电平数据的数量，并使后续读出数据的总翻转次数为0或偶数，以保证数据读出的准确性。
另外，本地数据线包括互为差分数据传输线的第一本地数据线和第二本地数据线；将本地数据线中的数据翻转后传输至全局数据线，包括：读出模块被配置为将第一本地数据线中的数据的相反值传输至全局数据线，和/或读出模块被配置为将第二本地数据线中的数据传输至全局数据线。通过设置用于传输差分数据的第一本地数据线和第二本地数据线，保证本地数据线和全局数据线间数据翻转的稳定性。
另外，读出模块包括：第七MOS管、第八MOS管、第九MOS管、第十MOS管和第十一MOS管；第七MOS管的栅极连接第一本地数据线，漏极连接全局数据线，源极连接第九MOS管的漏极；第八MOS管的栅极连接第二本地数据线，漏极连接全局数据线，源极连接第十MOS管的漏极；第九MOS管的栅极接收第二控制信号，源极连接第十一MOS管的漏极；第十MOS管的栅极接收第五控制信号，源极连接第十一MOS管的漏极，第二控制信号和第五控制信号互为反相信号；第十一MOS管的栅极接收读使能信号，源极接地。
另外，读出模块连接全局数据线与外部数据线，用于根据第二控制信号，控制全局数据线和外部数据线之间的数据传输，若高电平数据所占位数超过第二预设值，则读出模块被配置为将全局数据线中的数据翻转后传输至外部数据线；若高电平数据所占位数不超过第二预设值，则读出模块被配置为将全局数据线中的数据传输至外部数据线。通过第二控制信号和第三控制信号，使全局数据线到本地数据线的数据转换后，数据中的低电平数据的数量不低于高电平数据的数量，并使后续读出数据的总翻转次数为0或偶数，以保证数据读出的准确性。
另外，读出模块包括：第一传输元件，一端通过反相器连接全局数据线，另一端连接外部数据线；第二传输元件，一端连接全局数据线，另一端连接外部数据线；第一传输元件和第二传输元件还用于接收第二控制信号，用于根据第二控制信号导通第一传输元件或第二传输元件。
另外，转换模块包括：第三传输元件，一端通过反相器连接外部数据线，另一端连接全局数据线；第四传输元件，一端连接外部数据线，另一端连接全局数据线；第三传输元件和第四传输元件还用于接收第一控制信号，用于根据第一控制信号选择导通第三传输元件或第四传输元件。
另外，数据传输电路，还包括：比较模块，连接外部数据线和全局数据线，用于根据外部数据线当前传输的数据与全局数据线当前传输的数据的差异位数是否超过第一预设值生成第一控制信号。
另外，比较模块包括：检测单元，连接外部数据线和全局数据线，并逐位检测外部数据线当前传输的数据与全局数据线当前传输的数据，若当前位外部数据线传输的数据与当前位全局数据线传输的数据不同，则生成第一子控制信号，若当前位外部数据线传输的数据与当前位全局数据线传输的数据相同，则生成第二子控制信号；获取单元，连接检测单元，用于获取第一子控制信号和第二子控制信号，若第一子控制信号个数超过第一预设值，则生成第一控制信号，第一预设值为第一子控制信号的数量与第二子控制信号的数量和的预设百分比。通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以避免在数据传输过程中，传输数据线翻转，节省数据传输的功耗。
另外，预设百分比为50％。
另外，第二预设值为外部数据线传输的数据的位数的50％。
另外，数据传输电路还包括：第一使能控制模块，用于根据第一控制信号和第二控制信号生成第三控制信号。
另外，第一使能控制模块还用于接收写使能信号，若写使能信号为有效电平，则产生第三控制信号。
另外，数据传输电路还包括：第二使能控制模块，用于接收第一控制信号、第二控制信号和写使能信号的反相信号，若写使能信号的反相信号为有效电平，则产生第四控制信号，第三控制信号和第四控制信号互为反相信号。
本申请实施例还提供了一种存储器，包括上述数据传输电路，还包括：存储单元，连接本地数据线，本地数据线用于向存储单元写入数据和读出数据。
相比于相关技术而言，通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比外部数据线中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，来判断全局数据线传输至本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以使在数据写入和数据读出时，翻转的总次数为0次或偶数次，以保证读出的数据为原始写入存储器的数据。
附图说明
图1和图2为本发明一实施例提供的数据传输电路的结构示意图；
图3为本发明一实施例提供的比较模块的结构示意图；
图4为本发明一实施例提供的转换模块的电路示意图；
图5为本发明一实施例提供的第一使能控制模块的电路示意图；
图6为本发明一实施例提供的第一转换电路的电路示意图；
图7为本发明一实施例提供的第二转换电路的电路示意图；
图8为本发明一实施例提供的读出模块的电路示意图；
图9和图10为本发明另一实施例提供的数据传输电路的结构示意图；
图11为本发明另一实施例提供的读出模块的电路示意图；
图12和图13为本发明又一实施例提供的存储器的结构示意图；
具体实施方式
随着技术的进步，存储器中存储单元的集成度越来越高，存储单元阵列中数据传输线路的长度越来越大。在向存储器的存储单元中存储数据和读出数据的过程中，应用了省电算法在存储单元阵列中的数据传输线路，由于存储单元阵列中数据传输线路的长度越来越大，向存储单元中写入数据和读出数据的耗电量越来越高；另外，申请人发现，DRAM(Dynamic Random Access Memory，DRAM)感测高电平的能力低于感测低电平的能力；同时，向DRAM的存储单元中存取高电平数据，相比于存取低电平数据的漏电情况更加严重。
为解决上述问题，本申请一实施例提供了一种数据传输线路，用于向存储单元写入数据和读出数据，包括：转换模块，连接在外部数据线和全局数据线之间，用于根据第一控制信号，控制外部数据线和全局数据线之间的数据传输，第一控制信号用于表征，外部数据线当前传输的数据与全局数据线当前传输的数据的差异位数是否超过第一预设值；若差异位数超过第一预设值，则转换模块被配置为将外部数据线中的数据翻转后传输至全局数据线；若差异位数不超过第一预设值，则转换模块被配置为将外部数据线中的数据传输至全局数据线；统计模块，与外部数据线连接，用于输出第二控制信号，第二控制信号用于表征，外部数据线中高电平数据所占位数是否超过第二预设值，第二控制信号作为标记位数据存入存储单元中，以在读出数据的过程中，将第二控制信号读出；写入模块，连接在本地数据线和全局数据线之间，控制全局数据线中的数据传输至本地数据线，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转，其中，第三控制信号用于表征第一控制信号的值和第二控制信号的值是否相同；读出模块，用于根据读出的第二控制信号，控制本地数据线和外部数据线之间的数据传输；若高电平数据所占位数超过第二预设值，则读出模块被配置为将本地数据线中的数据翻转后最终传输至外部数据线；若高电平数据所占位数不超过第二预设值，则读出模块被配置为将本地数据线中的数据最终传输至外部数据线；针对同一数据，在写入数据和读出数据的过程中，数据翻转的总次数为0或偶数。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1和图2为本实施例提供的数据传输电路的结构示意图；图3为本实施例提供的比较模块的结构示意图，图4为本实施例提供的转换模块的电路示意图，图5为本实施例提供的第一使能控制模块的电路示意图，图6为本实施例提供的第一转换电路的电路示意图，图7为本实施例提供的第二转换电路的电路示意图，图8为本实施例提供的读出模块的电路示意图；以下结合附图对本实施例提供的数据传输电路作进一步详细说明。
参考图1，数据传输电路100，用于向存储单元写入数据和读出数据，包括：转换模块101，连接在外部数据线DataBus和全局数据线YIO之间，用于根据第一控制信号Flag，控制外部数据线DataBus和全局数据线YIO之间的数据传输；其中，第一控制信号Flag用于表征，外部数据线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数是否超过第一预设值。
需要说明的是，本实施例中提到的外部数据线DataBus仅是为了区分与全局数据线YIO并非同一传输线路，外部数据线DataBus中的“外部”是相对于全局数据线YIO和存储单元阵列的外部，并非芯片外部的数据线。
在一个例子中，参考图2，数据传输电路100还包括：比较模块111，连接外部数据线DataBus和全局数据线YIO，用于根据外部数据线DataBus当前传输的数据和全局数据线YIO当前传输的数据的差异位数是否超过第一预设值生成第一控制信号。
具体地，参考图3，比较模块111，包括：检测单元201，连接外部数据线DataBus和全局数据线YIO，并逐位检测外部数据线DataBus当前传输的数据与全局数据线YIO当前传输的数据。若当前位外部传输线DataBus传输的数据与当前位全局数据线YIO传输的数据不同，则生成第一子控制信号；若当前位外部传输线DataBus传输的数据与当前位全局数据线YIO传输的数据相同，则传输第二子控制信号。具体地，生成第一子控制信号和第二子控制信号的方式参考如下表格：
Figure BDA0002999644740000071
Figure BDA0002999644740000081
获取单元202，连接检测单元201，用于获取第一子控制信号和第二子控制信号。若第一子控制信号个数超过第一预设值，则生成第一控制信号Flag，第一预设值为第一子控制信号的数量与第二子控制信号的数量和的预设百分比。具体地，生成第一控制信号Flag方式参考如下表格(以第一子控制信号和第二子控制信号的数量和为40为例，仅为示意)：
预设百分比 第一子控制信号数量 第二子控制信号数量 第一控制信号Flag
40 18 22 1
50 23 17 1
60 22 18 0
需要说明的是，在本示例中，预设百分比为50％，通过设置预设百分比为50％，保证外部数据线DataBus当前传输的数据和全局数据线YIO当前传输的数据的差异位数大于相同位数时产生第一控制信号，外部数据线DataBus将传输的数据翻转后传入全局数据线YIO，减少全局数据线YIO的数据翻转，从而节省数据传输时的能耗。
继续参考图1，对于转换模块101，若外部传输线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数超过第一预设值，转换模块101被配置为，将外部数据线DataBus中的数据翻转后传输至全局数据线；若外部传输线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数不超过第一预设值，转换模块101被配置为，将外部数据线DataBus中的数据传输至全局数据线。
具体地，参考图4，转换模块101包括：第三传输元件303，一端通过反相器连接外部数据线DataBus，另一端连接全局数据线YIO；第四传输元件304，一端连接外部数据线DataBus，另一端连接全局数据线YIO；其中，第三传输元件303和第四传输元件304还用于接收第一控制信号Flag，用于根据第一控制信号Flag选择导通第三传输元件303或第四传输元件304。
参考图4，本实施例以低电平控制第三传输元件303和第四传输元件304导通为例进行说明，具体如下：当第一控制信号Flag为“1”时，第三传输元件303导通所在信号传输线，此时外部数据线DataBus通过反相器连接全局数据线YIO，从而实现外部数据线DataBus将传输的数据翻转后传入全局数据线YIO；第四传输元件304关断所在信号传输线。当控制信号Flag为“0”时，第三传输元件303关断所在信号传输线，第四传输元件304导通所在信号传输线，此时外部数据线DataBus直接连接全局数据线YIO，从而实现外部数据线DataBus将传输的数据直接传入全局数据线YIO。
需要说明的是，在其他实施例中，同样可以采用不同控制方法来控制第三传输元件和第四传输元件导通，只要外部数据线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数超过第一预设值时，外部数据线DataBus将传输的数据翻转后传入全局数据线YIO；外部数据线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数未超过第一预设值时，外部数据线DataBus将传输的数据直接传入全局数据线YIO。
继续参考图1，数据传输电路100，还包括：统计模块112，与外部数据线DataBus连接，用于输出第二控制信号1“more”，第二控制信号1“more”用于表征，外部数据线DataBus中高电平数据所占位数是否超过第二预设值，具体地，生成第二控制信号1“more”方式参考如下表格(以第二预设值为外部数据线传输的数据的位数的50％为例说明)：
外部数据线高电平数量 外部数据线低电平数量 第二控制信号1“more”
22 18 1
19 21 0
需要说明的是，在其他实施例中，同样可以配置当外部数据线高电平数据数量大于外部数据线低电平数据数量，第二控制信号为0；当外部数据线高电平数据数量小于外部数据线低电平数据数量，第二控制信号为1。
另外，第二控制信号1“more”作为标记位数据存入存储单元中，以在读出数据的过程中，将第二控制信号1“more”读出。
在一个例子中，参考图3，用于逐位检测所述外部数据线DataBus传输的数据，并基于高电平数据所占位数是否超过所述第二预设值，获取所述第二控制信号1“more”。
需要说明的是，在本示例中，第二预设值为50％，通过设置第二预设值为50％，保证当外部数据线DataBus传输的数据存入存储单元时，存入低电平的数据量不小于存入高电平的数据量，从而提高数据存储和读出的可靠性。
继续参考图1，数据传输电路100，还包括：写入模块103，连接在本地数据线LIO和全局数据线YIO之间，控制全局数据线YIO中的数据传输至本地数据线YIO，且基于第三控制信号WrEn，判断全局数据线YIO中的数据传输至本地数据线LIO的过程中后是否进行数据翻转，其中，第三控制信号WrEn用于表征第一控制信号Flag的值和第二控制信号1“more”的值是否相同。
具体地，第三控制信号WrEn用于控制存入低电平的数据数量不小于存入高电平的数据数量。
本实施例以第一控制信号Flag为1时，表征数据在传输至全局数据线YIO时需要将原数据翻转；第二控制信号1“more”为1时，表征数据在最终存入时需要将原数据翻转；此时，在传输至全局数据线YIO时已做翻转，则最终存入时无需再做翻转，即第三控制信号WrEn为1时，表征数据无需翻转。相应地，当第一控制信号Flag为1时，表征在传输至全局数据线YIO时需要将原数据翻转；第二控制信号1“more”为0时，表征数据在最终存入时不需要将原数据翻转；此时，在传输至全局数据线YIO时已做翻转，则最终存入时需要再翻转回来，即第三控制信号WrEn为0时，表征数据需翻转。第三控制信号WrEn的配置参考如下表格：
第一控制信号Flag 第二控制信号1“more” 第三控制信号WrEn
翻转 翻转 不翻转
翻转 不翻转 翻转
不翻转 翻转 翻转
不翻转 不翻转 不翻转
需要说明的是，当第一控制信号Flag和第二控制信号1“more”的设置方式发生改变时，第三控制信号WrEn的设置方式需适应于第一控制信号Flag和第二控制信号1“more”的设置方式改变，以保证最终存入低电平的数据数量不小于存入高电平的数据数量；另外，针对同一数据，通过第一控制信号Flag、第二控制信号1“more”和第三控制信号WrEn，保证在写入数据和读出数据的过程中，数据翻转的总次数为0或偶数。
参考图2，数据传输电路100还包括：第一使能控制模块133，用于根据第一控制信号Flag和第二控制信号1“more”生成第三控制信号WrEn。
另外，在本实施例中，第一使能控制模块133还用于接收写使能信号WriteEnable(参考图5)，若写使能信号WriteEnable为有效电平，则产生第三控制信号WrEn。
在一个例子中，参考图5，第一控制信号Flag和第二控制信号1“more”通过一个异或门XOR连接，异或门XOR的输出端与写使能信号WriteEnable的反相信号WriteEnable-连接在同一个或非门上。
在本示例中，数据传输电路，还包括：第二使能控制模块，用于接收第一控制信号Flag、第二控制信号1“more”和写使能信号的方向信号WriteEnable-，写使能信号WriteEnable的反相信号WriteEnable-为有效电平，则产生第四控制信号WrEn-，第三控制信号WrEn和第四控制信号WrEn-互为反相信号。
具体地，第一控制信号Flag和第二控制信号1“more”通过一个异或门XOR连接，异或门XOR的输出端连接一反相器，且与写使能信号WriteEnable的反相信号WriteEnable-连接在同一个或非门上。
对于上述第三控制信号WrEn和第四控制信号WrEn-的生成电路，当写使能信号WriteEnable为0时，写使能信号的反相信号WriteEnable-为1，此时第三控制信号WrEn和第四控制信号WrEn-一定都为0，不符合要求，无法适用；当写使能信号WriteEnable为1时，写使能信号的反相信号WriteEnable-为0，此时该电路的功能如下：
若第一控制信号Flag为1，第二控制信号1“more”为1，由于异或门XOR的工作原理为“相同为0，不同为1”，此时异或门XOR的输出信号为0，此时，生成的第三控制信号WrEn为1，第四控制信号WrEn-为0。
若第一控制信号Flag为1，第二控制信号1“more”为0，由于异或门XOR的工作原理为“相同为0，不同为1”，此时异或门XOR的输出信号为1，此时，生成的第三控制信号WrEn为0，第四控制信号WrEn-为1。
若第一控制信号Flag为0，第二控制信号1“more”为1，由于异或门XOR的工作原理为“相同为0，不同为1”，此时异或门XOR的输出信号为1，此时，生成的第三控制信号WrEn为0，第四控制信号WrEn-为1。
若第一控制信号Flag为0，第二控制信号1“more”为0，由于异或门XOR的工作原理为“相同为0，不同为1”，此时异或门XOR的输出信号为0，此时，生成的第三控制信号WrEn为1，第四控制信号WrEn-为0。
继续参考图2，在本实施例中，本地数据线LIO包括互为差分数据传输线的第一本地数据线LIO和第二本地数据线LIO-。通过设置用于传输差分数据的第一本地数据线LIO和第二本地数据线LIO-，保证本地数据线LIO和全局数据线YIO间数据翻转的稳定性。
具体地，全局数据线YIO中的数据传输至本地数据线LIO的过程中进行数据翻转，包括：写入模块103被配置为将全局数据线YIO中的数据翻转后传输只第一本地数据线LIO，和/或写入模块103被配置为将全局数据线YIO中的数据传输至第二本地数据线LIO-。
更具体地，写入模块103包括：第一转换电路113和第二转换电路123。
第一转换电路113被配置为，控制全局数据线YIO中的数据传输至第一本地数据线LIO，和/或控制全局数据线YIO中的数据的相反值传输至第二本地数据线LIO-。
在一个例子中，参考图6，第一转换电路113包括：第一MOS管401、第二MOS管402和第三MOS管403。
其中，第一MOS管401的栅极接收第三控制信号WrEn，源极连接全局数据线YIO，漏极连接第一本地数据线LIO；第二MOS管402的栅极连接全局数据线YIO，漏极连接第二本地数据线LIO-，源极连接第三MOS管403的漏极；第三MOS管403的栅极接收第三控制信号WrEn，源极接地GND(未图示)。
需要说明的是，第一MOS管401、第二MOS管402和第三MOS管403中所称的“源极”或“漏极”只是用于区分MOS管的端口，并不做任何限定，即源极和漏极的概念可以互换。
第二转换电路123被配置为，控制全局数据线YIO中的数据传输至第二本地数据线LIO-，和/或控制全局数据线YIO中的数据的相反值传输至第一本地数据线LIO。
在一个例子中，参考图7，第二转换电路123包括：第四MOS管404、第五MOS管405和第六MOS管406。
第四MOS管404的栅极接收第四控制信号WrEn-，源极连接全局数据线YIO，漏极连接第二本地数据线LIO-；第五MOS管405的栅极连接全局数据线YIO，漏极连接第一本地数据线LIO，源极连接第六MOS管406的漏极；第六MOS管406的栅极接收第四控制信号WrEn-，源极接地(未图示)。
需要说明的是，第四MOS管404、第五MOS管405和第六MOS管406中所称的“源极”或“漏极”只是用于区分MOS管的端口，并不做任何限定，即源极和漏极的概念可以互换。
对于第一转换电路113和第二转换电路123，其工作原理如下：
当第三控制信号WrEn为1时，第四控制信号WrEn-为0，此时全局数据线YIO和第一本地数据线LIO、第二本地数据线LIO-之间的数据传输通过第一转换电路113调控。具体地，当YIO为1时，此时第一MOS管401、第二MOS管402和第三MOS管403的栅极都导通，全局数据线YIO和第一本地数据线LIO通过第一MOS管401相连，第一本地数据线LIO同全局数据线YIO为1；第二本地数据线LIO-通过第二MOS管402和第三MOS管403接地，即第二本地数据线LIO-为0；当YIO为0时，全局数据线YIO和第一本地数据线LIO通过第一MOS管401相连，第一本地数据线LIO同全局数据线YIO为0；由于全局数据线YIO为0，第二MOS管402的源漏不导通，第二本地数据线LIO-并未接地，由于预充电的影响(即在写入之前LIO和LIO-均会被预充到高电平)，第二本地数据线LIO-为1。
当第三控制信号WrEn为0时，第四控制信号WrEn-为1，此时全局数据线YIO和第一本地数据线LIO、第二本地数据线LIO-之间的数据传输通过第二转换电路123调控。具体地，当YIO为1时，此时第四MOS管404、第五MOS管405和第六MOS管406的栅极都导通，全局数据线YIO和第二本地数据线LIO-通过第四MOS管404相连，第二本地数据线LIO-同全局数据线YIO为1；第一本地数据线LIO通过第五MOS管405和第六MOS管406接地，即第一本地数据线LIO为0；当YIO为0时，全局数据线YIO和第二本地数据线LIO-通过第四MOS管404相连，第二本地数据线LIO-同全局数据线YIO为0；由于全局数据线YIO为0，第五MOS管405的源漏不导通，第一本地数据线LIO并未接地，由于预充电的影响(即在写入之前LIO和LIO-均会被预充到高电平)，第一本地数据线LIO为1。
读出模块102用于根据读出的第二控制信号1“more”，控制本地数据线LIO和外部数据线DataBus之间的数据传输，若高电平数据所占位数超过第二预设值，则读出模块102被配置为将本地数据线LIO中的数据翻转后最终传输至外部数据线DataBus；若高电平数据所占位数不超过第二预设值，则读出模块102被配置为将本地数据线LIO中的数据最终传输至外部数据线DataBus。
参考图1，在本实施例中，读出模块102连接在本地数据线LIO和全局数据线YIO之间，用于根据第二控制信号1“more”控制本地数据线LIO和全局数据线LIO之间的数据传输。
若高电平数据所占位数超过第二预设值，则读出模块102被配置为将本地数据线LIO中的数据翻转后传输至全局数据线YIO；若高电平数据所占位数不超过第二预设值，读出模块102被配置为将本地数据线LIO中的数据传输至全局数据线。
参考图2，本地数据线LIO包括互为差分数据传输线的第一本地数据线LIO和第二本地数据线LIO-；通过设置用于传输差分数据的第一本地数据线LIO和第二本地数据线LIO-，保证本地数据线LIO和全局数据线YIO间数据翻转的稳定性。
将本地数据线LIO中的数据翻转后传输至全局数据线YIO，包括：读出模块102被配置为将第一本地数据线LIO中的数据的相反值传输至全局数据线YIO，和/或读出模块102被配置为将第二本地数据线LIO-中的数据传输至全局数据线YIO。
在一个例子中，参考图8，读出模块102包括：第七MOS管407、第八MOS管408、第九MOS管409、第十MOS管410和第十一MOS管411。
其中，第七MOS管407的栅极连接第一本地数据线LIO，漏极连接全局数据线YIO，源极连接第九MOS管409的漏极；第八MOS管408的栅极连接第二本地数据线LIO-，漏极连接全局数据线YIO，源极连接第十MOS管410的漏极；第九MOS管409的栅极接收第二控制信号1“more”，源极连接第十一MOS管411的漏极；第十MOS管410的栅极接收第五控制信号1“more”-，源极连接第十一MOS管411的漏极，第二控制信号1“more”和第五控制信号1“more”-互为反相信号；第十一MOS管411的栅极接收读使能信号ReadEnable，源极接地GND(未图示)。
对于上述转换电路，当读使能信号ReadEnable是0时，相当于关断读出模块102，电路无法工作；当读使能信号ReadEnable是1，其工作原理如下：
当第二控制信号1“more”为1时，第五控制信号1“more”-为0，相当于仅导通左侧电路，表征将第一本地数据线LIO中的数据的相反值传输至全局数据线YIO。当第一本地数据线LIO为1时，导通第七MOS管407，此时全局数据线YIO接地，全局数据线YIO为0，实现将第一本地数据线LIO中的数据的相反值传输至全局数据线YIO；当第一本地数据线LIO为0时，关断第七MOS管407，此时由于预充电的影响(即在读出之前YIO会被预充到高电平)，全局数据线YIO为1，实现将第一本地数据线LIO中的数据的相反值传输至全局数据线YIO。
当第二控制信号1“more”为0时，第五控制信号1“more”-为1，相当于仅导通右侧电路，表征将第二本地数据线LIO-中的数据的相反值传输至全局数据线YIO。当第二本地数据线LIO-为1时，导通第九MOS管409，此时全局数据线YIO接地，全局数据线YIO为0，实现将第二本地数据线LIO-中的数据的相反值传输至全局数据线YIO；当第二本地数据线LIO-为0时，关断第九MOS管409，此时由于预充电的影响(即在读出之前YIO会被预充到高电平)，全局数据线YIO为1，实现将第二本地数据线LIO-中的数据的相反值传输至全局数据线YIO。
需要说明的是，第七MOS管407、第八MOS管408、第九MOS管409、第十MOS管410和第十一MOS管411中所称的“源极”或“漏极”只是用于区分MOS管的端口，并不做任何限定，即源极和漏极的概念可以互换。
与相关技术相比，通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比外部数据线中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，来判断全局数据线传输至本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以使在数据写入和数据读出时，翻转的总次数为0次或偶数次，以保证读出的数据为原始写入存储器的数据。
值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
本申请另一实施例涉及一种数据传输线路，与一实施例不同的是，本实施例给出了另一种读出模块的电路实现方式，进一步提高数据的读取效率。
图9和图10为本实施例提供的数据传输电路的结构示意图，图11为本实施例提供的读出模块的电路示意图；以下将结合附图对本实施例提供的数据传输电路进行详细说明，与上述实施例相同或相应的部分，以下将不做详细赘述。
参考图9，读出模块102连接全局数据线YIO和外部数据线DataBus，用于根据第二控制信号1“more”，控制全局数据线YIO和外部数据线DataBus之间的数据传输。
参考图10，本地数据线LIO包括互为差分数据传输线的第一本地数据线LIO和第二本地数据线LIO-；通过设置用于传输差分数据的第一本地数据线LIO和第二本地数据线LIO-，保证本地数据线LIO和全局数据线YIO间数据翻转的稳定性。
在本实施例中，读出模块102被配置为，将第一本地数据线LIO中的数据的将会被传输至全局数据线YIO。
需要注意的是，在本实施例中，可以设置缓冲模块或者读单元来实现第一本地数据线LIO、第二本地数据线LIO-和全局数据线YIO之间的数据传输。
若高电平数据所占位数超过第二预设值，则读出模块102被配置为将全局数据线YIO中的数据翻转后传输至外部数据线DataBus；若高电平数据所占位数不超过第二预设值，则读出模块102被配置为将全局数据线YIO中的数据传输至外部数据线DataBus。
在一个例子中，参考图11，读出模块102包括：第一传输元件301，一端通过反相器连接全局数据线YIO，另一端连接外部数据线DataBus；第二传输元件302，一端连接全局数据线YIO，另一端连接外部数据线DataBus；第一传输元件301和第二传输元件302还用于接收第二控制信号1“more”，用于根据第二控制信号1“more”导通第一传输元件3011或第二传输元件302。
本实施例以低电平控制第一传输元件301和第二传输元件302导通为例进行说明，具体如下：当第二控制信号1“more”为1时，第一传输元件导通所在信号传输线，此时全局数据线YIO通过反相器连接外部数据线DataBus，从而实现全局数据线YIO将传输的数据翻转后传入外部数据线DataBus；第二传输元件302关断所在信号传输线。当第二控制信号1“more”为0时，第一传输元件301关断所在信号传输线，第二传输元件302导通所在信号传输线，此时全局数据线YIO直接连接外部数据线DataBus，从而实现全局数据线YIO将传输的数据直接传入外部数据线DataBus。
与相关技术相比，通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比外部数据线中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，来判断全局数据线传输至本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以使在数据写入和数据读出时，翻转的总次数为0次或偶数次，以保证读出的数据为原始写入存储器的数据。
值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
本申请又一实施例涉及一种存储器，包括上述实施例提供的数据传输电路，还包括：存储单元，连接本地数据线，本地数据线用于向存储单元写入数据和读出数据。
图12和图13为本实施例提供的存储器的结构示意图；以下结合附图对本实施例提供的存储器作进一步详细说明。
参考图12，存储器500，包括：
转换模块101，连接在外部数据线DataBus和全局数据线YIO之间，用于根据第一控制信号Flag，控制外部数据线DataBus和全局数据线YIO之间的数据传输；其中，第一控制信号Flag用于表征，外部数据线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数是否超过第一预设值。
对于转换模块101，若外部传输线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数超过第一预设值，转换模块101被配置为，将外部数据线DataBus中的数据翻转后传输至全局数据线；若外部传输线DataBus当前传输的数据与全局数据线YIO当前传输的数据的差异位数不超过第一预设值，转换模块101被配置为，将外部数据线DataBus中的数据传输至全局数据线。
统计模块112，与外部数据线DataBus连接，用于输出第二控制信号1“more”，第二控制信号1“more”用于表征，外部数据线DataBus中高电平数据所占位数是否超过第二预设值。
另外，第二控制信号1“more”作为标记位数据存入存储单元中，以在读出数据的过程中，将第二控制信号1“more”读出。
写入模块103，连接在本地数据线LIO和全局数据线YIO之间，控制全局数据线YIO中的数据传输至本地数据线YIO，且基于第三控制信号WrEn，判断全局数据线YIO中的数据传输至本地数据线LIO的过程中后是否进行数据翻转，其中，第三控制信号WrEn用于表征第一控制信号Flag的值和第二控制信号1“more”的值是否相同。
读出模块102用于根据读出的第二控制信号1“more”，控制本地数据线LIO和外部数据线DataBus之间的数据传输，若高电平数据所占位数超过第二预设值，则读出模块102被配置为将本地数据线LIO中的数据翻转后最终传输至外部数据线DataBus；若高电平数据所占位数不超过第二预设值，则读出模块102被配置为将本地数据线LIO中的数据最终传输至外部数据线DataBus。
继续参考图12，读出模块102连接在本地数据线LIO和全局数据线YIO之间，用于根据第二控制信号1“more”控制本地数据线LIO和全局数据线LIO之间的数据传输。
若高电平数据所占位数超过第二预设值，则读出模块102被配置为将本地数据线LIO中的数据翻转后传输至全局数据线YIO；若高电平数据所占位数不超过第二预设值，读出模块102被配置为将本地数据线LIO中的数据传输至全局数据线。
参考图13，读出模块102连接全局数据线YIO和外部数据线DataBus，用于根据第二控制信号1“more”，控制全局数据线YIO和外部数据线DataBus之间的数据传输。
若高电平数据所占位数超过第二预设值，则读出模块102被配置为将全局数据线YIO中的数据翻转后传输至外部数据线DataBus；若高电平数据所占位数不超过第二预设值，则读出模块102被配置为将全局数据线YIO中的数据传输至外部数据线DataBus。
需要说明的是，在本实施例中，本地数据线LIO连接存储单元501包括：直接连接和间接连接。在本实施例中，本地数据线LIO与存储单元501并非直接连接，实际是存储单元501连接至位线BitLine，位线通过列选择连接至本地数据线LIO。
相比于相关技术而言，通过对比外部数据线和全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比外部数据线中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，来判断全局数据线传输至本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以使在数据写入和数据读出时，翻转的总次数为0次或偶数次，以保证读出的数据为原始写入存储器的数据。
值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (19)

1.一种数据传输电路，用于向存储单元写入数据和读出数据，其特征在于，包括：
转换模块，连接在外部数据线和全局数据线之间，用于根据第一控制信号，控制所述外部数据线和所述全局数据线之间的数据传输，所述第一控制信号用于表征，所述外部数据线当前传输的数据与所述全局数据线当前传输的数据的差异位数是否超过第一预设值；若所述差异位数超过所述第一预设值，则所述转换模块被配置为将所述外部数据线中的数据翻转后传输至所述全局数据线；若所述差异位数不超过所述第一预设值，则所述转换模块被配置为将所述外部数据线中的数据传输至所述全局数据线；
统计模块，与所述外部数据线连接，用于输出第二控制信号，所述第二控制信号用于表征，所述外部数据线中高电平数据所占位数是否超过第二预设值，所述第二控制信号作为标记位数据存入所述存储单元中，以在读出数据的过程中，将所述第二控制信号读出；
写入模块，连接在本地数据线和所述全局数据线之间，控制所述全局数据线中的数据传输至所述本地数据线，且基于第三控制信号，判断所述全局数据线中的数据传输至所述本地数据线的过程中是否进行数据翻转，其中，所述第三控制信号用于表征所述第一控制信号的值和所述第二控制信号的值是否相同；
读出模块，用于根据读出的所述第二控制信号，控制本地数据线和所述外部数据线之间的数据传输；若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述本地数据线中的数据翻转后最终传输至所述外部数据线；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述本地数据线中的数据最终传输至所述外部数据线；
针对同一数据，在所述写入数据和所述读出数据的过程中，数据翻转的总次数为0或偶数。
2.根据权利要求1所述的数据传输电路，其特征在于，所述本地数据线包括互为差分数据传输线的第一本地数据线和第二本地数据线；
所述全局数据线中的数据传输至所述本地数据线的过程中进行数据翻转，包括：所述写入模块被配置为将所述全局数据线中的数据翻转后传输至所述第一本地数据线，和/或所述写入模块被配置为将所述全局数据线中的数据传输至所述第二本地数据线。
3.根据权利要求2所述的数据传输电路，其特征在于，所述写入模块包括：
第一转换电路被配置为，控制所述全局数据线中的数据传输至所述第一本地数据线，和/或控制所述全局数据线中的数据的相反值传输至所述第二本地数据线；
第二转换电路被配置为，控制所述全局数据线中的数据传输至所述第二本地数据线，和/或控制所述全局数据线中的数据的相反值传输至所述第一本地数据线。
4.根据权利要求3所述的数据传输电路，其特征在于，所述第一转换电路，包括：第一MOS管、第二MOS管和第三MOS管；
所述第一MOS管的栅极接收所述第三控制信号，源极连接所述全局数据线，漏极连接所述第一本地数据线；
所述第二MOS管的栅极连接所述全局数据线，漏极连接所述第二本地数据线，源极连接所述第三MOS管的漏极；
所述第三MOS管的栅极接收第三控制信号，源极接地。
5.根据权利要求3所述的数据传输电路，其特征在于，所述第二转换电路，包括：第四MOS管、第五MOS管和第六MOS管；
所述第四MOS管的栅极接收第四控制信号，源极连接所述全局数据线，漏极连接所述第二本地数据线，所述第三控制信号和所述第四控制信号互为反相信号；
所述第五MOS管的栅极连接所述全局数据线，漏极连接所述第一本地数据线，源极连接所述第六MOS管的漏极；
所述第六MOS管的栅极接收所述第四控制信号，源极接地。
6.根据权利要求1所述的数据传输电路，其特征在于，所述读出模块连接在所述本地数据线与所述全局数据线之间，用于根据第二控制信号，控制本地数据线和所述全局数据线之间的数据传输，若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述本地数据线中的数据翻转后传输至所述全局数据线；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述本地数据线中的数据传输至所述全局数据线。
7.根据权利要求6所述的数据传输电路，其特征在于，所述本地数据线包括互为差分数据传输线的第一本地数据线和第二本地数据线；
所述将所述本地数据线中的数据翻转后传输至所述全局数据线，包括：所述读出模块被配置为将所述第一本地数据线中的数据的相反值传输至所述全局数据线，和/或所述读出模块被配置为将所述第二本地数据线中的数据传输至所述全局数据线。
8.根据权利要求7所述的数据传输电路，其特征在于，所述读出模块包括：第七MOS管、第八MOS管、第九MOS管、第十MOS管和第十一MOS管；
所述第七MOS管的栅极连接所述第一本地数据线，漏极连接所述全局数据线，源极连接所述第九MOS管的漏极；
所述第八MOS管的栅极连接所述第二本地数据线，漏极连接所述全局数据线，源极连接所述第十MOS管的漏极；
所述第九MOS管的栅极接收所述第二控制信号，源极连接所述第十一MOS管的漏极；
所述第十MOS管的栅极接收第五控制信号，源极连接所述第十一MOS管的漏极，所述第二控制信号和所述第五控制信号互为反相信号；
所述第十一MOS管的栅极接收读使能信号，源极接地。
9.根据权利要求1所述的数据传输电路，其特征在于，所述读出模块连接所述全局数据线与所述外部数据线，用于根据第二控制信号，控制全局数据线和所述外部数据线之间的数据传输，若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述全局数据线中的数据翻转后传输至所述外部数据线；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述全局数据线中的数据传输至所述外部数据线。
10.根据权利要求9所述的数据传输电路，其特征在于，所述读出模块包括：
第一传输元件，一端通过反相器连接所述全局数据线，另一端连接所述外部数据线；
第二传输元件，一端连接所述全局数据线，另一端连接所述外部数据线；
所述第一传输元件和所述第二传输元件还用于接收所述第二控制信号，用于根据所述第二控制信号导通所述第一传输元件或所述第二传输元件。
11.根据权利要求1所述的数据传输电路，其特征在于，所述转换模块包括：
第三传输元件，一端通过反相器连接所述外部数据线，另一端连接所述全局数据线；
第四传输元件，一端连接所述外部数据线，另一端连接所述全局数据线；
所述第三传输元件和所述第四传输元件还用于接收所述第一控制信号，用于根据所述第一控制信号选择导通所述第三传输元件或所述第四传输元件。
12.根据权利要求1所述的数据传输电路，其特征在于，还包括：比较模块，连接所述外部数据线和所述全局数据线，用于根据外部数据线当前传输的数据与所述全局数据线当前传输的数据的差异位数是否超过第一预设值生成所述第一控制信号。
13.根据权利要求12所述的数据传输电路，其特征在于，所述比较模块包括：
检测单元，连接所述外部数据线和所述全局数据线，并逐位检测所述外部数据线当前传输的数据与所述全局数据线当前传输的数据，若当前位所述外部数据线传输的数据与当前位所述全局数据线传输的数据不同，则生成第一子控制信号，若当前位所述外部数据线传输的数据与当前位所述全局数据线传输的数据相同，则生成第二子控制信号；
获取单元，连接所述检测单元，用于获取所述第一子控制信号和所述第二子控制信号，若所述第一子控制信号个数超过所述第一预设值，则生成所述第一控制信号，所述第一预设值为所述第一子控制信号的数量与所述第二子控制信号的数量和的预设百分比。
14.根据权利要求13所述的数据传输电路，其特征在于，所述预设百分比为50％。
15.根据权利要求1所述的数据传输电路，其特征在于，所述第二预设值为所述外部数据线传输的数据的位数的50％。
16.根据权利要求1所述的数据传输电路，其特征在于，还包括：第一使能控制模块，用于根据所述第一控制信号和所述第二控制信号生成所述第三控制信号。
17.根据权利要求16所述的数据传输电路，其特征在于，所述第一使能控制模块还用于接收写使能信号，若所述写使能信号为有效电平，则产生所述第三控制信号。
18.根据权利要求17所述的数据传输电路，其特征在于，还包括：第二使能控制模块，用于接收所述第一控制信号、所述第二控制信号和写使能信号的反相信号，若所述写使能信号的反相信号为有效电平，则产生第四控制信号，所述第三控制信号和所述第四控制信号互为反相信号。
19.一种存储器，其特征在于，包括上述权利要求1～18任一项所述的数据传输电路，还包括：存储单元，连接本地数据线，所述本地数据线用于向所述存储单元写入数据和读出数据。
CN202110341165.5A 2021-03-30 2021-03-30 数据传输电路和存储器 Active CN112885388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110341165.5A CN112885388B (zh) 2021-03-30 2021-03-30 数据传输电路和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110341165.5A CN112885388B (zh) 2021-03-30 2021-03-30 数据传输电路和存储器

Publications (2)

Publication Number Publication Date
CN112885388A true CN112885388A (zh) 2021-06-01
CN112885388B CN112885388B (zh) 2022-04-26

Family

ID=76040681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110341165.5A Active CN112885388B (zh) 2021-03-30 2021-03-30 数据传输电路和存储器

Country Status (1)

Country Link
CN (1) CN112885388B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007391A1 (zh) * 2022-07-05 2024-01-11 长鑫存储技术有限公司 数据传输结构、数据传输方法及存储器
CN117577148A (zh) * 2024-01-15 2024-02-20 长鑫存储技术(西安)有限公司 半导体存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779860A (zh) * 2004-11-19 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的多状态非易失性存储设备
US20080037333A1 (en) * 2006-04-17 2008-02-14 Kyoung Ho Kim Memory device with separate read and write gate voltage controls
US20080137459A1 (en) * 2004-07-13 2008-06-12 Renesas Technology Corp. Semiconductor memory device allowing high-speed data reading
US20110211407A1 (en) * 2010-02-26 2011-09-01 Elite Semiconductor Memory Technology Inc. Semiconductor memory device and associated local sense amplifier
CN107947873A (zh) * 2016-10-13 2018-04-20 爱思开海力士有限公司 具有多个传输通道的数据传输系统及测试传输数据的方法
US20190079672A1 (en) * 2017-09-08 2019-03-14 SK Hynix Inc. Data control circuit, and semiconductor memory apparatus and semiconductor system including the same
CN111902871A (zh) * 2018-03-28 2020-11-06 美光科技公司 用于耦合存储器装置中的数据线的设备及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080137459A1 (en) * 2004-07-13 2008-06-12 Renesas Technology Corp. Semiconductor memory device allowing high-speed data reading
CN1779860A (zh) * 2004-11-19 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的多状态非易失性存储设备
US20080037333A1 (en) * 2006-04-17 2008-02-14 Kyoung Ho Kim Memory device with separate read and write gate voltage controls
US20110211407A1 (en) * 2010-02-26 2011-09-01 Elite Semiconductor Memory Technology Inc. Semiconductor memory device and associated local sense amplifier
CN107947873A (zh) * 2016-10-13 2018-04-20 爱思开海力士有限公司 具有多个传输通道的数据传输系统及测试传输数据的方法
US20190079672A1 (en) * 2017-09-08 2019-03-14 SK Hynix Inc. Data control circuit, and semiconductor memory apparatus and semiconductor system including the same
CN111902871A (zh) * 2018-03-28 2020-11-06 美光科技公司 用于耦合存储器装置中的数据线的设备及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王伟伟等: "高速低误码高可靠回收存储器设计", 《电子技术与软件工程》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007391A1 (zh) * 2022-07-05 2024-01-11 长鑫存储技术有限公司 数据传输结构、数据传输方法及存储器
CN117577148A (zh) * 2024-01-15 2024-02-20 长鑫存储技术(西安)有限公司 半导体存储器
CN117577148B (zh) * 2024-01-15 2024-05-03 长鑫存储技术(西安)有限公司 半导体存储器

Also Published As

Publication number Publication date
CN112885388B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
US8295101B2 (en) Semiconductor device
US5487043A (en) Semiconductor memory device having equalization signal generating circuit
CN112885388B (zh) 数据传输电路和存储器
CN211404066U (zh) 读操作电路和半导体存储器
CN110767251B (zh) 一种低功耗和高写裕度的11t tfet sram单元电路结构
CN114255802A (zh) 集成电路
JP4436897B2 (ja) レベル変換器を備える行デコーダ
CN112712839A (zh) 读操作电路、半导体存储器和读操作方法
CN210575117U (zh) 写操作电路和半导体存储器
CN115985366A (zh) 具有高写噪声容限的mosfet-tfet混合型11t-sram单元电路、模块
CN112992258B (zh) 含片上ecc的信号处理电路和存储器
CN211404065U (zh) 读操作电路和半导体存储器
CN210667805U (zh) 写操作电路和半导体存储器
CN112712840B (zh) 读操作电路、半导体存储器和读操作方法
CN116403626A (zh) Sram存储单元、sram存储器及电路芯片
CN112885389B (zh) 双端数据传输电路和存储器
CN113035263B (zh) 含通道ecc的信号处理电路和存储器
CN210667807U (zh) 读操作电路和半导体存储器
CN115440265B (zh) 存储器
US7227793B2 (en) Voltage translator for multiple voltage operations
CN211125037U (zh) 写操作电路和半导体存储器
CN112712833B (zh) 写操作电路、半导体存储器和写操作方法
CN112712842B (zh) 读操作电路、半导体存储器和读操作方法
CN113113062A (zh) 一种基于3t-3mtj存储单元的磁性随机存储器及其读取方法
CN112509622A (zh) 一种具有低功耗和高写裕度的10t tfet sram单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant