CN112864021A - 导电凸块及其制作方法 - Google Patents
导电凸块及其制作方法 Download PDFInfo
- Publication number
- CN112864021A CN112864021A CN202010046562.5A CN202010046562A CN112864021A CN 112864021 A CN112864021 A CN 112864021A CN 202010046562 A CN202010046562 A CN 202010046562A CN 112864021 A CN112864021 A CN 112864021A
- Authority
- CN
- China
- Prior art keywords
- conductive
- conductive portion
- layer
- pad
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000010410 layer Substances 0.000 claims abstract description 97
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005272 metallurgy Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000011241 protective layer Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 47
- 238000009713 electroplating Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 25
- 239000007769 metal material Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明提供一种导电凸块及其制作方法。导电凸块适于配置于基板上。基板包括接垫以及保护层。保护层具有开口，且开口暴露出接垫的一部分。导电凸块包括球底金属垫、第一导电部分以及第二导电部分。球底金属垫配置于保护层的开口内并延伸覆盖于部分保护层上。球底金属垫具有位于开口内的凹部。第一导电部分配置于球底金属垫的凹部内。第一导电部分的第一上表面切齐于球底金属垫的顶表面。第二导电部分配置于第一导电部分与球底金属垫上。第二导电部分与第一导电部分的邻接处存在界面。
Description
技术领域
本发明涉及一种导电结构及其制作方法，尤其涉及一种导电凸块及其制作方法。
背景技术
一般来说，玻璃覆晶(Chip-On-Glass,COG)封装中，芯片是通过异方性导电胶膜(Anisotropic Conductive Film,ACF)内直径约为3微米的导电粒子与芯片上的导电凸块压合后产生形变而通电。若导电凸块的表面平整度不佳或高低差异过大，则易造成异方性导电胶膜的导电粒子压合不良，而导致电性导通异常。
然而，形成于芯片上的导电凸块的表面平整度与布设于芯片的半导体基板上的保护层的厚度有关。举例来说，当保护层的厚度越厚时，保护层暴露出接垫的开口深度与保护层的表面所产生的高度差也越大，进而导致后续形成于保护层及其开口上的导电凸块的表面平整度降低。因此，如何制作出表面平整度较高的导电凸块，已成为目前业界相当重视的课题之一。
发明内容
本发明提供一种导电凸块，具有较高的表面平整度。
本发明还提供一种导电凸块的制作方法，用以制作上述表面平整度较高的导电凸块。
本发明的导电凸块的制作方法，其包括以下步骤。提供基板。基板包括至少一接垫以及保护层。保护层具有至少一开口，且开口暴露出接垫的一部分。形成球底金属材料层以覆盖保护层与保护层所暴露出的接垫。球底金属材料层具有位于开口内的至少一凹部。进行第一电镀程序，以形成至少一第一导电部分于凹部内。第一导电部分的第一上表面切齐于球底金属材料层的顶表面。进行第二电镀程序，以形成至少一第二导电部分于球底金属材料层上。第二导电部分覆盖第一导电部分与部分球底金属材料层。移除球底金属材料层未被第二导电部分覆盖的部分，以形成至少一球底金属垫。第二导电部分、第一导电部分以及球底金属垫定义出至少一导电凸块。导电凸块与接垫电性连接。
在本发明的一实施例中，上述的导电凸块的製作方法还包括于进行第一电镀程序之前，形成第一图案化光致抗蚀剂层于球底金属材料层上。第一图案化光致抗蚀剂层具有至少一第一光致抗蚀剂开口，而第一光致抗蚀剂开口位于凹部的上方。第一光致抗蚀剂开口的口径等于或略大于凹部的口径。以第一图案化光致抗蚀剂层为电镀遮罩，进行第一电镀程序，而形成第一导电部分于凹部内。
在本发明的一实施例中，上述的导电凸块的製作方法还包括于进行第二电镀程序之前，移除第一图案化光致抗蚀剂层，以暴露出球底金属材料层。形成第二图案化光致抗蚀剂层于被暴露出的球底金属材料层上，其中第二图案化光致抗蚀剂层具有至少一第二光致抗蚀剂开口，且第二光致抗蚀剂开口的口径大于第一光致抗蚀剂开口的口径。以第二图案化光致抗蚀剂层为电镀遮罩，进行第二电镀程序，以形成第二导电部分于第一导电部分与部分球底金属材料层上。
在本发明的一实施例中，上述的第二导电部分相对远离第一导电部分的第二上表面为平坦表面。
在本发明的一实施例中，上述的第一导电部分具有相对于第一上表面的第一下表面，且第一上表面的表面积大于第一下表面的表面积。
在本发明的一实施例中，上述的第一导电部分的材质与第二导电部分的材质相同。
本发明的导电凸块，适于配置于基板上。基板包括接垫以及保护层。保护层具有开口，且开口暴露出接垫的一部分。导电凸块包括球底金属垫、第一导电部分以及第二导电部分。球底金属垫配置于保护层的开口内并延伸覆盖于部分保护层上。球底金属垫具有位于开口内的凹部。第一导电部分配置于球底金属垫的凹部内。第一导电部分的第一上表面切齐于球底金属垫的顶表面。第二导电部分配置于第一导电部分与球底金属垫上。第二导电部分与第一导电部分的邻接处存在界面。
在本发明的一实施例中，上述的第二导电部分相对远离第一导电部分的第二上表面为平坦表面。
在本发明的一实施例中，上述的第一导电部分具有相对于第一上表面的第一下表面，且第一上表面的表面积大于第一下表面的表面积。
在本发明的一实施例中，上述的第一导电部分的材质与第二导电部分的材质相同。
基于上述，在本发明的导电凸块的制作方法中，是通过第一次电镀程序来形成第一导电部分，其中第一导电部分填满位于保护层的开口内的球底金属材料层的凹部，藉此为后续第二次电镀程序提供平整表面。之后，在此平整表面上所进行的第二次电镀程序，则可形成尺寸大于第一导电部分的第二导电部分。如此一来，本发明的导电凸块的制作方法不受保护层的厚度的影响，因此所制作出的导电凸块可具有较高的表面平整度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G是本发明的一实施例的一种导电凸块的制作方法的剖面示意图。
附图标号说明：
10：基板
12：接垫
14：保护层
14a：开口
100：导电凸块
110：球底金属材料层
110a：球底金属垫
112：顶表面
114：凹部
120：第一导电部分
122：第一上表面
124：第一下表面
130：第二导电部分
132：第二上表面
B：界面
PR1：第一图案化光致抗蚀剂层
PR2：第二图案化光致抗蚀剂层
O1：第一光致抗蚀剂开口
O2：第二光致抗蚀剂开口
S：上表面
W、W1、W2：口径
具体实施方式
图1A至图1G是本发明的一实施例的一种导电凸块的制作方法的剖面示意图。关于本实施例的导电凸块的制作方法，首先，请参考图1A，提供基板10。基板10包括至少一接垫(示意地示出一个接垫12)以及保护层14。保护层14具有至少一开口(示意地示出一个开口14a)，其中开口14a暴露出接垫12的一部分。此处，基板10例如是电路板、芯片或晶圆，而接垫12的材质例如是铝、铜或其他适当的金属，但并不以此为限。保护层14为钝化层(passivation layer)，其材质例如是氧化硅、氮化硅或其他适当的绝缘材质。
接着，请参考图1B，形成球底金属材料层110以覆盖保护层14与保护层14所暴露出的接垫12，其中球底金属材料层110具有位于开口14a内的至少一凹部(示意地示出一个凹部114)。凹部114的顶部面积大于底部面积。此处，形成球底金属材料层110的方式例如是溅镀，但并不以此为限。
接着，请参考图1C，形成第一图案化光致抗蚀剂层PR1于球底金属材料层110上。此处，第一图案化光致抗蚀剂层RP1位于球底金属材料层110的顶表面112上，且具有至少一第一光致抗蚀剂开口(示意地示出一个第一光致抗蚀剂开口O1)，其中第一光致抗蚀剂开口O1位于凹部114的上方，且第一光致抗蚀剂开口O1的口径W1等于或略大于凹部114的口径W。特别说明之，球底金属材料层110的顶表面112指球底金属材料层110的最高表面，也就是，不包含凹部114的其他表面。
接着，请参考图1D，以第一图案化光致抗蚀剂层PR1为电镀遮罩，进行第一电镀程序，以形成至少一第一导电部分(示意地示出一个第一导电部分120)于凹部114内。此处，第一导电部分120的第一上表面122切齐于球底金属材料层110的顶表面112。也就是说，第一导电部分120填满球底金属材料层110的凹部114，且第一导电部分120的第一上表面122与球底金属材料层110的顶表面112共平面。此外，第一导电部分120具有相对于第一上表面122的第一下表面124，且第一上表面122的表面积大于第一下表面124的表面积。以剖面观之，进行第一电镀程序之后所形成的第一导电部分120的形状与凹部114的形状相同，皆例如是倒梯形，但不以此为限。第一导电部分120的材质例如是金，但不以此为限。
接着，请同时参考图1D与图1E，移除第一图案化光致抗蚀剂层PR1，以暴露出球底金属材料层110。紧接着，形成第二图案化光致抗蚀剂层PR2于被暴露出的球底金属材料层110上，其中第二图案化光致抗蚀剂层PR2具有至少一第二光致抗蚀剂开口(示意地示出一个第二光致抗蚀剂开口O2)，且第二光致抗蚀剂开口O2的口径W2大于第一光致抗蚀剂开口O1(请参考图1C)的口径W1(请参考图1C)。
之后，请参考图1F，以第二图案化光致抗蚀剂层PR2为电镀遮罩，进行第二电镀程序，以形成至少一第二导电部分(示意地示出一个第二导电部分130)于第一导电部分120与球底金属材料层110上。此处，第二导电部分130覆盖第一导电部分120与部分球底金属材料层110。也就是说，通过进行第二电镀程序所形成第二导电部分130是位于第一导电部分120与部分球底金属材料层110上，因此第二导电部分130的尺寸大于第一导电部分120的尺寸。第二导电部分130的材质可与第一导电部分120的材质相同，皆例如是金。此时，第二导电部分130相对远离第一导电部分120的第二上表面132低于第二图案化光致抗蚀剂层PR2的上表面S，且第二导电部分130的第二上表面132具体化为平坦表面。
最后，请同时参考图1F与图1G，移除第二图案化光致抗蚀剂层PR2，而暴露出球底金属材料层110。紧接着，移除球底金属材料层110未被第二导电部分130覆盖的部分，以形成至少一球底金属垫(示意地示出一个球底金属垫110a)。第二导电部分130、第一导电部分120以及球底金属垫110a定义出至少一导电凸块(示意地示出一个导电凸块100)，且导电凸块100与接垫12电性连接。此处，移除球底金属材料层110未被第二导电部分130覆盖的部分的方法例如是蚀刻程序，但不以此为限。至此，已完成导电凸块100的制作。
简言之，在本实施例的导电凸块100的制作方法中，是通过第一次电镀程序来形成第一导电部分120，其中第一导电部分120填满位于保护层14的开口14a内的球底金属材料层110的凹部114，藉此为后续第二次电镀程序提供平整表面。之后，在此由球底金属材料层110与第一导电部分120所构成的平整表面上所进行的第二次电镀程序，则可形成尺寸大于第一导电部分120的第二导电部分130。通过上述的二次电镀程序，使制作导电凸块100时不受保护层14的厚度影响，因此可制作出具有较高的表面平整度的导电凸块100。
在结构上，请再参考图1G，导电凸块100适于配置于基板10上。基板10包括接垫12以及保护层14。保护层14具有开口14a，且开口14a暴露出接垫12的一部分。导电凸块100包括球底金属垫110a、第一导电部分120以及第二导电部分130。球底金属垫110a配置于保护层14的开口14a内并延伸覆盖于部分保护层14上。球底金属垫110a具有位于开口14a内的凹部114，其中凹部114的顶部面积大于底部面积。第一导电部分120配置于球底金属垫110a的凹部114内，其中第一导电部分120的第一上表面122切齐于球底金属垫110a的顶表面112。第一导电部分120具有相对于第一上表面122的第一下表面124，且第一上表面122的表面积大于第一下表面124的表面积。第二导电部分130配置于第一导电部分120与球底金属垫110a上，其中第二导电部分130相对于第二上表面132的底表面与第一导电部分120的第一上表面122共平面。
特别是，本实施例的第二导电部分130相对远离第一导电部分120的第二上表面132为平坦表面。也就是说，本实施例的导电凸块100具有较高的表面平整度。再者，由于本实施例是通过二次电镀程序来形成第一导电部分120与第二导电部分130，因此第二导电部分130与第一导电部分120的邻接处存在界面B，且此界面B具体化为平坦表面。此外，本实施例的第二导电凸块130在基板10上的正投影面积大于第一导电凸块120在基板10上的正投影面积。第一导电凸块120的材质可与第二导电凸块130的材质相同，皆例如是金，但不以此为限。
综上所述，在本发明的导电凸块的制作方法中，是通过第一次电镀程序来形成第一导电部分，其中第一导电部分填满位于保护层的开口内的球底金属材料层的凹部，藉此为后续第二次电镀程序提供平整表面。之后，在此平整表面上所进行的第二次电镀程序，则可形成尺寸大于第一导电部分的第二导电部分。如此一来，本发明的导电凸块的制作方法不受保护层的厚度的影响，因此所制作出的导电凸块可具有较高的表面平整度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种导电凸块的制作方法，包括：
提供基板，所述基板包括至少一接垫以及保护层，其中所述保护层具有至少一开口，且所述至少一开口暴露出所述至少一接垫的一部分；
形成球底金属材料层以覆盖所述保护层与所述保护层所暴露出的所述至少一接垫，且所述球底金属材料层具有位于所述至少一开口内的至少一凹部；
进行第一电镀程序，以形成至少一第一导电部分于所述至少一凹部内，其中所述至少一第一导电部分的第一上表面切齐于所述球底金属材料层的顶表面；
进行第二电镀程序，以形成至少一第二导电部分于所述球底金属材料层上，其中所述至少一第二导电部分覆盖所述至少一第一导电部分与部分所述球底金属材料层；以及
移除所述球底金属材料层未被所述至少一第二导电部分覆盖的部分，以形成至少一球底金属垫，其中所述至少一第二导电部分、所述至少一第一导电部分以及所述至少一球底金属垫定义出至少一导电凸块，且所述至少一导电凸块与所述至少一接垫电性连接。
2.根据权利要求1所述的导电凸块的制作方法，还包括：
于进行所述第一电镀程序之前，形成第一图案化光致抗蚀剂层于所述球底金属材料层上，其中所述第一图案化光致抗蚀剂层具有至少一第一光致抗蚀剂开口，而所述至少一第一光致抗蚀剂开口位于所述至少一凹部的上方，且所述至少一第一光致抗蚀剂开口的口径等于或略大于所述至少一凹部的口径；以及
以所述第一图案化光致抗蚀剂层为电镀遮罩，进行所述第一电镀程序，而形成所述至少一第一导电部分于所述至少一凹部内。
3.根据权利要求2所述的导电凸块的制作方法，还包括：
于进行所述第二电镀程序之前，移除所述第一图案化光致抗蚀剂层，以暴露出所述球底金属材料层；
形成第二图案化光致抗蚀剂层于被暴露出的所述球底金属材料层上，其中所述第二图案化光致抗蚀剂层具有至少一第二光致抗蚀剂开口，且所述至少一第二光致抗蚀剂开口的口径大于所述至少一第一光致抗蚀剂开口的口径；以及
以所述第二图案化光致抗蚀剂层为电镀遮罩，进行所述第二电镀程序，以形成所述至少一第二导电部分于所述至少一第一导电部分与部分所述球底金属材料层上。
4.根据权利要求3所述的导电凸块的制作方法，其中所述至少一第二导电部分相对远离所述至少一第一导电部分的第二上表面为平坦表面。
5.根据权利要求1所述的导电凸块的制作方法，其中所述至少一第一导电部分具有相对于所述第一上表面的第一下表面，且所述第一上表面的表面积大于所述第一下表面的表面积。
6.根据权利要求1所述的导电凸块的制作方法，其中所述至少一第一导电部分的材质与所述至少一第二导电部分的材质相同。
7.一种导电凸块，适于配置于基板上，所述基板包括接垫以及保护层，其中所述保护层具有开口，且所述开口暴露出所述接垫的一部分，所述导电凸块包括：
球底金属垫，配置于所述保护层的所述开口内并延伸覆盖于部分所述保护层上，所述球底金属垫具有位于所述开口内的凹部；
第一导电部分，配置于所述球底金属垫的所述凹部内，且所述第一导电部分的第一上表面切齐于所述球底金属垫的顶表面；以及
第二导电部分，配置于所述第一导电部分与所述球底金属垫上，其中所述第二导电部分与所述第一导电部分的邻接处存在界面。
8.根据权利要求7所述的导电凸块，其中所述第二导电部分相对远离所述第一导电部分的第二上表面为平坦表面。
9.根据权利要求7所述的导电凸块，其中所述第一导电部分具有相对于所述第一上表面的第一下表面，且所述第一上表面的表面积大于所述第一下表面的表面积。
10.根据权利要求7所述的导电凸块，其中所述第一导电部分的材质与所述第二导电部分的材质相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108143274 | 2019-11-27 | ||
| TW108143274A TW202121549A (zh) | 2019-11-27 | 2019-11-27 | 導電凸塊及其製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112864021A true CN112864021A (zh) | 2021-05-28 |
Family
ID=75996069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010046562.5A Pending CN112864021A (zh) | 2019-11-27 | 2020-01-16 | 导电凸块及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112864021A (zh) |
| TW (1) | TW202121549A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200511541A (en) * | 2003-09-04 | 2005-03-16 | Fupo Electronics Corp | Fine pitch gold bump fabrication process and its package article |
| CN102315182A (zh) * | 2010-07-08 | 2012-01-11 | 台湾积体电路制造股份有限公司 | 半导体芯片及其制造方法 |
| US20130009286A1 (en) * | 2011-07-04 | 2013-01-10 | Samsung Electronics Co., Ltd. | Semiconductor chip and flip-chip package comprising the same |
| CN203118940U (zh) * | 2012-12-10 | 2013-08-07 | 颀邦科技股份有限公司 | 半导体结构 |
-
2019
- 2019-11-27 TW TW108143274A patent/TW202121549A/zh unknown
-
2020
- 2020-01-16 CN CN202010046562.5A patent/CN112864021A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200511541A (en) * | 2003-09-04 | 2005-03-16 | Fupo Electronics Corp | Fine pitch gold bump fabrication process and its package article |
| CN102315182A (zh) * | 2010-07-08 | 2012-01-11 | 台湾积体电路制造股份有限公司 | 半导体芯片及其制造方法 |
| US20130009286A1 (en) * | 2011-07-04 | 2013-01-10 | Samsung Electronics Co., Ltd. | Semiconductor chip and flip-chip package comprising the same |
| CN203118940U (zh) * | 2012-12-10 | 2013-08-07 | 颀邦科技股份有限公司 | 半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202121549A (zh) | 2021-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11469202B2 (en) | Semiconductor device | |
| US20210193636A1 (en) | Semiconductor package and method of fabricating the same | |
| US7112522B1 (en) | Method to increase bump height and achieve robust bump structure | |
| TW201818520A (zh) | 半導體封裝及其製作方法 | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| TWI575657B (zh) | 積體電路結構及其形成方法 | |
| US20070222072A1 (en) | Chip package and fabricating method thereof | |
| JP2005116632A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20120049356A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US11984403B2 (en) | Integrated substrate structure, redistribution structure, and manufacturing method thereof | |
| JP2013115214A (ja) | 半導体装置、半導体素子、及び半導体装置の製造方法 | |
| JP3757971B2 (ja) | 半導体装置の製造方法 | |
| US20200105702A1 (en) | Bump structure and fabrication method thereof | |
| CN108400086B (zh) | 形成用于接合晶圆的集成电路结构的方法及所产生的结构 | |
| TWI419284B (zh) | 晶片之凸塊結構及凸塊結構之製造方法 | |
| CN108933118B (zh) | 导通孔结构、包含所述导通孔结构的衬底结构以及用于制造所述导通孔结构的方法 | |
| EP1022775A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JP2009044077A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN112864021A (zh) | 导电凸块及其制作方法 | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| KR101758999B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR101273970B1 (ko) | 프로브의 탐침 및 프로브의 제조방법 | |
| US8765593B2 (en) | Controlled collapse chip connection (C4) structure and methods of forming | |
| CN111640731B (zh) | 一种半导体器件及其制作方法 | |
| CN111199933A (zh) | 半导体结构、重布线层结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210528 |
|
| WD01 | Invention patent application deemed withdrawn after publication |