CN1128588A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1128588A
CN1128588A CN95190395A CN95190395A CN1128588A CN 1128588 A CN1128588 A CN 1128588A CN 95190395 A CN95190395 A CN 95190395A CN 95190395 A CN95190395 A CN 95190395A CN 1128588 A CN1128588 A CN 1128588A
Authority
CN
China
Prior art keywords
input
surface region
electrode
semiconductor device
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95190395A
Other languages
English (en)
Other versions
CN1094679C (zh
Inventor
F·R·韦德索芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of CN1128588A publication Critical patent/CN1128588A/zh
Application granted granted Critical
Publication of CN1094679C publication Critical patent/CN1094679C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及一种半导体器件，此器件可对输入信号进行权重并求和。例如，在神经原中，可作为神经网络的突触。这种器件包括一些开关电容，其公共极电容板由P型硅衬底(1)的表面区(3)形成。区域(3)和放大器(11)的反相输入相连，放大器(11)的正输入端接参考电压，放大器的输出(12)给出求和的输出信号。输出(12)可经过开关S反馈到输入(3)。电容的另一极板由电极(6a、6b、6c)构成，它可在参考电压和输入源间切换。浮栅(5a、5b、5c)位于每个输入电极(6)和表面区(3)之间，权重因子以电荷形式储存于浮栅上。在使用过程中，每个输入信号可转换为表面区(3)中的耗尽电荷，其值不仅依赖于输入信号，而且依赖于浮栅中的电荷。总的耗尽电荷接着储存于输出电容(13、3)中，并通过放大器(11)读出。

Description

半导体器件
本发明涉及到一种用来对大量权重输入信号进行求和的半导体器件，它包括半导体本体，其临近表面是具有第一导电类型的表面区，电极和浮栅置于本体表面并和表面区绝缘。用于输入求和信号的输入电极和表面区及浮栅绝缘并同浮栅容性耦合。例如此器件可构成神经网络，其中电信号在突触中被权重而被权重的输入信号由神经原利用非线性功能转换成一个或多个输出信号yi。此信号yi本身又可能构成下一层神经原的输入信号。
上节所述的半导体器件尤其在T.Shibata和T.Ohmi的文章“以栅电平权重求和及阈值运算为特色的一种功能MOS晶体管”(IEEE Trans.Electron Devices，vol 39，No.6，1444-1455(1992年6月))中已为人们所知。描述了一种带有浮栅的MOS晶体管，其中有大量电容耦合于浮栅的输入门。输入信号以权重形式馈至输入电极，浮栅的电位由加于输入电极的信号之和决定。对依赖于浮栅电位的源/漏电流进行测量，可得到代表权重输入信号之和的参数。在此器件中，为了储存权重因子并对输入信号进行权重，需要提供额外的装置，这可能使电路变得非常复杂。尤其由于晶体管沟道中的迁移率有温度依赖性而使此器件有很强的温度依赖性。
本发明的目的是提供一种在开始段落中所述的半导体器件，其中的权重因子储存、输入信号同权重因子相乘、以及权重过的输入信号的相加，都可在普通的开关元件中进行。本发明的又一目的是提供一种温度依赖性非常小，至少大大小于已知的上述器件温度依赖性的器件。
本发明尤其是基于当输入信号馈于所谓的开关电容器时可获得密集结构的这一认识，其中每个电容器都有一个储存权重因子的浮栅。根据本发明，开头段落所指出的这类半导体器件的特征在于浮栅电极与各输入电极有关，在于存在用来将电荷加于各个上述的浮栅电极的装置，此电荷是加于相关输入电极的输入信号被权重的权重因子的表征，以及在于表面区经由pn结溶入第二导电类型的半导体本体的邻接部分并形成储存其数值表明权重输入信号之和的电荷的电荷储存区，存在可使表面区进入第一工作态的参考电位和进入第二工作态的浮置电位的装置。由图可明显看出，通过将浮栅的存储功能集成到用来实行输入信号同权重因子相乘的开关电容器中去的方法，可获得特别密集型结构。可获得输入电压和由此感应的电荷之间的非线性关系，其中器件可在只在表面区出现耗尽亦即表面导电类型不反转的电压范围内运行。正如将要看到的那样，这尤其有利于感应正负二种电荷。已指出表面区可由对所有输入电极公用的相连接的区域组成。但表面区也可由半导体主体中的彼此分隔开并用内部或外部引线互连起来的子区域构成。
用简单方法防止了少数载流子热激发引起的反转的最佳实施例的特征是表面区带有一个或几个同表面区形成整流结的区域，用这种结通过采用反电压而防止了浮栅下导电类型的反转。
在工作过程中，表面区的电荷态可用微分放大器来调整或读出，此放大器一个输入电连接于表面区而另一输入连接于处在参考电位的结点。输出可用开关连接到输入，使表面区域电位等于或基本上等于参考电位。在开关的非导通态，表面区处于电浮置电位。表面区的电荷态可被确定，其中参考电压提供给输入电极而表面区浮置。在一个实施例中，这可引起度量表面区电荷态的表面区电位，从而使权重输入信号求和。在另一实施例中，放大器的输出经由反馈电容器而连接到表面区。表面区则用反馈电容器保持在大体恒定的电压，亦即放大器的另一输入处的参考电压，而电荷被完全地或大体完全地储存在反馈电容器中。输出信号从放大器输出端取出。
反馈电容器可以有固定的电容，在某些实施例中是一恒定的电容，其数值在相关的电压范围内不随电压变化或基本不随电压变化，从而得到电荷和输出电压之间的线性关系。另一实施例的特征是反馈电容器包含一个位于构成反馈电容器一个极板的表面区和构成反馈电容器另一极板的导电层之间并用绝缘材料同表面区和插入的浮置区隔离开的导电的浮置区。此电容器可构成神经原的非线性转换功能。此功能可用能加到反馈电容器中浮栅上的电荷来编程。属于反馈电容器的那部分表面区可以再形成一个同输入电极下子区相一致的区域，或者一个用引线连接于其它子区的分隔的子区。
已知的尤其是带浮栅的那类非易失存储器可以用来设定权重因子。本发明的一个实施例的特征是：由隧道介质同浮栅隔开的注入区连接于各个输入电极和相关的浮栅。浮栅的电荷态可以通过电荷载流子的隧穿经由隧道介质而有控制地改变，数字或模拟均可。注入区可由同表面区分隔开的第一导电类型的表面区域构成。
本发明可有利地用于一个输入信号对应于一个单一输入电极的那种器件。为了执行更复杂的运行，带有伴生浮栅的多个输入电极可用于一个输入信号，输入信号以各种方法加于其上。一个最佳实施例的特征是输入电极的上述数目为4，而输入信号加于输入电极，使当在表面区引起电荷Qd1的输入信号Vin加于第一输入电极而引起电荷Qd2的-Vin形式的输入信号加于第二输入电极时，第三电极的输入信号以在表面区域感应电荷-Qd1的形式而被加上，使权重因子等于属于第一输入电极的权重因子，而第四输入电极的输入信号以在表面区感应电荷-Qd2的形式而被加上，使权重因子等于属于第二输入电极的权重因子。
以下将参照实施例和附图更详细地解释本发明，其中：
图1是神经网络基本单元的方框图；
图2示意地示出了根据本发明的用于这种单元的一种半导体器件；
图3是本器件具体实施例的剖面图；
图4示出了浮栅上电荷量不同时，输入电压和由此感生的电荷之间的关系；
图5示出了相对于同一参考电压下感生的电荷的微分关系；
图6示出了图2半导体器件在取样和传送阶段中的电路；
图7是根据本发明的神经网络电路图，其中一个输入信号以四种不同方式取样；
图8示出了以这些取样方法作四种浮栅电荷不同组合的器件，其输出电容的电荷对Vcw的函数；以及
图9示出了采用本发明半导体器件的一些信号处理操作。
图1是称之为神经网络的基本单元的方框图，本发明对它是特别重要的。这种称为感知器的单元包含大量带有输入信号X1、X2、X3、…Xn的输入端。这些信号可来自前面的感知器，它们也可以是由外部信号源馈至网络的信号。诸输入信号各自乘以权重因子W1、W2、W3、…Wn。被这样权重过的输入信号用加法器∑来求和。和值经由非线性函数F传送到输出端，其中y＝F(∑WiXi-θ)。输入Xi同倍数Wi一起构成所谓的突触，而加法器∑同函数F一起在文献中通常称为神经原。权重因子Wi最好可用模拟方式进行编程，并且借助于调整过程使网络执行所需功能的方法来设定。
图2示意地示出了根据本发明的一种器件，用它可执行图1所述的功能。此器件包含一个半导体主体1，在本例中是由硅构成，但显然也可由另一种适当的半导体材料构成，而且它包含一个邻接表面2的第一导电类型的表面区3。本例中的表面区3是n型的，但显然这对于本发明是不重要的。此外，在本例中，表面区3由一致区组成。但表面区也可以由多个对应于横向分隔在半导体主体中的电容器并用引线互连起来的子区构成。表面2带有电极结构，此结构由绝缘层4和表面区绝缘，例如4可以是25nm厚的氧化硅栅介质层。电极结构包括位于氧化层4上的电浮栅5和输入电极6a、6b、6c，输入信号V1、V2、V3由8提供到输入电极。输入电极6a、6b、6c用电绝缘层7同浮栅5隔离并且经由介电层7容性耦合到浮栅。在此例中，栅5和6之间的层7由厚度例如为30nm的氧化硅层组成。显然，诸如氮化硅或氮氧化合物之类的其它材料也可用作层7。浮栅5可用多晶硅形式的方法来提供，而电极6可由多晶硅或金属电极或硅与金属的合金构成。
根据本发明，浮栅5a、5b、5c同各输入电极6a、6b、6c相连且位于有关的输入电极6i和表面区3之间。由于浮栅电极5被进一步分成多个互相隔开的栅极，故可以在各个浮栅上提供代表各权重因子(输入信号Vi用它相乘)的电荷。电荷可用相似于非易失浮栅存储器中的方法来加至浮栅。参照图3将进一步描述这一点。权重输入信号的求和发生在由n型区构成的表面区3中，其中的n型区经由一个pn结9而邻接于半导体主体的p型部分10。权重输入信号之和以电荷的形式储存在表面区3中。为此目的提出了一些装置，用这些装置使表面区在第一工作态下取参考电位，并在第二工作态下为电浮置态。在本例中，这些装置包含开关S和微分放大器11，放大器11的一个输入端(此处为负输入端)连接于表面区3，而其正输入端连接于参考电压源Vref。表面区3可用导线借助于开关S连接到微分放大器的输出端12，以使表面区3的电位由于反馈而等于或至少大致等于Vref。反馈电容器还提供在表面区3和微分放大器11的输出12之间，一个极板由表面区3构成而另一极板由导体13构成。如从图2可见，此电容器同电容6、5、3用同样的方法制作，而且也包含一个有氧化层7同极板13电隔离开的浮栅14，并且利用它可用储存在浮栅14上的电荷来设置电荷/电压特性。
图3是沿图2剖面横向的具体构造的剖面图。p型硅主体10提供在带有较厚场氧化物15(它确定半导体主体的有源区)的表面处。这些有源区中的一个由n型表面区3组成。浮栅5i横向扩展超过表面区3的宽度且用氧化层4同此表面区分隔开。表面区3以外，浮栅5i伸过用很薄的氧化层17同栅5i电隔离开的n型区16。选择如此小的层17的厚度(例如8nm)，以致适当数值的穿过氧化层17的隧道电流在区域16和浮栅5i之间给出的电压不太高。在图3中还示出了覆盖整个浮栅5i表面以便达到最大可能容性耦合的有关的输入电极6i。
在描述器件的运行中，假设费米能级(空穴)在用来防止表面区3和氧化层4之间的边界处发生导电类型反转的所加电压下足够高。图4示出了浮栅5i上三种不同的电荷量情况下表面区3中耗尽区电荷Qd同输入栅6i和表面区3之间电压Vcw之间的关系。在高的负电压Vcw下，Qd变为等于Qd，max，此时在表面处发生导电类型反转。表面反转的阈值电压依赖于储存在浮栅上的电荷，而且在本例中，当浮栅上负电荷较少时成比例降低。曲线同Vcw轴相交时的Vcw值是平带电压，它也依赖于浮栅的电荷态。在大于有关的平带电压的电压下，在表面处发生电子积累。曲线A给出了浮栅上带有最大负电荷的Qd与Vcw之间的关系，曲线C给出的是浮栅上负电荷最小时的情况，而曲线B给出的情况是浮栅上电荷取中间值。输入电压可在其中改变的范围在图4中示以参考号18。为了根据输入信号而储存正电荷及负电荷，可在输入信号Vcw时的电荷Qd和参考电压Vref时的电荷Qd之间确定其差(Vref的值选在例如电压范围18的一半处)。如图5所示，于是得到对应于图4中曲线A、B和C的曲线A′、B′和C′。
参照图6来描述器件的运行。图中示意地指出了二个输入电极6a和6b，还有输出电极13。输入和输出电极画成同表面区3相连的电容器。浮栅用这些电容器介质中的虚线表示。图6a示出了输入信号V1和V2被取样的情况，此时开关S1和S2将电极6a和6b分别连接于V1和V2。同时，表面区3经由开关S短接于放大器11的输出Vout，致使表面区3(的非耗尽部分)的电位等于或至少大致等于Vref。电容器6i、3上的电荷决定于输入信号Vi和浮栅的电荷态。在图6b所示的下一阶段，储存在电容器6i、3中的电荷传输到电容器13、3。为此，第一开关S打开，使放大器11的输出不再短接于-输入。输入电极6a和6b则由开关S1和S2连到参考电压Vref。由于表面区的电位至少保持大致等于Vref，故输入信号V1和V2感生的电荷被传送到电容器3、13。此电容器的电荷/电压特性被用作图1神经网络中的非线性函数F，同时可以用电容器13、3中浮栅的电荷态在一定的限度内调节此函数的性质。
图4或图5中的电荷Qd对Vcw关系是四种可能类型中的一种。通过将图4或图5的特性相对于直线Vcw＝Vref的镜像操作，可得到第二种类型。当图4或图5的特性相对于Vcw轴作镜像时，可得到第三种类型。将第二类型特性对Vcw轴作镜像则得到第四种类型。当输入信号以2Vref-Vin这样的反相形式加至输入电极6时，可实现第二种类型。当分别用第一类型和第二类型方法得到的电荷从其后的神经原的输入中减去时，可实现第三类型和第四类型。图7示出了出现上述四种类型的神经网络的可能实施例的电路图。此处假设参考电压Vref＝OV。此图示出了用突触ij耦合的二个神经原i和j。输入和输出电极简单地示为电容器。为使图简单起见，在图7中末示出图6中以虚线指明的电容器中的浮栅，但它们假定是存在的。每个放大器有二个输出一个如图6中那样的非反相输出和一个用符号—标明以别于另一输出的反相输出。放大器的反相输入给以相同的符号。每个神经原包含二个输出电容器，神经原i中的20和21以及神经原j中的22和23。电容器20和22可以是上述类型的带有可变电容。另一方面，电容器21和23在所用的电压范围内具有恒定的电容。电容器20连接在放大器27的非反相输出24和反相输入26之间。电容器20可用开关28加以短路。如在图6电路中那样，放大器27、开关28和电容器20在输出24处馈送第一类型的输出信号，给出输入信号V1-V4。放大器27的反相输出25馈送反相输出信号即上述的第二类型信号。第二输出电容器21用于第三和第四类型信号。电容器21的电容量例如同电容器20同样或几乎同样大。电容器21经由电容量固定的模拟电容器29连接到电容器20。电容器21将放大器31的非反相输出30耦合到反相输入32。输出30用基本上同开关28反相工作的开关33而连接到输入32。如下面将要进一步解释的那样，输出30提供一个第三类型的输出信号。放大器31有一个提供第四类型输出信号的反相输出34。输出24、25、30和34都经由连接线35而各自连接到突触ij的相关输入电极36、39。神经原j不仅可连接到神经原i，而且还可经由突触i′、j(末示出，在图7中用虚线连接35′示意地标出3)连接到其它的神经原。在图6电路中由开关S1和S2组成的参考电位输入电极36、37和38、39的设定装置在图7电路中由神经原i中各个开关28和33组成。神经原j的结构例如同神经原i的完全相同，且包含二个放大器40和41。放大器40的非反相输出42经由与开关33同步工作的开关43而连接到反相输入44。用相似的方法，放大器41的非反相输出45经由与开关28同步启闭的开关46而连接到反相输入47。输出电容器22和23用电容量固定的模拟电容器48耦合。
电路的描述从这种状态开始：输入信号V1-V4已被取样，开关28断开(不接通)，已加有输入信号的输入电极再次处于参考电平(OV)。于是，代表权重输入信号之和的电荷被完全或至少大致完全地储存在输出电容器20中。输出24给出输出信号Vout，而反相输出25给出输出信号-Vout。同时，开关43和33合上(接通)，以致神经原j中放大器40的输入44和放大器31的输入32都处于参考电压。放大器27的输出信号经由连接线32馈至突触ij的输入电极36和37并以权重的形式转换为电荷。同时，参考电压通过合上的开关33加于突触ij的输入电极38和39。在下一阶段中，开关33和44先断开，然后合上开关28和46。输入电极36和37再次处于参考电压，而由这些电极感生的耗尽电荷被储存在神经原i的输出电容器22中。在放大器31的输出电容器21中也经由模拟电容器29感生了电荷，此电荷相当于储存在放大器27的电容器20中的电荷。输出放大器31的输出30和34给出输出信号Vout和-Vout，它们在突触ij中用储存在电容器38和39中的权重信号加以权重并感生一个从输出电容处电荷中扣除的耗尽电荷。
图8示出了对于浮栅处权重因子的四种不同组合，带有上述四种类型信号输入的突触处电荷Qout的四个曲线，标为I、II、III和IV。0—-5V的输入电压Vcw绘于横轴，其Vref＝-2.5V。单位为pC的电荷Qout绘于纵轴。曲线I给出了第一和第四类型浮栅上出现最大电荷而最小电荷储存在第二和第三类型浮栅上的情况下的Qout。曲线II给出了相反情况下，亦即最大电荷在第二和第三类型浮栅上而最小电荷在第一和第四类型浮栅上的情况下的Qout。在曲线Ⅲ中，浮栅1和2上的电荷最小而第三类和第四类浮栅上的电荷最大。曲线IV给出了相反情况下的Qout。
在一个突触中显然不需要上述四种转换一同出现。图9a给出了二个输入信号X1和X2的一个例子，其权重因子分别根据图8中的曲线I和曲线II来选取。信号X1和X2可用这种设置来分成二类，亦即X1＞X2的一类和X1＜x2的一类。所执行的运行可表示为满足下列条件的X1和X2的范围：
Qout(X1)＋Qout(X2)＞Qthreshold为简化起见，取Qthreshold＝0。由图8可容易地推出：带有属于曲线I和II的权重因子的这个方程遵守图9中+号所指出的范围。-号提供了互补区域；线50给出了二个区之间的边界。但图9b给出了一个相似的图，突触对图8的曲线IV和III设定。现将图分成四个象限，这可以容易地从曲线III和IV导出。图9c示出了带有对图8中曲线IV和II所设定的突触的图。
显然本发明不局限于此处所给出的实施例，而对本发明范围技术领域中的熟练人员来说，可以做出很多改变。于是在n型表面区3中就可制作p型表面区域，此表面区域位于表面处，邻接于浮栅或栅并使其电压定为低得足以防止浮栅或栅下出现导电类型的反转。此处所给例子的导电类型可以反转，此时外加电压显然也是可适用的。
在图7的实施例中，电容器20和22可以是固定的而不是可变电容器。在这种情况下，它们可具有固定的亦即基本同电压无关的电容量，从而例如用二个由插入的介电质分隔开的导电层而构成。借助于可调电容器的组合，也可提供放大器的反转，借以实现性质更为复杂的函数F(图1)。而且，所述实施例中的权重因子不仅可以用浮栅上的电荷来设定，而且也可以通过选择表面区3中的纵向掺杂分布来设定。

Claims (11)

1.一种用来对多个权重输入信号进行求和的半导体器件，它包含一个带有邻接于一个表面的第一导电类型的表面区的半导体主体，此表面配置有同表面区隔离的且具有电浮栅的电极结构，而且为了馈送待求和的信号而带有多个同半导体主体表面和浮栅电隔离的输入电极，这些电极被容性耦合于浮栅，其特征是由于浮栅电极同各个输入电极连接，提供了一些装置用来将电荷加至各个上述的浮栅电极，此电荷代表着权重因子，由此权重因子将馈至有关输入电极的输入信号进行权重，而且表面区经由pn结进入第二导电类型的半导体主体的邻接部分并构成一个用来储存其数值是权重输入信号之和的标志的电荷，所提供的装置使表面区在第一工作态中可处于参考电位并在第二工作态中可处于电浮置电位。
2.权利要求1所述的半导体器件，其特征是在工作过程中表面区电连接于微分放大器的一个输入，而放大器的另一输入连接到处于参考电位的一个结点。
3.权利要求2所述的半导体器件，其特征是提供了开关装置，从而可将放大器的输出连接到表面区并可将参考电压或输入信号加至输入电极。
4.权利要求2或3所述的半导体器件，其特征是表面区和放大器的输出经由一个反馈电容器而电互连。
5.权利要求4所述的半导体器件，其特征是反馈电容器包含一个导电的浮置区，位于连接构成反馈电容器一个极板的半导体主体的一个区和构成反馈电容器另一极板的导电层之间，用绝缘材料将表面区和插入的电浮置区隔离。
6.前述各权利要求中任何一个所述的半导体器件，其特征是提供了在工作过程中可交替地将输入信号和参考电压加至输入电极的装置。
7.前述各权利要求中任何一个所述的半导体器件，其特征是用隧道介质同浮栅分隔开的注入区同各个输入电极和相关的浮栅相连。
8.权利要求7所述的半导体器件，其特征是注入区由提供在第二导电类型的半导体主体的上述邻接区中而且同第一导电类型的表面区横向分隔开的第一导电类型的表面区域组成。
9.前述各权利要求中任何一个所述的半导体器件，其特征是提供了带有相关浮栅的多个输入电极，一个公共的输入信号以互不相同的方式加于其上。
10.权利要求9所述的半导体器件，其特征是上述输入电极的数目为四，而输入信号这样地加至输入电极，使当在表面区中引起电荷Qd1的输入信号Vin加至第一输入电极而且引起电荷Qd2的取-Vin形式的输入信号加至第二输入电极时，加于第三电极的输入信号以在表面区感生电荷-Qd1的形式而施加，给出等于属于第一输入电极的权重因子的权重因子，而第四输入电极的输入信号以在表面区感生电荷-Qd2的形式而施加，给出等于属于第二输入电极的权重因子的权重因子。
11.前述各权利要求中任何一个所述的半导体器件，其特征是表面区配置有一个或几个表面区构成整流结的区域，用这种结，通过加反向电压，可防止浮栅下导电类型的反转。
CN95190395A 1994-05-06 1995-05-03 半导体器件 Expired - Fee Related CN1094679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94201263,4 1994-05-06
EP94201263 1994-05-06

Publications (2)

Publication Number Publication Date
CN1128588A true CN1128588A (zh) 1996-08-07
CN1094679C CN1094679C (zh) 2002-11-20

Family

ID=8216854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95190395A Expired - Fee Related CN1094679C (zh) 1994-05-06 1995-05-03 半导体器件

Country Status (8)

Country Link
US (1) US5530275A (zh)
EP (1) EP0707759B1 (zh)
JP (1) JPH08512421A (zh)
CN (1) CN1094679C (zh)
CA (1) CA2166555A1 (zh)
DE (1) DE69501381T2 (zh)
TW (1) TW313703B (zh)
WO (1) WO1995031043A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386964C (zh) * 2005-03-04 2008-05-07 清华大学 开关电容电路中用交流电源供电的放大器
CN106847817A (zh) * 2015-12-04 2017-06-13 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119586B2 (ja) * 1996-06-28 2000-12-25 日本電気株式会社 電荷転送装置及びその製造方法
DE19630112C1 (de) * 1996-07-25 1997-08-14 Siemens Ag Verstärker mit Neuron-MOS-Transistoren
US5814856A (en) * 1997-05-16 1998-09-29 National Semiconductor Corporation Variable and tunable VT MOSFET with poly and/or buried diffusion
US6262469B1 (en) * 1998-03-25 2001-07-17 Advanced Micro Devices, Inc. Capacitor for use in a capacitor divider that has a floating gate transistor as a corresponding capacitor
US6207983B1 (en) * 1999-01-22 2001-03-27 Nec Corporation Charge transfer device, and driving method and manufacturing method for the same
GB0506253D0 (en) * 2005-03-29 2005-05-04 Univ Ulster Electronic synapse device
US9760533B2 (en) 2014-08-14 2017-09-12 The Regents On The University Of Michigan Floating-gate transistor array for performing weighted sum computation
US11494628B2 (en) * 2018-03-02 2022-11-08 Aistorm, Inc. Charge domain mathematical engine and method
KR102178183B1 (ko) * 2018-10-24 2020-11-12 포항공과대학교 산학협력단 크로스-포인트 커패시터 기반의 가중치 소자 및 이를 이용한 뉴럴 네트워크
US20190138848A1 (en) * 2018-12-29 2019-05-09 Intel Corporation Realistic sensor simulation and probabilistic measurement correction
US11227212B2 (en) 2019-04-08 2022-01-18 International Business Machines Corporation Non-volatile resistive processing unit
EP3798914B1 (en) * 2019-09-24 2023-08-02 Hitachi, Ltd. Artificial synapse
EP3839833A1 (en) * 2019-12-16 2021-06-23 ams International AG Neural amplifier, neural network and sensor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055897A (en) * 1988-07-27 1991-10-08 Intel Corporation Semiconductor cell for neural network and the like
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US4961002A (en) * 1989-07-13 1990-10-02 Intel Corporation Synapse cell employing dual gate transistor structure
JPH04144166A (ja) * 1990-10-04 1992-05-18 Nippon Philips Kk 分布しきい値型電界効果トランジスタ
US5303329A (en) * 1991-12-10 1994-04-12 Synaptics, Incorporated Continuous synaptic weight update mechanism
JP3269659B2 (ja) * 1992-05-27 2002-03-25 直 柴田 半導体装置
JP3119392B2 (ja) * 1992-06-03 2000-12-18 直 柴田 半導体装置
JP3098629B2 (ja) * 1992-09-18 2000-10-16 株式会社日立製作所 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386964C (zh) * 2005-03-04 2008-05-07 清华大学 开关电容电路中用交流电源供电的放大器
CN106847817A (zh) * 2015-12-04 2017-06-13 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
CN106847817B (zh) * 2015-12-04 2019-07-23 中国科学院宁波材料技术与工程研究所 具有多端结构的人造突触器件及其制法和应用
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络
CN106910773B (zh) * 2017-02-21 2019-08-20 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络

Also Published As

Publication number Publication date
EP0707759A1 (en) 1996-04-24
DE69501381T2 (de) 1998-06-25
JPH08512421A (ja) 1996-12-24
EP0707759B1 (en) 1998-01-07
TW313703B (zh) 1997-08-21
US5530275A (en) 1996-06-25
CA2166555A1 (en) 1995-11-16
WO1995031043A2 (en) 1995-11-16
DE69501381D1 (de) 1998-02-12
CN1094679C (zh) 2002-11-20
WO1995031043A3 (en) 1996-01-11

Similar Documents

Publication Publication Date Title
CN1094679C (zh) 半导体器件
USRE31734E (en) Moderate field hole and electron injection from one interface of MIM or MIS structures
Albery et al. A second transmission line model for conducting polymers
US20070170519A1 (en) Driver for Driving a Load Using a Charge Pump Circuit
US4993053A (en) Charge transfer device provided with an improved output stage
CN100452438C (zh) 浮动栅晶体管
JPS6255238B2 (zh)
US6791125B2 (en) Semiconductor device structures which utilize metal sulfides
EP1028472A2 (en) Coulomb-blockade element and method of manufacturing the same
Deshpande et al. CMOS back-end-of-line compatible ferroelectric tunnel junction devices
KR100435924B1 (ko) 단일전자메모리셀장치
US4048525A (en) Output circuit for charge transfer transversal filter
US4814844A (en) Split two-phase CCD clocking gate apparatus
US4366550A (en) Monolithic sequential processor for four-quadrant multiplier arrays
JPH05347422A (ja) 二安定ダイオード
CN1309401A (zh) C－v线性得以改善的压变电容器
US6573526B1 (en) Single electron tunneling transistor having multilayer structure
Bidadi et al. Some electrical properties of thin film copper–borosilicate glass–copper sandwiches intended for use as electron emitters
US5309009A (en) Integrated electrically adjustable analog transistor device
CN1147048C (zh) 需要微小面积的阈值逻辑电路
US5796801A (en) Charge coupled device with high charge transfer efficiency
JP3077608B2 (ja) 電荷転送装置およびその製造方法
JPH0993086A (ja) スイッチトキャパシタ回路及びこれを用いた信号処理回路
SU1667537A1 (ru) Элемент пам ти
JPS58110084A (ja) ジヨセフソン素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee