CN112853314A - 挡环组件、半导体腔室及其清理方法 - Google Patents

挡环组件、半导体腔室及其清理方法 Download PDF

Info

Publication number
CN112853314A
CN112853314A CN202011539748.0A CN202011539748A CN112853314A CN 112853314 A CN112853314 A CN 112853314A CN 202011539748 A CN202011539748 A CN 202011539748A CN 112853314 A CN112853314 A CN 112853314A
Authority
CN
China
Prior art keywords
ring
baffle ring
keep
retaining ring
pressure value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011539748.0A
Other languages
English (en)
Other versions
CN112853314B (zh
Inventor
刘胜明
何中凯
郑波
荣延栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202011539748.0A priority Critical patent/CN112853314B/zh
Publication of CN112853314A publication Critical patent/CN112853314A/zh
Priority to TW110147705A priority patent/TWI809611B/zh
Application granted granted Critical
Publication of CN112853314B publication Critical patent/CN112853314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45591—Fixed means, e.g. wings, baffles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Die Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种挡环组件、半导体腔室及其清理方法。其中挡环组件，包括：上挡环，下表面边缘设有向下突出的上挡环定位脚；下挡环，上表面边缘设有与所述上挡环定位脚配合的下挡环定位槽，所述下挡环定位槽内设有压力检测元件，所述压力检测元件用于检测所述下挡环定位槽与所述上挡环定位脚之间的挤压力。实现监控上挡环定位脚与下挡环定位槽之间的压力大小，避免在定位脚与定位槽之间挤压力较大时将二者分离导致的上挡环定位脚碎裂问题。

Description

挡环组件、半导体腔室及其清理方法
技术领域
本发明涉及半导体设备领域，更具体地，涉及一种挡环组件、半导体腔室及其清理方法。
背景技术
随着集成电路工艺的逐步发展，特征尺寸越来越小，传统的铝互连工艺在小线宽下受到信号延时的限制，为了解决这个问题，人们用铜互连代替铝互连技术，铜互连技术的出现很好的解决了信号延时的问题，芯片的集成度和器件的密度也因此得到了很大的提升，但由于铜存在扩散的问题，而钨的化学和电性能稳定，所以即使集成电路的特征尺寸一直在缩小，但连接前道器件和后端互连线之间的接触孔工艺还是采用钨塞(W-plug)技术。
钨塞(W-plug)是在当代半导体行业中广泛应用的一道工艺，它是以独特的方法将金属钨填充于孔洞(Via)或沟槽(Trench)中，利用金属钨的良好导电性和抗电迁移特性，最终实现了前道器件与后道金属互联之间可靠电导通的工艺需求。在钨塞工艺中，最重要的工艺指标就是对孔洞和沟槽这类结构的金属填充。当前行业中主流的是采用CVD法进行钨的沉积，化学气相的薄膜沉积方法基本能够很好的实现上述微结构(Via and Trench)的金属填充。早期的半导体工艺关键尺寸较大，孔洞或沟槽的深宽比也较小，通俗来说就是该结构的开口相对宽广开阔。因此对于CVD工艺来说，填充这样的结构并不是十分严峻的挑战。CVD工艺本身在填充方面就有其自身的优势，对于尺寸较大的结构则基本可以实现完整填充。
钨接触孔工艺通常采用覆盖式钨沉积(W-CVD),即无选择性的在二氧化硅表面和接触孔开口处淀积钨，再进行化学机械研磨(CMP)，以去除晶圆表面的钨，仅留下接触孔中与二氧化硅表面等平面的钨。由于晶圆边缘呈椭圆形，为防止晶圆边缘的钨在进行化学机械研磨时未被彻底去除干净而影响后道工序，因此要求钨接触孔工艺在沉积钨时，晶圆边缘2mm左右的宽度范围内不能淀积钨膜，即要有“压边”。有无“压边”的晶圆在经过化学机械研磨后的效果图如图1所示。
为实现“压边”的要求，在进行淀积钨的过程中晶圆周边会有惰性气进行吹扫，这样可以使得工艺气体无法到达晶圆边缘，从而实现了“压边”的技术要求。
为了达到上述“压边”的技术要求，现有技术通过两个陶瓷圆环：上挡环和下挡环的配合来实现在晶圆淀积钨的过程中有边缘气体吹，下挡环与加热加热基座之间形成斜向上的压边吹扫气道，上挡环与加热基座之间形成水平的气道，这样在淀积钨的过程中吹扫气体通过压边吹扫气道吹扫晶圆边缘从而达到压边的要求。
上挡环具有定位脚，下挡环具有与定位脚配合的定位槽，钨膜淀积时，加热加热基座升至高位，此时上挡环定位脚落入下挡环定位槽内，这样能够保证工艺过程中上挡环的稳定性。
当腔室中膜厚累积到一定厚度后便需要用远程等离子体源(RPS)对腔室进行清理以去除累积的钨膜。清理过程包括高位清理和低位清理，当进行高位清理时，加热基座升至高位，此时上挡环定位脚落入下挡环定位槽内，高位清理完成后，由于远程等离子体源的轰击升温导致导上挡环定位脚受热膨胀，使得上挡环定位脚与下挡环定位槽之间存在挤压力，此时若进入低位清理阶段，随着加热基座的下降，上挡环与下挡环分离，会导致上挡环定位脚便被拉断，断裂在下挡环定位槽内，严重影响后续工艺制程。
发明内容
本发明的目的是提出一种挡环组件、半导体腔室及其清理方法，实现监测上挡环的上挡环定位脚与下挡环定位槽之间的挤压力大小，避免在压力较大的时候将二者分离导致的上挡环定位脚碎裂问题。
第一方面，本发明提出一种挡环组件，用于半导体腔室，包括：
上挡环，所述上挡环的下表面边缘设有向下突出的上挡环定位脚；
下挡环，所述下挡环的上表面设有与所述上挡环定位脚配合的下挡环定位槽，所述下挡环定位槽内设有压力检测元件，所述压力检测元件用于检测所述下挡环定位槽与所述上挡环定位脚之间的挤压力。
可选地，所述压力检测元件包括压敏定位陶瓷套，所述压敏定位陶瓷套嵌设于所述下挡环定位槽内，并与所述下挡环定位槽内表面贴合。
可选地，还包括压电陶瓷换能器，所述压电陶瓷换能器通过引线与所述压敏定位陶瓷套电连接，用于将所述压敏定位陶瓷套形变产生的电信号变化量转换为压力信号。
可选地，所述上挡环的外径大于所述下挡环的外径。
可选地，所述上挡环和所述上挡环的材质均为陶瓷。
可选地，所述上挡环内侧边缘顶部为一倾斜表面。
第二方面，本发明提出一种半导体腔室，包括腔室上盖、侧抽气上挡环、侧抽气下挡环和基座，所述腔室上盖、所述侧抽气上挡环、所述侧抽气下挡环从上至下依次设置并围成空腔，所述基座位于所述空腔内用于加热并承载待加工工件，所述基座上设有第一方面所述的挡环组件；
所述侧抽气上挡环的内径大于所述侧抽气下挡环的内径，所述上挡环的外径大于所述侧抽气下挡环的内径且小于所述侧抽气上挡环的内径；
所述基座能够带动所述挡环组件在所述空腔内上下运动，其中，所述上挡环仅能够在所述侧抽气下挡环的上方空间运动，所述基座向下运动过程中，当所述上挡环边缘下表面与所述侧抽气下挡环的顶部接触时，所述上挡环的所述上挡环定位脚与所述下挡环的所述下挡环定位槽分离；
所述压力检测元件用于在所述上挡环定位脚与所述下挡环定位槽分离时检测所述上挡环定位脚与所述下挡环定位槽之间的挤压力是否大于预设压力值，若小于所述预设压力值，则使所述上挡环定位脚与所述下挡环定位槽分离，若大于等于所述预设压力值，则使所述上挡环定位脚与所述下挡环定位槽停止分离。
可选地，所述基座顶部设有用于支撑所述待加工工件的凸台；
所述下挡环设置于所述凸台的外侧，所述下挡环的上表面高于所述凸台的顶面，且所述下挡环的内侧与所述凸台的外侧之间形成倾斜向上的压边吹扫气道，所述上挡环的内侧下表面与所述凸台上表面边缘形成水平气道。
可选地，所述侧抽气下挡环上设置有与所述空腔连通的侧抽气孔。
第三方面，本发明还提出一种第二方面所述的半导体腔室的清理方法，包括：
将所述基座上升至第一预设高度，使所述下挡环与所述上挡环接触，其中所述上挡环的所述上挡环定位脚插入所述下挡环的所述下挡环定位槽内并与所述下挡环定位槽内的压力检测元件接触；
向半导体腔室内通入等离子体和工艺气体，以进行高位清理；
高位清理完成后，通过所述压力检测元件采集所述上挡环定位脚与所述下挡环定位槽之间挤压力的实际压力值；
判断所述实际压力值是否小于预设压力值，若是则将基座下降至第二预设高度，使所述上挡环与所述下挡环分离，以进行低位清理；
若所述实际压力值大于等于所述预设压力值，则停止向半导体腔室内通入所述等离子体，以使所述上挡环和所述下挡环降温，直到所述上挡环定位脚与所述下挡环定位槽之间挤压力的实际压力值小于所述预设压力值后，将所述基座下降至第二预设高度，使所述上挡环与所述下挡环分离，并再次向半导体腔室内通入所述等离子体和所述工艺气体，以进行低位清理。
本发明的有益效果在于：
1、通过在下挡环定位槽内设置压力检测元件能够监测上挡环的上挡环定位脚与下挡环定位槽之间的挤压力大小，当上挡环的上挡环定位脚受热膨胀、下挡环的下挡环定位槽受热槽内空间缩小，上挡环定位脚与下挡环定位槽之间的挤压力增加时，基于压力检测元件检测的压力值，可以避免在挤压力较大的时候将二者分离导致的上挡环定位脚碎裂问题。
2、通过压力检测元件检测高位清理到低位清理切换时上挡环定位脚与下挡环定位槽之间的压力大小，并设定一定的压力判断值来有效的管控高位清理与低位清理切换时的压力环境，达到了避免上挡环碎裂的效果。
本发明的装置具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的，或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述，这些附图和具体实施方式共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了现有通过钨沉积工艺及化学机械研磨对晶圆处理后形成有压边和无压边的效果示意图。
图2示出了现有CVD腔室对晶圆进行钨沉积工艺的示意图。
图3示出了现有技术中对CVD腔室进行高位清理的示意图。
图4示出了现有技术中对CVD腔室进行低位清理的示意图。
图5示出了现有技术中对CVD腔室进行低位清理时上挡环的上挡环定位脚断裂的示意图。
图6示出了根据本发明一实施例的一种挡环组件位于半导体腔室内的局部剖视结构示意图。
图7示出了根据本发明一实施例的一种半导体腔室内剖视结构示意图。
图8示出了根据本发明的一种半导体腔室清理方法的步骤的流程图。
附图标记说明：
图2-图5中：
1-腔室上盖，2-工艺空间，3-上挡环，4-上挡环定位脚，5-下挡环定位槽，6-下挡环，7-压边吹扫气道，8-加热基座，9-侧抽气上挡环，10-侧抽气孔，11-侧抽气下挡环，12-晶圆。
图6-图7中：101-腔室上盖，102-工艺空间，103-上挡环，104-上挡环定位脚，105-下挡环定位槽，106-下挡环，107-压边吹扫气道，108-基座，109-侧抽气上挡环，110-侧抽气孔，111-侧抽气下挡环，112-压敏定位陶瓷套，113-引线。
具体实施方式
现有的一种CVD腔室对晶圆进行钨沉积工艺如图2所示，其中，下挡环6与加热基座-8之间形成斜向上的压边吹扫气道7，上挡环3与加热基座8之间形成水平的气道，这样在淀积钨的过程中吹扫气体通过压边吹扫气道7吹扫晶圆12边缘从而达到压边的要求。其中，工艺空间2为钨淀积过程提供反应空间，腔室上盖1能够保证腔室的气密性，侧抽气上挡环9和侧抽气下挡环11相互配合为反应提供抽气系统，反应过程中的气体通过侧抽气孔10排出。钨膜淀积时，加热基座8升至高位，此时上挡环定位脚4落入下挡环定位槽内5，这样能够保证工艺过程中上挡环的稳定性。
钨淀积腔室具有自清洁功能，当腔室中膜厚累积到一定厚度后便需要用远程等离子体源(RPS)对腔室进行清理以去除累积的钨膜。在清理过程中，先进行“高位清理”，如图3所示，即加热基座8升至高位，此时上挡环定位脚4落入下挡环定位槽5内，高位清理的目的是高效、快速的清理掉腔室表面的钨膜；高位清理结束后，进入“低位清理”阶段，如图4所示，即加热基座8降至低位，此时上挡环3与下挡环6分开，上挡环定位脚4从下挡环定位槽5内脱出，低位清理的目的是清理掉上挡环3与下挡环6缝隙之间的钨膜。
在腔室清理过程中，由于远程等离子体源(RPS)的轰击导致上挡环3和下挡环6温度急剧升高，温度升高导致上挡环定位脚4受热膨胀，下挡环定位槽5受热收缩，因此在高位清理过程中上挡环定位脚4与下挡环定位槽5之间便有挤压力，如图5所示，当“高位清理”结束后进入“低位清理”阶段时，随着加热基座的下降，上挡环3会与侧抽气下挡环11接触，由于上挡环定位脚4与下挡环定位槽5之间有挤压力，因此随着加热基座8的进一步下降，上挡环3便被拉断，其上挡环定位脚上挡环定位脚4断裂在下挡环定位槽5内。
本发明通过在下挡环定位槽内嵌入压力检测元件来监控在腔室清理过程中的上挡环定位脚与下挡环定位槽之间的挤压力大小，以此来判断是否满足高位清理到低位清理的切换条件，从而解决现有技术在高位清理和低位清理切换过程中上挡环碎裂的问题。
下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施例，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。
实施例1
图6示出了根据本发明一实施例的一种挡环组件位于半导体腔室内的局部剖视结构示意图。
如图6所示，一种挡环组件，用于半导体腔室，包括：
上挡环103，上挡环103的下表面边缘设有向下突出的上挡环定位脚104；
下挡环106，下挡环106的上表面设有与上挡环定位脚104配合的下挡环定位槽105，下挡环定位槽105内设有压力检测元件，压力检测元件用于检测下挡环定位槽105与上挡环定位脚104之间的挤压力。
其中，上挡环103的外径大于下挡环106的外径，上挡环103和上挡环103的材质均为陶瓷，上挡环103内侧边缘顶部为一倾斜表面。
压力检测元件包括压敏定位陶瓷套112，压敏定位陶瓷套112嵌设于下挡环定位槽105内，并与下挡环定位槽105内表面贴合。压力检测元件还包括压电陶瓷换能器，压电陶瓷换能器可以设置在半导体腔室的外部，压电陶瓷换能器通过引线113与压敏定位陶瓷套112电连接，用于将压敏定位陶瓷套112形变产生的电信号变化量转换为压力信号。
具体地，压敏定位陶瓷套112由压敏陶瓷材料制成，压敏定位陶瓷套112镶嵌入下挡环定位槽105内，其尺寸大小与上挡环定位脚104完全匹配，当上挡环定位脚104受热膨胀，下挡环受热膨胀，进而导致定位槽105收缩变小时，压敏陶瓷定位套会受到挤压力产生形变，根据压电效应，挤压力的改变会使压敏定位陶瓷套112上的电压信号发生改变，通过压敏定位陶瓷套112引线113收集其电压信号的改变并转换成压力信号，信号转换通过压电陶瓷换能器完成，其转换关系为：P＝d*U，其中，P为压力值，d为压电常数，U为电压。
实施例2
参考图7，一种半导体腔室，包括腔室上盖101、侧抽气上挡环109、侧抽气下挡环111和基座108，腔室上盖101、侧抽气上挡环109、侧抽气下挡环111从上至下依次设置并围成空腔，基座108位于空腔内用于加热并承载诸如晶圆等待加工工件，基座108上设有以上实施例的挡环组件；
侧抽气上挡环109的内径大于侧抽气下挡环111的内径，上挡环103的外径大于侧抽气下挡环111的内径且小于侧抽气上挡环109的内径；
基座108能够带动挡环组件在空腔内上下运动，其中，上挡环103仅能够在侧抽气下挡环111的上方空间运动，基座108向下运动过程中，当上挡环103边缘下表面与侧抽气下挡环111的顶部接触时，上挡环103的上挡环定位脚104与下挡环106的下挡环定位槽105分离；
压力检测元件用于在上挡环定位脚104与下挡环定位槽105分离时检测上挡环定位脚104与下挡环定位槽105之间的挤压力的压力值是否大于预设压力值，若小于预设压力值，则使上挡环定位脚104与下挡环定位槽105分离，若大于等于预设压力值，则使上挡环定位脚104与下挡环定位槽105停止分离。
具体地，本实施例的半导体腔室主要用于钨沉积工艺，基座顶部与腔室上盖101之间形成工艺空间102，工艺空间102为钨淀积工艺过程提供反应空间，腔室上盖101能够保证腔室的气密性，侧抽气上挡环109和侧抽气下挡环111相互配合，侧抽气下挡环111上设置有与空腔连通的侧抽气孔110，用于提供反应时的抽气通道，侧抽气上挡环109及侧抽气下挡环111相互配合，反应时的残余气体通过侧抽气孔110排出腔室。钨膜淀积时，加热基座108升至高位，此时上挡环定位脚104落入下挡环定位槽105内，能够保证工艺过程中上挡环103的稳定性。
本实施例中，加热基座108顶部设有用于支撑待加工工件的凸台；下挡环106设置于加热基座108上凸台的外侧，下挡环106的上表面高于凸台的顶面，且下挡环106的内侧与凸台的外侧之间形成倾斜向上的压边吹扫气道107，上挡环103的内侧下表面与凸台上表面边缘形成水平气道。
具体地，下挡环106与加热基座108之间形成斜向上的压边吹扫气道107，上挡环103与加热基座108之间形成水平的气道，这样在淀积钨的过程中吹扫气体通过压边吹扫气道107吹扫晶圆边缘从而达到压边的要求。
当腔室中膜厚累积到一定厚度后便需要用远程等离子体源对腔室进行清理以去除累积的钨膜。在清理过程中，先进行高位清理，即加热基座108升至高位，此时上挡环定位脚104落入下挡环定位槽105内，高位清理的目的是高效、快速的清理掉腔室表面的钨膜；高位清理结束后，进入低位清理阶段，即加热基座108降至低位，此时上挡环103与下挡环106分开，上挡环定位脚104从下挡环定位槽105内脱出，低位清理的目的是清理掉上挡环103与下挡环106缝隙之间的钨膜。在腔室清理过程中，由于远程等离子体源的轰击导致上挡环103和下挡环106温度急剧升高，温度升高导致上挡环定位脚104受热膨胀，下挡环受热膨胀继而导致定位槽105收缩变小，因此在高位清理过程中上挡环定位脚104与下挡环定位槽105之间便有挤压力，当高位清理结束后进入低位清理阶段时，随着加热基座108的下降，上挡环103会与侧抽气下挡环111接触，由于上挡环定位脚104与下挡环定位槽105之间有挤压力，通过压力检测元件检测检测上挡环定位脚104与下挡环定位槽105之间挤压力获得的压力值，可调控基座运动状态，进而可以避免在挤压力较大的时候将二者分离导致的上挡环定位脚104碎裂问题。
实施例3
如图8所示，本发明实施例还提出一种以上实施例的半导体腔室的清理方法，包括：
S101:将基座上升至第一预设高度，使下挡环106与上挡环103接触，其中上挡环103的上挡环定位脚104插入下挡环106的下挡环定位槽105内并与下挡环定位槽105内的压力检测元件接触；
在一个具体应用场景中，参考图7，在进行清理前，首先打开远程等离子体源，等离子体打开并通入Ar起辉，为下一步的清理做好准备。进行高位清理时需要将加热基座108升至高位，此时，上挡环103与下挡环106完全接触。
S102:向半导体腔室内通入等离子体和工艺气体，以进行高位清理；
在上述具体应用场景中，加热基座108升至高位后，通入三氟化氮(NF3)等工艺气体，等离子状态的Ar对三氟化氮气体分子进行轰击，实现高位清理，高位清理的目的是高效、快速的清理掉腔室中的钨膜。
S103:高位清理完成后，通过压力检测元件采集上挡环定位脚104与下挡环定位槽105之间的压力值；
在上述具体应用场景中，高位清理结束后需要对上挡环定位脚104与下挡环定位槽105之间挤压力的实际压力值P与预设压力值X进行比较，以确定是否具备由高位清理向低位清理切换的条件。
S104:判断实际压力值是否小于预设压力值，若是则将基座下降至第二预设高度，使上挡环103与下挡环106分离，以进行低位清理；
在上述具体应用场景中，若实际压力值P小于预设压力值X，则进入低位清理阶段，低位清理即将加热基座108降至低位，并将远程等离子体源打开，此时上挡环103与下挡环106分开，上挡环定位脚104从下挡环定位槽105内脱出，低位清理的目的是清理掉上挡环103与下挡环106缝隙之间的钨膜。
S105:若实际压力值P大于等于预设压力值X，则停止向半导体腔室内通入等离子体，以使上挡环103和下挡环106降温，直到上挡环定位脚104与下挡环定位槽105之间的实际压力值小于预设压力值后，将基座下降至第二预设高度，使上挡环与下挡环分离，并再次向半导体腔室内通入等离子体和工艺气体，以进行低位清理。
在上述具体应用场景中，高位清理结束后需要对上挡环定位脚104与下挡环定位槽105之间的挤压力的实际压力值P与预设压力值X进行比较，以确定是否具备由高位清理向低位清理切换的条件，若P<X，则进入低位清理阶段；若P≥X，则不满足切换条件，等离子体关闭使上挡环103和下挡环106降温以缓解二者之间的挤压力，降温等待一定时间后再次进行压力判断，如此循环进行，直到P<X进入低位清理为止。
综上，本发明通过压敏定位陶瓷套112来监控腔室清理过程中上挡环定位脚104与下挡环定位槽105之间的挤压力，通过对上挡环定位脚与下挡环定位之间挤压力的压力值大小进行监控来判断是否具备由高位清理到低位清理切换的条件，若不满足条件则进入降温等待阶段，降温等待结束后再次进行压力判断，满足条件则进行低位清理，若不满足条件则再次进入降温等待，以此循环进行，直到满足条件为止。这样在高位清理向低位清理切换时，通过对挤压力大小的判断可以有效的避免上挡环定位脚104断裂在下挡环定位槽105内的事故发生。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (10)

1.一种挡环组件，用于半导体腔室，其特征在于，包括：
上挡环，所述上挡环的下表面边缘设有向下突出的上挡环定位脚；
下挡环，所述下挡环的上表面设有与所述上挡环定位脚配合的下挡环定位槽，所述下挡环定位槽内设有压力检测元件，所述压力检测元件用于检测所述下挡环定位槽与所述上挡环定位脚之间的挤压力。
2.根据权利要求1所述的挡环组件，其特征在于，所述压力检测元件包括压敏定位陶瓷套，所述压敏定位陶瓷套嵌设于所述下挡环定位槽内，并与所述下挡环定位槽内表面贴合。
3.根据权利要求2所述的挡环组件，其特征在于，还包括压电陶瓷换能器，所述压电陶瓷换能器通过引线与所述压敏定位陶瓷套电连接，用于将所述压敏定位陶瓷套形变产生的电信号变化量转换为压力信号。
4.根据权利要求1所述的挡环组件，其特征在于，所述上挡环的外径大于所述下挡环的外径。
5.根据权利要求1所述的挡环组件，其特征在于，所述上挡环和所述上挡环的材质均为陶瓷。
6.根据权利要求1所述的挡环组件，其特征在于，所述上挡环内侧边缘顶部为一倾斜表面。
7.一种半导体腔室，其特征在于，包括腔室上盖、侧抽气上挡环、侧抽气下挡环和基座，所述腔室上盖、所述侧抽气上挡环、所述侧抽气下挡环从上至下依次设置并围成空腔，所述基座位于所述空腔内用于加热并承载待加工工件，所述基座上设有如权利要求1-5任意一项所述的挡环组件；
所述侧抽气上挡环的内径大于所述侧抽气下挡环的内径，所述上挡环的外径大于所述侧抽气下挡环的内径且小于所述侧抽气上挡环的内径；
所述基座能够带动所述挡环组件在所述空腔内上下运动，其中，所述上挡环仅能够在所述侧抽气下挡环的上方空间运动，所述基座向下运动过程中，当所述上挡环边缘下表面与所述侧抽气下挡环的顶部接触时，所述上挡环的所述上挡环定位脚与所述下挡环的所述下挡环定位槽分离；
所述压力检测元件用于在所述上挡环定位脚与所述下挡环定位槽分离时检测所述上挡环定位脚与所述下挡环定位槽之间的挤压力的压力值是否大于预设压力值，若小于所述预设压力值，则使所述上挡环定位脚与所述下挡环定位槽分离，若大于等于所述预设压力值，则使所述上挡环定位脚与所述下挡环定位槽停止分离。
8.根据权利要求7所述的半导体腔室，其特征在于，所述基座顶部设有用于支撑所述待加工工件的凸台；
所述下挡环设置于所述凸台的外侧，所述下挡环的上表面高于所述凸台的顶面，且所述下挡环的内侧与所述凸台的外侧之间形成倾斜向上的压边吹扫气道，所述上挡环的内侧下表面与所述凸台上表面边缘形成水平气道。
9.根据权利要求7所述的半导体腔室，其特征在于，所述侧抽气下挡环上设置有与所述空腔连通的侧抽气孔。
10.一种如权利要求7-9任意一项所述的半导体腔室的清理方法，其特征在于，包括：
将所述基座上升至第一预设高度，使所述下挡环与所述上挡环接触，其中所述上挡环的所述上挡环定位脚插入所述下挡环的所述下挡环定位槽内并与所述下挡环定位槽内的压力检测元件接触；
向半导体腔室内通入等离子体和工艺气体，以进行高位清理；
高位清理完成后，通过所述压力检测元件采集所述上挡环定位脚与所述下挡环定位槽之间挤压力的实际压力值；
判断所述实际压力值是否小于预设压力值，若是则将基座下降至第二预设高度，使所述上挡环与所述下挡环分离，以进行低位清理；
若所述实际压力值大于等于所述预设压力值，则停止向半导体腔室内通入所述等离子体，以使所述上挡环和所述下挡环降温，直到所述上挡环定位脚与所述下挡环定位槽之间挤压力的实际压力值小于所述预设压力值后，将所述基座下降至第二预设高度，使所述上挡环与所述下挡环分离，并再次向半导体腔室内通入所述等离子体和所述工艺气体，以进行低位清理。
CN202011539748.0A 2020-12-23 2020-12-23 挡环组件、半导体腔室及其清理方法 Active CN112853314B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011539748.0A CN112853314B (zh) 2020-12-23 2020-12-23 挡环组件、半导体腔室及其清理方法
TW110147705A TWI809611B (zh) 2020-12-23 2021-12-20 擋環元件、半導體腔室及其清理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011539748.0A CN112853314B (zh) 2020-12-23 2020-12-23 挡环组件、半导体腔室及其清理方法

Publications (2)

Publication Number Publication Date
CN112853314A true CN112853314A (zh) 2021-05-28
CN112853314B CN112853314B (zh) 2022-09-16

Family

ID=75996418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011539748.0A Active CN112853314B (zh) 2020-12-23 2020-12-23 挡环组件、半导体腔室及其清理方法

Country Status (2)

Country Link
CN (1) CN112853314B (zh)
TW (1) TWI809611B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801062B (zh) * 2021-12-24 2023-05-01 天虹科技股份有限公司 具有環形抽氣單元的薄膜沉積機台
WO2024076479A1 (en) * 2022-10-06 2024-04-11 Lam Research Corporation Adjustable pedestal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553691A1 (en) * 1992-01-22 1993-08-04 Applied Materials, Inc. Passive shield for CVD wafer processing which prevents frontside edge and backside deposition
US5766365A (en) * 1994-02-23 1998-06-16 Applied Materials, Inc. Removable ring for controlling edge deposition in substrate processing apparatus
CN102658551A (zh) * 2012-05-18 2012-09-12 山东理工大学 一种芯片传输机械臂
CN208923044U (zh) * 2018-11-08 2019-05-31 北京北方华创微电子装备有限公司 对位部件及反应腔室
CN111364022A (zh) * 2020-03-10 2020-07-03 北京北方华创微电子装备有限公司 反应腔室
CN111613512A (zh) * 2020-06-22 2020-09-01 北京北方华创微电子装备有限公司 半导体设备及其工艺腔室

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128847B (zh) * 2019-12-24 2023-03-21 北京北方华创微电子装备有限公司 承载装置及半导体加工设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553691A1 (en) * 1992-01-22 1993-08-04 Applied Materials, Inc. Passive shield for CVD wafer processing which prevents frontside edge and backside deposition
US5766365A (en) * 1994-02-23 1998-06-16 Applied Materials, Inc. Removable ring for controlling edge deposition in substrate processing apparatus
CN102658551A (zh) * 2012-05-18 2012-09-12 山东理工大学 一种芯片传输机械臂
CN208923044U (zh) * 2018-11-08 2019-05-31 北京北方华创微电子装备有限公司 对位部件及反应腔室
CN111364022A (zh) * 2020-03-10 2020-07-03 北京北方华创微电子装备有限公司 反应腔室
CN111613512A (zh) * 2020-06-22 2020-09-01 北京北方华创微电子装备有限公司 半导体设备及其工艺腔室

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
唐婕等: "《环保陶瓷生产与应用》", 31 January 2018 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801062B (zh) * 2021-12-24 2023-05-01 天虹科技股份有限公司 具有環形抽氣單元的薄膜沉積機台
WO2024076479A1 (en) * 2022-10-06 2024-04-11 Lam Research Corporation Adjustable pedestal

Also Published As

Publication number Publication date
TW202225446A (zh) 2022-07-01
TWI809611B (zh) 2023-07-21
CN112853314B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN112853314B (zh) 挡环组件、半导体腔室及其清理方法
JP6049453B2 (ja) 基板をデチャックする方法及びガス圧式リフト機構
US6492256B2 (en) Method for forming an interconnect structure with air gap compatible with unlanded vias
JP2003273209A (ja) 半導体装置の製造方法
JP2001319928A (ja) 半導体集積回路装置およびその製造方法
US5512785A (en) Semiconducter device having an emitter terminal separated from a base terminal by a composite nitride/oxide layer
WO2009137313A1 (en) Through substrate via including variable sidewall profile
US20040127023A1 (en) Method for forming a contact using a dual damascene process in semiconductor fabrication
JP2002543610A (ja) ＳｉＣの除去法
US6287957B1 (en) Self-aligned contact process
TWI283889B (en) Vacuum chuck utilizing sintered material and method of providing thereof
KR100231766B1 (ko) 반도체집적회로의 배선용 금속층의 제조방법
US6361708B1 (en) Method and apparatus for polishing a metal film
JP3211888B2 (ja) 半導体集積回路装置の製造方法
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
US6498093B1 (en) Formation without vacuum break of sacrificial layer that dissolves in acidic activation solution within interconnect
US20080029892A1 (en) Method of fabricating semiconductor device
US20040029376A1 (en) Method for fabricating cobalt salicide contact
US6916735B2 (en) Method for forming aerial metallic wiring on semiconductor substrate
US7482244B2 (en) Method of preventing a peeling issue of a high stressed thin film
JP3287222B2 (ja) ドライエッチング方法及びドライエッチング装置
US7701015B2 (en) Bipolar and CMOS integration with reduced contact height
WO2017173613A1 (en) Tsv structure planarization process and apparatus
US20020034867A1 (en) Method for manufacturing self-aligned silicide layer
US11195713B2 (en) Methods of forming a silicon-insulator layer and semiconductor device having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant