CN112840569A - 具有直接前馈电路的锁相环路(pll) - Google Patents

具有直接前馈电路的锁相环路(pll) Download PDF

Info

Publication number
CN112840569A
CN112840569A CN201980067472.XA CN201980067472A CN112840569A CN 112840569 A CN112840569 A CN 112840569A CN 201980067472 A CN201980067472 A CN 201980067472A CN 112840569 A CN112840569 A CN 112840569A
Authority
CN
China
Prior art keywords
signal
output
node
coupled
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980067472.XA
Other languages
English (en)
Inventor
D·萨胡
R·萨赫德夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112840569A publication Critical patent/CN112840569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Abstract

本发明揭示一种锁相环路PLL装置(102A)，其包含：1)检测器(104A)，其经配置以输出指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号；2)电荷泵(106A)，其耦合到所述检测器(104A)且经配置以基于所述误差信号输出电荷泵信号；3)积分器(108A)，其具有反馈路径(202)、输入节点(109A)、参考节点(111A)及输出节点，其中所述输入节点(109A)经耦合到所述电荷泵(106A)且接收所述电荷泵信号；4)压控振荡器(112A)，其经由电阻器耦合到所述积分器(108A)的所述输出节点；及5)前馈电路(110A)，其直接耦合到所述检测器(104)A且经配置以应用所述误差信号的平均版本来校正由所述VCO(112A)接收的电压电平。

Description

具有直接前馈电路的锁相环路(PLL)
背景技术
锁相环路(PLL)是用于基于两个输入信号之间的相位差提供输出信号的控制电路。实例PLL拓扑包含相位检测器、电荷泵、环路滤波器及压控振荡器(VCO)。PLL的实例用途包含信号解调、从嘈杂通信通道的信号恢复、基于输入频率的频率合成及精确计时时钟脉冲的分配。使用PLL的实例系统包含无线电系统、电信系统及/或计算机系统。
PLL是有缺点的控制电路，其中相位噪声形式的不准确性是持续存在的问题。相位噪声由于例如压控振荡器、电荷泵及/或环路滤波器的PLL组件的缺点而发生。已发现推动PLL小型化会增加相位噪声。改进PLL设计及性能的工作一直在进行。
发明内容
根据本发明的至少一个实例，一种锁相环路(PLL)装置包括经配置以输出指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号的检测器。所述PLL装置还包括耦合到所述检测器且经配置以基于所述误差信号输出电荷泵信号的电荷泵。所述PLL装置还包括具有反馈路径、输入节点、参考节点及输出节点的积分器，其中所述输入节点经耦合到所述电荷泵且接收所述电荷泵信号。所述PLL装置还包括经由电阻器耦合到所述积分器的所述输出节点的压控振荡器(VCO)。所述PLL装置还包括直接耦合到所述检测器且经配置以应用所述误差信号的平均版本来校正由所述VCO接收的电压电平的前馈电路。
根据本发明的至少一个实例，一种设备包括经配置以基于时钟信号操作的电路系统。所述设备还包括经配置以基于参考时钟信号调整所述时钟信号的PLL。所述PLL包括经配置以输出指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号的检测器。所述PLL还包括耦合到所述检测器且经配置以基于所述误差信号输出电荷泵信号的电荷泵。所述PLL还包括具有反馈路径、输入节点、参考节点及输出节点的积分器，其中所述输入节点经耦合到所述电荷泵且接收所述电荷泵信号。所述PLL还包括经由电阻器耦合到所述积分器的所述输出节点的VCO，其中所述VCO经配置以基于所述积分器的输出调整所述时钟信号的相位。所述PLL还包括直接耦合到所述检测器且经配置以应用所述误差信号的平均版本来校正由所述VCO接收的电压电平的前馈电路。
根据本发明的至少一个实例，一种PLL方法包括由检测器检测指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号。所述方法还包括基于所述误差信号调整电荷泵输出。所述方法还包括由积分器随时间对所述电荷泵输出积分。所述方法还包括将所述经积分电荷泵输出转换成电压信号。所述方法还包括使用直接耦合到所述检测器的前馈电路将校正应用到所述电压信号。所述方法还包括由压控振荡器使用所述经校正电压信号来提供具有基于所述经校正电压信号的相位的输出信号。
附图说明
为了详细描述各个实例，现将参考附图，其中：
图1是说明根据各个实例的电子装置的框图；
图2是说明根据各个实例的锁相环路(PLL)电路的示意图；
图3是说明根据各个实例的另一PLL电路的示意图；
图4是说明根据各个实例的具有经建模组件的PLL电路的框图；
图5是说明根据各个实例的各个PLL电路的随频率变化的相位噪声的曲线图；及
图6是说明根据各个实例的PLL方法的流程图。
具体实施方式
本文中揭示涉及减少相位噪声的直接前馈电路的锁相环路(PLL)电路、装置及方法。如本文中使用，“直接前馈电路”是指经连接到PLL电路的相位检测器的前馈电路。在实例PLL电路中，相位检测器比较输入信号相位与参考信号相位且提供误差信号(例如向上或向下信号)。实例向上信号指示输入信号相位需要朝向参考信号相位增大。实例向下信号指示输入信号相位需要朝向参考信号相位减小。前馈电路从相位检测器接收误差信号及调整馈送到提供PLL电路的输出信号的压控振荡器(VCO)中的电压。在一些实例中，前馈电路将前馈信号提供到PLL电路的环路滤波器。更明确来说，前馈信号用于调整环路滤波器的参考信号，使得环路滤波器的输出被调整，从而导致馈送到VCO中的电压调整。在其它实例中，前馈电路将前馈信号提供到VCO的输入节点以调整馈送到VCO中的电压。在任一情况中，前馈信号对PLL电路输出提供校正以减小相位噪声。
在一些实例中，前馈电路包含两个分支，其包含第一及第二分支。第一分支经耦合到相位检测器的第一输出节点(例如向上信号节点)，且第二分支经耦合到第二输出节点(例如向下信号节点)。作为实例，第一分支包含反相器及第一电阻器，而第二分支包含缓冲器及第二电阻器。第一及第二分支在前馈电路的输出节点处接合，从而导致前馈电路在其输出节点处提供输入的平均值。
在由前馈电路提供校正的情况下，PLL电路输出处的相位误差比其它PLL电路拓扑减小。另外，所揭示的PLL电路拓扑由于至少一些组件相对小于其它PLL电路拓扑而支持小型化。在一些实例中，所揭示的PLL电路拓扑与WiFi无线电装置及/或其它案例一起使用，其中需要PLL的低噪声性能。为了提供较佳理解，各个PLL电路选项、前馈电路选项及相关PLL方法选项使用下图进行描述。
图1是说明根据各个实例的电子装置100的框图。在图1中，电子装置100表示集成电路(IC)、多裸片模块、印刷电路板(PCB)、消费品(例如无线电装置、电信装置或计算机装置)及/或其它装置。如展示，电子装置100包含耦合到其它组件116的PLL电路102。在不同实例中，其它组件116不同。在一个实例中，其它组件116包含信号解调组件。在另一实例中，其它组件116包含信号恢复组件。在另一实例中，其它组件116包含频率合成组件。在另一实例中，其它组件116包含时钟分配组件。在不同实例中，电子装置100作为一单元售卖以在无线电系统、电信系统及/或计算机系统中使用。
如图1中展示，PLL电路102包含从其它组件116接收反馈信号(CLK)的相位或频率检测器(PFD)104。PFD 104还接收参考时钟信号(REF_CLK)。PFD 104的输出是CLK信号的相位与REF_CLK信号的相位之间的误差信号。如先前论述，来自PFD 104的实例输出包含指示应何如调整CLK信号来与CLK_REF信号对准的向上或向下信号(向上是指增大CLK信号的相位，且向下是指减小CLK信号的相位)。将来自PFD 104的输出提供到电荷泵106及前馈电路110。将电荷泵106的输出提供到环路滤波器108的第一输入节点109。
在一个实例(标记为选项1)中，前馈电路110将前馈信号提供到环路滤波器108的第二输入节点111。在选项1下，前馈信号与前馈节点115处的参考信号(V_REF*)组合，其中V_REF*通过将参考信号(V_REF)应用到电阻器(R_O1)来获得。更明确来说，环路滤波器108的输出是V_REF*信号与应用到第二输入节点111的前馈信号的组合的函数，其中环路滤波器108的输出用于将电压提供到VCO 112的输入节点114。VCO 112的输出是具有基于VCO112的输入节点114处的电压的相位的信号。
在另一实例(标记为选项2)中，前馈电路110将前馈信号提供到耦合到VCO 112的输入节点114的前馈节点117。在选项2下，环路滤波器108的输出与前馈节点117处的前馈信号组合，且经组合信号被提供到VCO 112的输入节点114，从而导致输入节点114处的电压基于来自前馈电路110的前馈信号进行调整。在选项1及2中的任一者下，前馈电路110经直接耦合到PFD 104，且前馈信号用于调整提供到VCO 112的电压，使得PLL电路102的输出信号118的相位误差减小。
在操作中，PLL电路102的PFD 104是经配置以输出指示CLK信号与REF_CLK信号之间的相位偏移的误差信号的检测器。电荷泵106经耦合到PFD 104且经配置以基于误差信号输出电荷泵信号。在一些实例中，环路滤波器108包含具有反馈路径、输入节点(例如第一输入节点109)、参考节点(例如第二输入节点111)及输出节点的积分器，其中输入节点经耦合到电荷泵106且接收电荷泵信号。在一些实例中，VCO 112经由电阻器耦合到积分器的输出节点。同时，前馈电路110直接耦合到PFD 104且经配置以应用误差信号的平均版本来校正由VCO 112接收的电压电平。
在一些实例(如同选项1)中，前馈电路110经耦合到积分器的参考节点(例如，前馈节点115经连接到第二输入节点111)且将误差信号的平均版本应用到参考节点以校正由VCO 112接收的电压电平。在此类实例中，参考信号电阻器(例如R_O1)在参考信号节点(例如第二输入节点111)与前馈节点115之间，其中前馈电路110将前馈信号应用到积分器的参考节点。
在其它实例(如同选项2)中，前馈电路110耦合到环路滤波器108的输出处的电阻器(见例如图2及3)与VCO 112之间的前馈节点117，其中前馈电路110将误差信号的平均版本应用到前馈节点117以校正由VCO 112接收的电压电平。针对选项1及2中的任一者，在一些实例中，环路滤波器108的积分器的反馈路径仅包含电容器。在其它实例中，环路滤波器108的积分器的反馈路径包含电容器及反馈电阻器。
在一些实例中，PFD 104包括第一输出节点及第二输出节点(见例如图2到4)。在此类实例中，前馈电路110包括耦合到第一输出节点的第一路径及耦合到第二输出节点的第二路径。第一及第二路径操作以平均化从PFD 104的第一及第二输出节点输出的脉冲(对应于误差信号)。在一个实例中，PFD 104的第一输出节点经配置以将向上信号输出到第一路径，且检测器的第二输出节点经配置以将向下信号输出到第二路径。在一些实例中，前馈电路110的第一路径包括反相器及第一电阻器，且前馈电路110的第二路径包括缓冲器及第二电阻器。而且，在一些实例中，前馈电路110具有增益Vdd/(2*π)，其中Vdd是提供到积分器的电力供应电压。
图2是说明根据各个实例的PLL电路102A的示意图。在图2的实例中，PLL电路102A对应于前馈选项1下的图1的PLL电路102。更明确来说，PLL电路102A包括耦合到电荷泵106A的PFD 104A，其中图2的PFD 104A及电荷泵106A是图1的PFD 104及电荷泵106的实例。如展示，PFD 104A接收参考时钟信号(REF_CLK)及反馈信号(CLK)作为输入。在一些实例中，当CLK信号的相位需要增大以与REF_CLK信号的相位对准时，PFD 104A的输出是向上信号。另一方面，在一些实例中，当CLK信号的相位需要减小以与REF_CLK信号的相位对准时，PFD104A的输出是向下信号。
在图2的实例中，电荷泵106A从PFD 104A接收向上及向下信号且相应地调整到环路滤波器108A的电荷泵信号。更明确来说，电荷泵106A的输出经输入到环路滤波器108A的负输入节点109A(图1中的第一输入节点109的实例)。在图2中，环路滤波器108A对应于使用反馈环路202中的运算放大器201与电容器204形成的积分器。同时，前馈电路110A(图1中的前馈电路110的实例)将前馈信号(图2中标记为“FFS”)提供到环路滤波器108A的正输入节点111A(图1中的第二输入节点111的实例)。如图2中表示，前馈信号与V_REF*组合为到环路滤波器108A的正输入的输入，其中V_REF*信号是V_REF信号及R_O1的函数(V_REF*信号是V_REF信号由于R_O1而导出的版本)。
环路滤波器108A的输出是负输入节点109A及正输入节点111A处的信号之间的差的函数。在图2的实例中，环路滤波器108A的输出经提供到具有电阻器(R_OUT)及电容器(C_OUT)的RC电路。R_OUT与C_OUT之间是耦合到VCO 112A的输入节点114A的节点208。因此，针对PLL电路102A，VCO 112A的输入节点114A处的电压是PFD104A、电荷泵106A、前馈电路110A(将前馈信号应用到环路滤波器108A的输入节点111A)、环路滤波器108A及RC电路的运算的函数，其中前馈电路110A的使用减少PLL电路102A的输出信号的相位噪声。
图3是说明根据各个实例的另一PLL电路102B的示意图。在图3的实例中，PLL电路102B对应于前馈选项2下的图1的PLL电路102。更明确来说，PLL电路102B包括耦合到电荷泵106B的PFD 104B，其中图3的PFD 104B及电荷泵106B是图1的PFD 104及电荷泵106的实例。如展示，PFD 104B接收参考时钟信号(REF_CLK)及反馈信号(CLK)作为输入。在一些实例中，当CLK信号的相位需要增大以与REF_CLK信号的相位对准时，PFD 104B的输出是向上信号。另一方面，在一些实例中，当CLK信号的相位需要减小以与REF_CLK信号的相位对准时，PFD104B的输出是向下信号。
在图3的实例中，电荷泵106B从PFD 104B接收向上及向下信号且向上或向下调整到环路滤波器108B的电流。更明确来说，电荷泵106B的输出经输入到环路滤波器108B的负输入节点109B(图1中的第一输入节点109的实例)。同时，参考电压经输入到环路滤波器108B的正输入节点111B(图1中的第二输入节点111的实例)。在图3中，环路滤波器108B对应于使用反馈环路302中的运算放大器301与电容器304形成的积分器。
在图3中，环路滤波器108B的输出是负输入节点109B及正输入节点111B处的信号之间的差的函数。如展示，环路滤波器108B的输出经提供到具有电阻器(R_OUT)及电容器(C_OUT)的RC电路。R_OUT与C_OUT之间是耦合到VCO 112B的输入节点114B的节点308。在图3的实例中，节点308从前馈电路110B接收前馈信号(图3中标记为“FFS”)。因此，针对PLL电路102B，VCO 112B的输入节点114B处的电压是PFD 104B、电荷泵106B、环路滤波器108B、RC电路及前馈电路110B(将前馈信号应用到节点308)的运算的函数，其中前馈电路110B的使用减少PLL电路102B的相位噪声。
图4是说明根据各个实例的具有经建模组件的PLL电路102C的框图。在图4的实例中，PLL电路102C对应于图2的PLL电路102A、图3的PLL电路102B或前馈选项1或2下的图1的PLL电路102。如展示，PLL电路102C包含PFD 104C，其是图3中的PFD 104B或图1中的PFD 104的实例。到PFD 104C的输入包含反馈信号(CLK)及参考信号(REF_CLK)。更明确来说，在图4的实例中，将REF_CLK信号表示为经由限幅器402提供到PFD 104C。同时，将CLK信号表示为通过将VCO 112C(图3中的VCO 112B或图1中的VCO 112的实例)的输出传递到分频器缓冲器406及反馈分频器408提供到PFD 104C，其中反馈分频器408的输出是CLK信号。在图4的实例中，PLL电路102C对应于图3的PLL电路102B或前馈选项2下的图1的PLL 102。
在图4中，电荷泵106C接收PFD 104C的输出，其中电荷泵106C是图3的电荷泵106B或图1的电荷泵106的实例。如图4中表示，电荷泵106C将增益(Kd)应用到来自PFD 104C的信号。此后，作为图3中的环路滤波器108B或图1中的环路滤波器108的实例的环路滤波器108C通过积分(1/sC)将频率相依增益应用到电荷泵106C的输出。环路滤波器108C的输出与前馈电路110C的输出组合，前馈电路110C是图3的前馈电路110B或图1的前馈电路110的实例。如图4中表示，前馈电路110C将增益(Kf)应用到PFD 104C的输出。前馈电路110C的输出及环路滤波器108C的输出在节点404处组合，节点404是图3中的节点308或图1中的前馈节点117的实例。来自节点404的输出经提供到VCO 112C，从而导致VCO 112C输出具有随节点404处的信号变化的相位的信号。在图4中，来自VCO 112C的输出如先前论述那样提供到分频器缓冲器406，且是本地振荡器信号410。
PLL电路102C的控制环路行为可使用各种参数表示。更明确来说，在一些实例中，随反馈信号(例如CLK)与参考信号(例如REF_CLK)之间的相位误差而变化的VCO 112C的输出的相位给出如下：
Figure BDA0003017567220000071
其中R＝Kf/Kd，其中ΦOUT是VCO 112C的输出的相位，Φe是CLK信号与CLK_REF信号之间的相位误差，Kd是由电荷泵106C应用的增益，s是控制环路的频率，C是控制环路的电容，R是控制环路的电阻，且Kv是表示为由其输入处的控制电压的变化引起的VCO输出频率的变化的增益。另外，在一些实例中，随Φe变化的VCO 112C的输出电压(Vc)给出如下：
Figure BDA0003017567220000072
其中Kd是由电荷泵106C应用的增益，s是控制环路的频率，C是控制环路的电容，R是控制环路的电阻，且Kf是由前馈电路110C应用的增益。而且，在一些实例中，控制环路的零点根据其它值确定。举例来说，在一些实例中，零点控制环路被确定为：
Figure BDA0003017567220000073
而且，在一些实例中，控制环路的带宽根据其它值估计。举例来说，在一些实例中，带宽(BW)控制环路被估计为：
BW∝Kd.R.Kv∝Kf.Kv 方程式(4)
图5是说明根据各个实例的随各个PLL电路的频率变化的相位噪声(以dB为单位)的曲线图500。在曲线图500中，表示各个相位噪声曲线502、504、506、508及510。更明确来说，噪声曲线502对应于现有技术PLL电路，相位噪声曲线504对应于图2的PLL电路102A，相位噪声曲线506对应于图3的PLL电路102B，相位噪声曲线508对应于具有无噪声VCO的现有技术PLL电路，相位噪声曲线510对应于具有无噪声VCO的图2的PLL电路102A，且相位噪声曲线512对应于具有无噪声VCO的图3的PLL电路102B。如曲线图500中展示，如本文中描述那样使用前馈电路与现有技术PLL电路(其在其反馈路径中与电容器C串联地使用实际电阻R)相比降低相位噪声。
图6是说明根据各个实例的PLL方法600的流程图。如展示，方法600包括在框602由检测器检测指示反馈时钟信号(CLK)与参考时钟信号(REF_CLK)之间的相位偏移的误差信号。在框604，基于误差信号调整电荷泵输出。在框606，由积分器随时间对电荷泵输出积分。在框608，将经积分电荷泵输出转换成电压信号。在框610，使用直接耦合到检测器的前馈电路将校正应用到电压信号。在一些实例中，框610的操作涉及使用前馈电路将校正应用到积分器的参考节点。在其它实例中，框610的操作涉及使用前馈电路将校正应用到VCO的输入节点。在框612，由VCO(例如图4中的VCO 112C、图3中的VCO 112B、图2中的VCO 112A、图1中的VCO 112)使用经校正电压信号来提供具有基于经校正电压信号的相位的输出信号。
已在具体实施方式及权利要求书使用特定术语来指代特定系统组件。所属领域的技术人员应了解，不同方可通过不同名称来指代组件。本发明并非旨在区分名称不同但功能并非不同的组件。在本发明及权利要求书中，术语“包含”及“包括”以开放方式使用，且因此应被解译为意味着“包含(但不限于)...”。而且，术语“耦合(couple/couples)旨在意味着间接或直接有线或无线连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。陈述“基于...”旨在意味着“至少部分基于...”。因此，如果X是基于Y，那么X可为Y及任何数目个其它因子的函数。
上文论述意在说明本发明的原理及各个实施例。所属领域的技术人员将在完全了解上文揭示内容之后明白众多变化及修改。所附权利要求书旨在被解译为包含所有此类变化及修改。

Claims (20)

1.一种锁相环路PLL装置，其包括：
检测器，其经配置以输出指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号；
电荷泵，其耦合到所述检测器且经配置以基于所述误差信号输出电荷泵信号；
积分器，其具有反馈路径、输入节点、参考节点及输出节点，其中所述输入节点经耦合到所述电荷泵且接收所述电荷泵信号；
压控振荡器VCO，其经由电阻器耦合到所述积分器的所述输出节点；及
前馈电路，其直接耦合到所述检测器且经配置以应用所述误差信号的平均版本来校正由所述VCO接收的电压电平。
2.根据权利要求1所述的PLL装置，其中所述前馈电路耦合到所述积分器的所述参考节点且将所述误差信号的所述平均版本应用到所述参考节点以校正由所述VCO接收的所述电压电平。
3.根据权利要求2所述的PLL装置，其进一步包括参考信号节点与所述前馈电路在其处耦合到所述参考节点的连接点之间的参考信号电阻器。
4.根据权利要求1所述的PLL装置，其中所述前馈电路耦合到所述电阻器与所述VCO之间的前馈节点，且其中所述前馈电路将所述误差信号的所述平均版本应用到所述前馈节点以校正由所述VCO接收的所述电压电平。
5.根据权利要求1所述的PLL装置，其中所述积分器的所述反馈路径仅包含电容器。
6.根据权利要求1所述的PLL装置，其中所述积分器的所述反馈路径包含电容器及反馈电阻器。
7.根据权利要求1所述的PLL装置，其中所述检测器包括第一输出节点及第二输出节点，且其中所述前馈电路包括：
第一路径，其耦合到所述第一输出节点；及
第二路径，其耦合到所述第二输出节点，其中所述第一及第二路径操作以平均化从所述检测器的所述第一及第二输出节点输出的脉冲。
8.根据权利要求7所述的PLL装置，其中所述第一路径包括反相器及第一电阻器，且其中所述第二路径包括缓冲器及第二电阻器。
9.根据权利要求8所述的PLL装置，其中所述检测器的所述第一输出节点经配置以将向上信号输出到所述第一路径，且其中所述检测器的所述第二输出节点经配置以将向下信号输出到所述第二路径。
10.根据权利要求1所述的PLL装置，其中所述前馈电路具有增益Vdd/(2*π)，其中Vdd是提供到所述积分器的电力供应电压。
11.一种设备，其包括：
电路系统，其经配置以基于时钟信号操作；及
锁相环路PLL，其经配置以基于参考时钟信号调整所述时钟信号，其中所述PLL包括：
检测器，其经配置以输出指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号；
电荷泵，其耦合到所述检测器且经配置以基于所述误差信号输出电荷泵信号；
积分器，其具有反馈路径、输入节点、参考节点及输出节点，其中所述输入节点经耦合到所述电荷泵且接收所述电荷泵信号；
压控振荡器VCO，其经由电阻器耦合到所述积分器的所述输出节点，其中所述VCO经配置以基于所述积分器的输出调整所述时钟信号的相位；及
前馈电路，其直接耦合到所述检测器且经配置以应用所述误差信号的平均版本来校正由所述VCO接收的电压电平。
12.根据权利要求11所述的设备，其中所述前馈电路耦合到所述积分器的所述参考节点且将所述误差信号的所述平均版本应用到所述参考节点以校正由所述VCO接收的所述电压电平。
13.根据权利要求12所述的设备装置，其中所述PLL进一步包括参考信号节点与所述前馈电路在其处耦合到所述参考节点的前馈节点之间的参考信号电阻器。
14.根据权利要求11所述的设备，其中所述前馈电路耦合到所述电阻器与所述VCO之间的前馈节点，且其中所述前馈电路将所述误差信号的所述平均版本应用到所述输出点以校正由所述VCO接收的所述电压电平。
15.根据权利要求11所述的设备，其中所述积分器的所述反馈路径仅包含电容器。
16.根据权利要求11所述的设备，其中所述积分器的所述反馈路径包含电容器及反馈电阻器。
17.根据权利要求11所述的设备，其中所述检测器包括第一输出节点及第二输出节点，且其中所述前馈电路包括：
第一路径，其耦合到所述第一输出节点；及
第二路径，其耦合到所述第二输出节点，其中所述第一及第二路径操作以平均化从所述检测器的所述第一及第二输出节点输出的脉冲。
18.一种锁相环路PLL方法，其包括：
由检测器检测指示反馈时钟信号与参考时钟信号之间的相位偏移的误差信号；
基于所述误差信号调整电荷泵输出；
由积分器随时间对所述电荷泵输出积分；
将所述经积分电荷泵输出转换成电压信号；
使用直接耦合到所述检测器的前馈电路将校正应用到所述电压信号；及
由压控振荡器使用所述经校正电压信号来提供具有基于所述经校正电压信号的相位的输出信号。
19.根据权利要求18所述的PLL方法，其中使用所述前馈电路将校正应用到所述电压信号包括将所述校正应用到所述积分器的参考节点的参考节点。
20.根据权利要求18所述的PLL方法，其中使用前馈电路将校正应用到所述电压信号包括将所述校正应用到所述压控振荡器的输入节点。
CN201980067472.XA 2018-12-13 2019-12-11 具有直接前馈电路的锁相环路(pll) Pending CN112840569A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/219,067 US10924123B2 (en) 2018-12-13 2018-12-13 Phase-locked loop (PLL) with direct feedforward circuit
US16/219,067 2018-12-13
PCT/US2019/065611 WO2020123587A1 (en) 2018-12-13 2019-12-11 Phase-locked loop (pll) with direct feedforward circuit

Publications (1)

Publication Number Publication Date
CN112840569A true CN112840569A (zh) 2021-05-25

Family

ID=71073070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067472.XA Pending CN112840569A (zh) 2018-12-13 2019-12-11 具有直接前馈电路的锁相环路(pll)

Country Status (6)

Country Link
US (4) US10924123B2 (zh)
EP (1) EP3895319A4 (zh)
JP (1) JP2022514233A (zh)
KR (1) KR20210102252A (zh)
CN (1) CN112840569A (zh)
WO (1) WO2020123587A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924123B2 (en) * 2018-12-13 2021-02-16 Texas Instruments Incorporated Phase-locked loop (PLL) with direct feedforward circuit
US11558057B1 (en) 2021-11-04 2023-01-17 International Business Machines Corporation Phase locked loop pulse truncation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033714A1 (en) * 2000-07-10 2002-03-21 Silicon Laboratories, Inc. Digital phase detector circuit and method therefor
US20050195002A1 (en) * 2003-08-29 2005-09-08 Gianni Puccio Charge pump phase locked loop with improved power supply rejection
US7345550B2 (en) * 2005-12-05 2008-03-18 Sirific Wireless Corporation Type II phase locked loop using dual path and dual varactors to reduce loop filter components
US20090015338A1 (en) * 2007-07-13 2009-01-15 Frey Douglas R Dividerless pll architecture
US20090237131A1 (en) * 2008-03-21 2009-09-24 Broadcom Corporation Phase locked loop

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305045A (en) 1979-11-14 1981-12-08 Bell Telephone Laboratories, Incorporated Phase locked loop clock synchronizing circuit with programmable controller
US5663685A (en) * 1996-03-29 1997-09-02 Bull Hn Information Systems Inc. Dual flip-flop detector type phase locked loop incorporating dynamic phase offset correction
US20020176188A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies N.A. Inc. Offset cancellation of charge pump based phase detector
US6529084B1 (en) 2001-10-11 2003-03-04 International Business Machines Corporation Interleaved feedforward VCO and PLL
KR100568538B1 (ko) * 2004-04-09 2006-04-07 삼성전자주식회사 자기 바이어스 위상 동기 루프
JP3939715B2 (ja) * 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
JP5738749B2 (ja) 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US8487677B1 (en) * 2012-03-30 2013-07-16 Freescale Semiconductor, Inc. Phase locked loop with adaptive biasing
US9094028B2 (en) 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
KR101904749B1 (ko) 2012-05-10 2018-10-08 삼성전자주식회사 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버
JP6148953B2 (ja) 2013-09-26 2017-06-14 日本電波工業株式会社 Ｐｌｌ回路
US10924123B2 (en) * 2018-12-13 2021-02-16 Texas Instruments Incorporated Phase-locked loop (PLL) with direct feedforward circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033714A1 (en) * 2000-07-10 2002-03-21 Silicon Laboratories, Inc. Digital phase detector circuit and method therefor
US20050195002A1 (en) * 2003-08-29 2005-09-08 Gianni Puccio Charge pump phase locked loop with improved power supply rejection
US7345550B2 (en) * 2005-12-05 2008-03-18 Sirific Wireless Corporation Type II phase locked loop using dual path and dual varactors to reduce loop filter components
US20090015338A1 (en) * 2007-07-13 2009-01-15 Frey Douglas R Dividerless pll architecture
US20090237131A1 (en) * 2008-03-21 2009-09-24 Broadcom Corporation Phase locked loop

Also Published As

Publication number Publication date
US20230396259A1 (en) 2023-12-07
US10924123B2 (en) 2021-02-16
US20200195257A1 (en) 2020-06-18
US20210135675A1 (en) 2021-05-06
KR20210102252A (ko) 2021-08-19
WO2020123587A1 (en) 2020-06-18
US11777507B2 (en) 2023-10-03
EP3895319A4 (en) 2022-01-26
US11418201B2 (en) 2022-08-16
EP3895319A1 (en) 2021-10-20
US20220360269A1 (en) 2022-11-10
JP2022514233A (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
US7078948B2 (en) Low-pass filter, feedback system, and semiconductor integrated circuit
US7719365B2 (en) Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty
US7307460B2 (en) Method and apparatus for capacitance multiplication within a phase locked loop
US11777507B2 (en) Phase-locked loop (PLL) with direct feedforward circuit
US8854094B2 (en) Phase locked loop
EP1039640B1 (en) PLL circuit
US20100067636A1 (en) Baseband Phase-Locked Loop
US10396806B1 (en) Voltage regulator based loop filter for loop circuit and loop filtering method
US7386085B2 (en) Method and apparatus for high speed signal recovery
US20170310328A1 (en) Signal generation circuit and signal generation method
KR20090067470A (ko) 위상고정루프 및 그 제어방법
US6995607B2 (en) Low-pass filter and feedback system
US20060267644A1 (en) Method and apparatus for loop filter size reduction
US20020149087A1 (en) Semiconductor filter system and signal frequency control method
US7408418B2 (en) Phase locked loop circuit having reduced lock time
CN116155271A (zh) 低噪声相位锁定环路（pll）电路
US8493115B2 (en) Phase locked loop circuit and system having the same
US20070200637A1 (en) PLL circuit and semiconductor device
JP4327144B2 (ja) Ｐｌｌ回路におけるアクティブフィルタ。
US7319732B2 (en) Low-pass filter and phase locked loop
JP2911269B2 (ja) Ｐｌｌ周波数シンセサイザ
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
JP2003533929A (ja) 周波数復調器において許容誤差を修正するための回路構造
JP2004350094A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination