CN112839447B - 提高层间对准精度的多层挠性板制备方法 - Google Patents

提高层间对准精度的多层挠性板制备方法 Download PDF

Info

Publication number
CN112839447B
CN112839447B CN202110098044.2A CN202110098044A CN112839447B CN 112839447 B CN112839447 B CN 112839447B CN 202110098044 A CN202110098044 A CN 202110098044A CN 112839447 B CN112839447 B CN 112839447B
Authority
CN
China
Prior art keywords
target position
layer
substrates
multilayer flexible
flexible board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110098044.2A
Other languages
English (en)
Other versions
CN112839447A (zh
Inventor
伍长根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freewon China Co Ltd
Original Assignee
Freewon China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freewon China Co Ltd filed Critical Freewon China Co Ltd
Priority to CN202110098044.2A priority Critical patent/CN112839447B/zh
Publication of CN112839447A publication Critical patent/CN112839447A/zh
Application granted granted Critical
Publication of CN112839447B publication Critical patent/CN112839447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221—Perforating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种提高层间对准精度的多层挠性板制备方法，包括制作基板，在基板上制作靶位图形；将制作有靶位图形的多个基板依次层叠后进行压合得到多层挠性板；测量多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以平均值进行打靶定位。本发明在压合后测量多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以平均值进行打靶定位，能够有效减小各层偏移程度，以最佳定位来确保层间对准精度，大大提高了电路板的生产效率和生产品质，显著改善了传统技术因层间偏移而导致产品报废的问题。

Description

提高层间对准精度的多层挠性板制备方法
技术领域
本发明涉及印制电路板技术领域，尤其涉及提高层间对准精度的多层挠性板制备方法。
背景技术
挠性印制电路板具有轻薄、可弯曲的特性，被广泛应用于电子产品上。近年来，随着IT(信息技术)设备产品的轻、薄和小型化的流行趋势，要求挠性印制板的线路图形向着更加精细化方向发展，因此对于多层挠性印制电路板层间对准精度要求更加严格，多层挠性板层间对准精度直接影响产品的合格率和生产效率。目前影响多层挠性板层间对准精度的因素主要有：挠性板基材尺寸涨缩的稳定性，压合叠层对位精度，内层线路分布设计，板材物料的存放环境以及钻孔的精确定位等。其中钻孔的精确定位是提高多层挠性板层间对准精度的一个非常重要的环节。传统钻孔的精确定位多采用如下方法：只在多层挠性板最中间层的基板上制作靶位图形，选择该层靶位图形的靶位值进行钻孔。明显的，这种方式会造成其他层(非最中间层)的层间偏移较大，尤其是对于高层或超高层挠性板而言，例如5层、7层甚至更高层挠性板而言，随着挠性板层数的增加，其外层的层间偏移会越来越大，严重情况下会直接导致产品报废。
发明内容
为了解决上述的技术问题，本发明第一方面提供一种提高层间对准精度的多层挠性板制备方法，包括：
制作基板，在所述基板上制作靶位图形；
将制作有靶位图形的多个基板依次层叠后进行压合得到多层挠性板；
测量所述多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以所述平均值进行打靶定位。
采用以上技术方案，所述制作基板包括：
选择聚酰亚胺板材制作聚酰亚胺基板；
在所述聚酰亚胺基板上制作内层线路，相邻层的线路呈交错咬合分布。
采用以上技术方案，所述聚酰亚胺基板的涨缩系数为1.5％-2.5％。
采用以上技术方案，所述将制作有靶位图形的多个基板依次层叠后进行压合得到多层挠性板包括：
在每个基板上设置至少两个对位标记和至少两个熔合区域，去掉熔合区域的铜皮；
根据所述对位标记将多个基板进行对位；
在确定多个基板的层叠次序准确后，利用层间相对的熔合区域对多个基板进行熔合；
对熔合后的多个基板进行压合，得到多层挠性板。
采用以上技术方案，根据所述对位标记将多个基板进行对位包括：
对位标记为对位孔，将多个基板的对位孔套设在定位件上；
移动相邻层的基板使得相邻的熔合区域对准。
采用以上技术方案，所述利用层间相对的熔合区域对多个基板进行熔合包括：
将基板的第一端通过定位件锁紧，基板的第二端松开使得第二端的熔合区域暴露，利用暴露的熔合区域对多个基板的第二端进行熔合；
基板的第二端熔合结束后，将基板的第一端松开使得第一端的熔合区域暴露，利用暴露的熔合区域对多个基板的第一端进行熔合。
采用以上技术方案，所述熔合的参数设定如下：
所述熔合过程的温度设置为295℃-305℃，熔合时间随着所述熔合区域的厚度的增加而增加。
采用以上技术方案，测量所述多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以所述平均值进行打靶定位包括：
定义所述多层挠性板的层数为n，其中n≥1；
测量第1层、第2层、第3层至第n层的靶位图形的靶位值，记为(X1、Y1)、(X2、Y2)、(X3、Y3)至(Xn、Yn)；
计算第1层至第n层的靶位值的平均值
Figure BDA0002914599280000031
其中，
Figure BDA0002914599280000032
Figure BDA0002914599280000033
根据计算得到的平均值进行打靶定位。
采用以上技术方案，所述测量第1层、第2层、第3层至第n层的靶位图形的靶位值包括：
至少一次的测量第1层、第2层、第3层至第n层的靶位图形的靶位值，并计算每层靶位图形的靶位值的平均值；
求解所述计算得到的所有层靶位图形的平均值的平均值。
本发明第二方面提供一种使用上述的提高层间对准精度的多层挠性板制备方法制得的多层挠性板。
本发明的有益效果：本发明在压合后测量多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以平均值进行打靶定位，能够有效减小各层偏移程度，以最佳定位来确保层间对准精度，大大提高了电路板的生产效率和生产品质，显著改善了传统技术因层间偏移而导致产品报废的问题。
附图说明
图1是本发明第一实施例中提高层间对准精度的多层挠性板制备方法的示意图。
图2是本发明第一实施例中相邻层线路呈交错咬合分布的结构示意图。
图3是本发明第一实施例中每层基板的结构示意图。
图4是本发明第一实施例中5层挠性板的结构示意图。
图中标号说明：1、基板；2、靶位图形；3、对位标记；4、熔合区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
图1示出了本发明提高层间对准精度的多层挠性板制备方法的示意图。
如图1所示，本发明第一实施例提供一种提高层间对准精度的多层挠性板制备方法，该方法包括如下步骤：
步骤S101、制作基板1，在基板1上制作靶位图形2。
示例地，选择聚酰亚胺板材制作聚酰亚胺基板1。具体的，对聚酰亚胺板材进行裁切并压制为聚酰亚胺基板1，基板1的涨缩系数为1.5％-2.5％，其板材稳定性较好。
示例地，选择聚酰亚胺板材制作聚酰亚胺基板1后，在聚酰亚胺基板1上制作内层线路，相邻层的线路呈交错咬合分布,具体详见图2所示，能够有效防止层间滑动，提高层间对准度。
步骤S102、将制作有靶位图形2的多个基板1依次层叠后进行压合得到多层挠性板。
示例地，参照图3所示，每个基板1上设置至少两个对位标记3和至少两个熔合区域4，去掉熔合区域4的铜皮，根据对位标记3将多个基板1进行对位，在确定多个基板1的层叠次序准确后，利用层间相对的熔合区域4对多个基板1进行熔合，对熔合后的多个基板1进行压合，得到多层挠性板。其中对位标记3优选为对位孔，将多个基板1的对位孔套设在定位件(这里可以是销钉)上，其中对位孔的尺寸与销钉的尺寸相配合，使得基板1的对位孔能够套在销钉上实现精准层叠，但是销钉并没有起到固定的效果，因此多层基板在压合时的层间对准精度会有偏差。
为了解决这一问题，本发明进一步的移动相邻层的基板1使得相邻的熔合区域4对准，在相邻层的基板1对准之后，利用层间相对的熔合区域4对多个基板1进行熔合。具体的，将基板1的第一端通过定位件锁紧，基板1的第二端松开使得第二端的熔合区域4暴露，利用暴露的熔合区域4对多个基板1的第二端进行熔合；基板1的第二端熔合结束后，将基板1的第一端松开使得第一端的熔合区域4暴露，利用暴露的熔合区域4对多个基板1的第一端进行熔合。
示例地，熔合过程的温度设置为295℃-305℃，熔合时间随着熔合区域4的厚度的增加而增加。例如，熔合区域4的厚度为H，当H＜0.5mm，熔合时间为10-12s；当0.5mm≤H＜0.8mm，熔合时间为12-15s；当0.8mm≤H＜1.0mm，熔合时间为15-18s。
示例地，层叠时选用覆形性较好的材料作为层压衬垫材料，如聚丙烯薄膜、牛皮纸、硅橡胶片等，可提高挠性板的层压质量。在一个优选的方案中，本实施例层压衬垫材料为硅橡胶，既可保证每个部位的压力均匀，使得基板1的覆盖膜上的胶在快压机压力下流入基板1的填补面，防止因线路分布交错咬合产生的基板1微弯曲的而难题。又可相对减少被压件尺寸收缩变形而导致的层间对准精度较低的问题。
步骤S103、测量多层挠性板上各层靶位图形2的靶位值，根据靶位值计算其平均值，并以平均值进行打靶定位。
示例地，首先定义多层挠性板的层数为n，其中n≥1；然后测量第1层、第2层、第3层至第n层的靶位图形2的靶位值，记为(X1、Y1)、(X2、Y2)、(X3、Y3)至(Xn、Yn)；再然后计算第1层至第n层的靶位值的平均值
Figure BDA0002914599280000061
Figure BDA0002914599280000062
其中，
Figure BDA0002914599280000063
最后根据计算得到的平均值进行打靶定位，从而确保层压后钻孔的精确定位。例如图4所示的是5层挠性板的结构示意图，由上至下分别为第一层基板L1、第二层基板L2、第三层基板L3、第四层基板L4和第五层基板L5，通过X-Ray测量所有层(L1层-L5层)的靶位图形2的靶位值，取所有靶位值的平均值进行打靶定位，能够有效检测层间偏移，减小各层偏移程度，以最佳定位来提高层间对准精度。
示例地，为了进一步的提高层间对准精度，本实施例在测量第1层、第2层、第3层至第n层的靶位图形2的靶位值时，其测量次数为至少一次。继续上面的例子，当测量次数为一次时，只需计算该次测量得到的第1层至第5层的靶位值的平均值；当测量次数为多次(例如3次)时，首先要计算每层靶位图形2的靶位值的平均值(例如计算测量3次得到的第1层靶位值的平均值)，求解计算得到的所有层靶位图形2平均值的平均值，如此能够确保层间对准精度。
综上所述，本发明在压合后测量多层挠性板上各层靶位图形2的靶位值，根据靶位值计算其平均值，并以平均值进行打靶定位，能够有效减小各层偏移程度，以最佳定位来确保层间对准精度，大大提高了电路板的生产效率和生产品质，显著改善了传统技术因层间偏移而导致产品报废的问题。
本发明第二实施例提供一种使用上述的提高层间对准精度的多层挠性板制备方法制得的多层挠性板，该多层挠性板层间对准精度高，电路板的生产效率和生产品质显著提高。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (9)

1.一种提高层间对准精度的多层挠性板制备方法，其特征在于，包括：
制作基板，在所述基板上制作靶位图形；
将制作有靶位图形的多个基板依次层叠后进行压合得到多层挠性板；
测量所述多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以所述平均值进行打靶定位；
其中，测量所述多层挠性板上各层靶位图形的靶位值，根据靶位值计算其平均值，并以所述平均值进行打靶定位包括：
定义所述多层挠性板的层数为n，其中n≥1；
测量第1层、第2层、第3层至第n层的靶位图形的靶位值，记为(X1、Y1)、(X2、Y2)、(X3、Y3)至(Xn、Yn)；
计算第1层至第n层的靶位值的平均值
Figure FDA0003328907300000011
其中，
Figure FDA0003328907300000012
Figure FDA0003328907300000013
根据计算得到的平均值进行打靶定位。
2.如权利要求1所述的提高层间对准精度的多层挠性板制备方法，其特征在于：所述制作基板包括：
选择聚酰亚胺板材制作聚酰亚胺基板；
在所述聚酰亚胺基板上制作内层线路，相邻层的线路呈交错咬合分布。
3.如权利要求2所述的提高层间对准精度的多层挠性板制备方法，其特征在于：所述聚酰亚胺基板的涨缩系数为1.5％-2.5％。
4.如权利要求1所述的提高层间对准精度的多层挠性板制备方法，其特征在于：所述将制作有靶位图形的多个基板依次层叠后进行压合得到多层挠性板包括：
在每个基板上设置至少两个对位标记和至少两个熔合区域，去掉熔合区域的铜皮；
根据所述对位标记将多个基板进行对位；
在确定多个基板的层叠次序准确后，利用层间相对的熔合区域对多个基板进行熔合；
对熔合后的多个基板进行压合，得到多层挠性板。
5.如权利要求4所述的提高层间对准精度的多层挠性板制备方法，其特征在于：根据所述对位标记将多个基板进行对位包括：
对位标记为对位孔，将多个基板的对位孔套设在定位件上；
移动相邻层的基板使得相邻的熔合区域对准。
6.如权利要求4所述的提高层间对准精度的多层挠性板制备方法，其特征在于：所述利用层间相对的熔合区域对多个基板进行熔合包括：
将基板的第一端通过定位件锁紧，基板的第二端松开使得第二端的熔合区域暴露，利用暴露的熔合区域对多个基板的第二端进行熔合；
基板的第二端熔合结束后，将基板的第一端松开使得第一端的熔合区域暴露，利用暴露的熔合区域对多个基板的第一端进行熔合。
7.如权利要求6所述的提高层间对准精度的多层挠性板制备方法，其特征在于：所述熔合的参数设定如下：
所述熔合过程的温度设置为295℃-305℃，熔合时间随着所述熔合区域的厚度的增加而增加。
8.如权利要求1所述的提高层间对准精度的多层挠性板制备方法，其特征在于：所述测量第1层、第2层、第3层至第n层的靶位图形的靶位值包括：
至少一次的测量第1层、第2层、第3层至第n层的靶位图形的靶位值，并计算每层靶位图形的靶位值的平均值；
求解所述计算得到的所有层靶位图形的平均值的平均值。
9.一种使用如权利要求1所述的提高层间对准精度的多层挠性板制备方法制得的多层挠性板。
CN202110098044.2A 2021-01-25 2021-01-25 提高层间对准精度的多层挠性板制备方法 Active CN112839447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110098044.2A CN112839447B (zh) 2021-01-25 2021-01-25 提高层间对准精度的多层挠性板制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110098044.2A CN112839447B (zh) 2021-01-25 2021-01-25 提高层间对准精度的多层挠性板制备方法

Publications (2)

Publication Number Publication Date
CN112839447A CN112839447A (zh) 2021-05-25
CN112839447B true CN112839447B (zh) 2022-03-08

Family

ID=75931342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110098044.2A Active CN112839447B (zh) 2021-01-25 2021-01-25 提高层间对准精度的多层挠性板制备方法

Country Status (1)

Country Link
CN (1) CN112839447B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347552A (ja) * 2004-06-03 2005-12-15 Hitachi Via Mechanics Ltd 基準点の位置決定方法
CN101031407A (zh) * 2004-09-30 2007-09-05 东丽株式会社 叠层板的制造装置和制造方法
CN105916293A (zh) * 2015-02-24 2016-08-31 味之素株式会社 电路基板及其制造方法
CN107358628A (zh) * 2017-06-27 2017-11-17 中国航空工业集团公司北京长城航空测控技术研究所 基于靶标的线阵图像处理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347552A (ja) * 2004-06-03 2005-12-15 Hitachi Via Mechanics Ltd 基準点の位置決定方法
CN101031407A (zh) * 2004-09-30 2007-09-05 东丽株式会社 叠层板的制造装置和制造方法
CN105916293A (zh) * 2015-02-24 2016-08-31 味之素株式会社 电路基板及其制造方法
CN107358628A (zh) * 2017-06-27 2017-11-17 中国航空工业集团公司北京长城航空测控技术研究所 基于靶标的线阵图像处理方法

Also Published As

Publication number Publication date
CN112839447A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
CN109688736B (zh) 多层电路板及其制作方法
CN101998772B (zh) 加工芯板的空腔的方法和电子器件埋入式印刷电路板
CN101668389B (zh) 高对准度印制线路板的制作方法
CN111683473B (zh) 一种含盲槽的刚挠结合板的制备方法
FI121774B (fi) Monikerroksinen levy ja menetelmä sen valmistamiseksi
US8302270B2 (en) Method of manufacturing capacitor-embedded PCB
KR100755795B1 (ko) 다층 회로 기판의 제조 방법
US4201616A (en) Dimensionally stable laminated printed circuit cores or boards and method of fabricating same
CN110113899B (zh) 一种多层芯板靶标制作方法
CN112839447B (zh) 提高层间对准精度的多层挠性板制备方法
KR101654020B1 (ko) 미세 정렬을 위한 다층 연성회로기판의 제조방법
CN109561594B (zh) 高频电路板及其制作方法
TWI469706B (zh) 可撓折的電路板及其製作方法
US20140110152A1 (en) Printed circuit board and method for manufacturing same
US20130220683A1 (en) Printed circuit board and method for manufacturing printed circuit board
CN110708896B (zh) 一种hdi板的制作方法
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
CN106507585A (zh) 提高埋电阻印制线路板电阻值精度的方法
JP2009070938A (ja) 部品内蔵型多層プリント配線板及びその製造方法
CN217088243U (zh) 一种镍磷方阻材料混压的多层盲孔微波板
JP2010263035A (ja) プリント配線板の製造方法
CN218783932U (zh) 一种高频混压的多层电路板
JP2000284507A (ja) プリント配線板の製造方法
KR20120082276A (ko) 신규 인쇄회로기판 및 이의 제조방법
JP4576900B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant